CN102938647A - 转换电路及芯片 - Google Patents

转换电路及芯片 Download PDF

Info

Publication number
CN102938647A
CN102938647A CN2012104721645A CN201210472164A CN102938647A CN 102938647 A CN102938647 A CN 102938647A CN 2012104721645 A CN2012104721645 A CN 2012104721645A CN 201210472164 A CN201210472164 A CN 201210472164A CN 102938647 A CN102938647 A CN 102938647A
Authority
CN
China
Prior art keywords
standard testing
unit
adc
input
collection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104721645A
Other languages
English (en)
Other versions
CN102938647B (zh
Inventor
邓开平
熊涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201210472164.5A priority Critical patent/CN102938647B/zh
Publication of CN102938647A publication Critical patent/CN102938647A/zh
Priority to US14/084,309 priority patent/US8890731B2/en
Application granted granted Critical
Publication of CN102938647B publication Critical patent/CN102938647B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for dc performance, i.e. static testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种转换电路及芯片，该转换电路包括：输入单元，连接输入单元的DAC，连接DAC输出端的ADC，ADC的输出端连接比较单元，比较单元用于将ADC输出的测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则通知测试数据采集单元；若比较结果超出预设的误差范围，则将比较结果输出至校正单元；校正单元用于根据比较结果获取补偿码集，并将补偿码集输入至输入单元，以使输入单元根据补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集；测试数据采集单元用于获取ADC输入端的电压值。上述转换电路解决了现有技术中测试ADC需要较长测试时间的问题。

Description

转换电路及芯片
技术领域
本发明实施例涉及电路技术，尤其涉及一种转换电路及芯片。
背景技术
在产业应用中，需要计算模拟数字转换器（Analog-to-Digital Converter，简称ADC）的静态参数，计算ADC的静态参数需要采集ADC的输出码及对应的输入电压，但是由于ADC的传输特性曲线是多对一的对应函数，这就使得现有的测试ADC的测试电路比较繁琐，需要的测试时间非常长。
举例来说，现有技术中采用多点采样的线性阶梯直方图法或柱状图法等方法测试ADC的静态参数，如积分非线性值（Integral nonlinearity，简称INL），差分非线性值（Differential Nonlinearity，简称DNL），增益误差（GainError）等。
采用线性阶梯直方图或柱状图法属于统计方法，其具有随机性和粗略性，且从ADC输出的输出码并不能确定输入ADC的输入电压值。在测试ADC的过程中，只有在采样点足够多的条件下，才能有较精准的测试结果，由此导致测试时间非常长。
举例来说：对10bit的ADC，如用直方图测试法，其采样点的数量为(210)x16=1024x16=16384，采样时间会很长。
由此，如何设计一种可以缩短ADC的测试时间的转换电路成为当前需要解决的技术问题。
发明内容
有鉴于此，针对现有技术中的缺陷，本发明提供一种转换电路及芯片，用于解决现有技术中测试ADC需要较长测试时间的问题。
第一方面，本发明实施例提供一种转换电路，所述转换电路包括输入单元，数字模拟转换器DAC，模拟数字转化器ADC，比较单元，校正单元及测试数据采集单元，所述输入单元，用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码；所述数字模拟转换器DAC，用于接收所述所述输入单元输入的所述标准测试码，将接收的标准测试码进行数模转换处理，并通过输出端输出转换后得到的模拟信号；所述模拟数字转换器ADC，用于通过输入端接收所述DAC输出的所述模拟信号，并将所述模拟信号进行模数转换处理，生成由数字信号构成的测试码集；所述比较单元，用于将所述ADC输出的测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元通知测试数据采集单元；若所述比较结果超出预设的误差范围，则所述比较单元将所述比较结果输出至校正单元；所述校正单元，用于在所述比较单元中的比较结果超出预设的误差范围时，根据所述比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元，以使所述输入单元根据所述补偿码集对所述第一标准测试码集进行更新；所述测试数据采集单元，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述ADC的输入端的电压值，以根据所述电压值计算所述ADC的静态参数，其中，所述输入单元还用于：接收所述校正单元输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，将更新后的第一标准测试码集中的测试码输入至所述DAC的输入端。
结合第一方面，在一种可能的实现方式中，所述DAC的输出端和所述ADC的输入端通过测试板连接。
结合第一方面以及上述可能的实现方式，在第二种可能的实现方式中，所述标准测试码为十进制的线性阶梯码。
结合第一方面以及上述可能的实现方式，在第三种可能的实现方式中，转换电路还包括：
运算放大器，用于将所述DAC输出的模拟信号进行放大，并将放大的模拟信号输入所述ADC；
其中，所述运算放大器的第一输入端连接所述DAC的输出端，所述运算放大器的第二输入端接地，所述运算放大器的输出端连接所述ADC的输入端。
结合第一方面以及上述可能的实现方式，在第四种可能的实现方式中，所述测试数据采集单元包括数字转换器和寄存器，所述数字转换器用于在ADC的所述输入端采集所述电压值，并将在所述ADC的输入端采集到的所述电压值存储在所述寄存器中。
结合第一方面以及上述可能的实现方式，在第五种可能的实现方式中，所述测试数据采集单元，还用于获取所述DAC输出端的用于计算所述DAC的静态参数的电压值。
结合第一方面以及上述可能的实现方式，在第六种可能的实现方式中，所述第二标准测试码集中包括与第一标准测试码集中的码阶一一对应的码阶，所述比较单元，具体用于：将所述ADC输出的测试码集中的每一个码阶与第二标准测试码集中对应的码阶相减，获得与测试码集中的每一个码阶对应的差值，确定所述每一码阶对应的差值是否均落入所述预设的误差范围，若是，则所述比较单元通知测试数据采集单元；否则，所述比较单元将所述差值输出至校正单元；相应地，所述校正单元，具体用于若所述测试码集中的任何一个码阶对应的差值超出预设的误差范围，则获取所述测试码集中的每一个码阶对应的差值，将所述测试码集中所有的码阶分别对应的差值组成补偿码集，将所述补偿码集输入至所述输入单元；其中，所述补偿码集中差值的排列顺序与所述第一标准测试码集中每一标准测试码的排列顺序相同。
结合第一方面以及上述可能的实现方式，在第七种可能的实现方式中，所述输入单元具体用于：向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码，并接收所述校正单元输出的补偿码集，将所述补偿码集中的每一差值与所述第一标准测试码集中对应的标准测试码求和，将求和后的所有标准测试码组成更新后的第一标准测试码集。
第二方面，本发明实施例还提供一种测试电路，所述转换电路包括输入单元，数字模拟转换器DAC，比较单元，校正单元及测试数据采集单元，所述输入单元，用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码；所述数字模拟转换器DAC，用于接收所述输入单元输入的所述标准测试码，将接收的标准测试码进行数模转换处理，并通过输出端输出转换后得到的模拟信号；将所述模拟信号输送到待测模拟数字转换器ADC的输入端；以使所述待测ADC将所述模拟信号进行模数转换处理，生成由数字信号构成的测试码集；所述比较单元，用于接收所述待测ADC输出的测试码集，并将所述测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元通知测试数据采集单元；若所述比较结果超出预设的误差范围，则所述比较单元将所述比较结果输出至校正单元；所述校正单元，用于在所述比较单元中的比较结果超出预设的误差范围时，根据所述比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元，以使所述输入单元根据所述补偿码集对所述第一标准测试码集进行更新；所述测试数据采集单元，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述待测ADC的所述输入端的电压值，并根据所述电压值计算所述待测ADC的静态参数，其中，所述输入单元还用于：接收所述校正单元输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，将更新后的第一标准测试码集中的测试码输入至所述待测DAC的输入端。
结合第二方面，在一种可能的实现方式中，所述测试电路还包括运算放大器，用于将所述DAC输出的模拟信号进行放大，并将放大的模拟信号输入所述待测ADC；其中，所述运算放大器的第一输入端连接所述DAC的所述输出端，所述运算放大器的第二输入端接地，所述运算放大器的输出端连接所述待测ADC的输入端。
结合第二方面和上述可能的实现方式，在第二种可能的实现方式中，所述第二标准测试码集中包括与第一标准测试码集中的码阶一一对应的码阶，所述比较单元，具体用于：将所述待测ADC输出的测试码集中的每一个码阶与第二标准测试码集中对应的码阶相减，获得与测试码集中的每一个码阶对应的差值，确定所述每一码阶对应的差值是否均落入所述预设的误差范围，若是，则所述比较单元通知测试数据采集单元；否则，所述比较单元将所述差值输出至校正单元；相应地，所述校正单元，具体用于：若所述测试码集中的任何一个码阶对应的差值超出预设的误差范围，则获取所述测试码集中的每一个码阶对应的差值，将所述测试码集中所有的码阶分别对应的差值组成补偿码集，将所述补偿码集输入至所述输入单元；其中，所述补偿码集中差值的排列顺序与所述第一标准测试码集中每一标准测试码的排列顺序相同。
结合第二方面和上述可能的实现方式，在第三种可能的实现方式中，所述输入单元具体用于：向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码，并接收所述校正单元输出的补偿码集，将所述补偿码集中的每一差值与所述第一标准测试码集中对应的标准测试码求和，将求和后的所有标准测试码组成更新后的第一标准测试码集。
结合第二方面和上述可能的实现方式，在第四种可能的实现方式中，所述测试数据采集单元包括数字转换器和寄存器，所述数字转换器用于在ADC的所述输入端采集所述电压值，并将在所述ADC的输入端采集到的所述电压值存储在所述寄存器中。
第三方面，本发明实施例还提供一种芯片，包括本发明任意实现方式中所述的转换电路或者测试电路。
由上述技术方案可知，本发明实施例的转换电路及芯片，通过将ADC和DAC连接形成测试环路以达到快速锁定ADC输出的测试码集的目的，当所述测试码集被正确锁定之后才从从ADC输入端采集对应的模拟电压值来计算ADC的静态参数，避免来多次采集造成的时间的浪费，由此可有效缩短ADC的测试时间，解决了现有技术中测试ADC需要较长测试时间的问题。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作一简单地介绍，显而易见地：下面附图只是本发明的一些实施例的附图，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得同样能实现本发明技术方案的其它附图。
图1为本发明一实施例所提供的转换电路的结构示意图；
图2为本发明另一实施例提供的转换电路的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明的技术方案进行清楚、完整地描述。显然，下述的各个实施例都只是本发明一部分的实施例。基于本发明下述的各个实施例，本领域普通技术人员即使没有作出创造性劳动，也可以通过等效变换部分甚至全部的技术特征，而获得能够解决本发明技术问题，实现本发明技术效果的其它实施例，而这些变换而来的各个实施例显然并不脱离本发明所公开的范围。
如图1所示，图1示出了本发明一实施例中提供的转换电路的结构示意图，本实施例中的转换电路100包括：
输入单元101，用于向数字模拟转换器（Digital to analog converter，简称DAC）的输入端输入第一标准测试码集中的标准测试码；
DAC 102，用于将接收的标准测试码进行数模转换处理，并向模拟数字转换器（Analog-to-Digital Converter，简称ADC）输出转换后得到的模拟信号；
ADC 103，用于将接收的所述DAC 102输出的模拟信号进行模数转换处理，生成由数字信号的码阶构成的测试码集，将所述测试码集输出至比较单元104；
比较单元104，用于将ADC 103输出的测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元104通知测试数据采集单元106；若比较结果超出预设的误差范围，则所述比较单元104将比较结果输出至校正单元105；
校正单元105，用于在所述比较单元中的比较结果超出预设的误差范围时，根据比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元101，以使所述输入单元101根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集；
在本实施例中，所述更新后的第一标准测试码集中的测试码为：第一标准测试码集中的标准测试码加上补偿码集中相对应的补偿码形成的新的测试码。
其中，输入单元101还用于将新的测试码再次输入DAC 102的输入端，以得到一组新的DAC 102输出的模拟信号，以便将新的DAC 102输出的模拟信号输入至ADC 103，以使连接ADC 103的比较单元104根据ADC103再次输出的测试码集与第二标准测试码集进行比较，若比较单元的比较结果超出预设的误差范围，则重复上述校正单元105、输入单元101、DAC102、ADC103等各自对应的动作，直至比较单元获取的比较结果处于预设的误差范围内。
本实施例中位于比较单元中的第二标准测试码集不变，无需更新。在实际应用中，可使第二标准测试码集与原始的第一标准测试码集一致。
测试数据采集单元106，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述ADC的输入端的电压值，并根据所述电压值计算或者获得所述ADC的静态参数。
需要说明的是，由于DAC 102具有一对一的特性，故输入单元101将第一标准测试码集中标准测试码的码阶（该码阶为数字信号的码阶）输入DAC 102，DAC102将输入的码阶进行数模转换处理后，将模拟信号的码阶逐个输入ADC 103中，以使ADC103对DAC输出的模拟信号的码阶进行模数转换处理，生成输出至比较单元104的由数字信号的码阶所形成的测试码集。
举例来说，上述的DAC的输出端和ADC的输入端在芯片内部可直接连接；或者，在其他实施例中，DAC的输出端和ADC的输入端可通过测试板连接，如通过自动测试设备（Automatic Test Equipment，简称ATE）测试板连接等。
在本发明实施例中，由输入单元101、DAC102、比较单元104、校正单元105、测试数据采集但原来构成ADC的测试电路(或者说，测试装置)，通过将ADC和DAC连接形成测试环路以达到快速锁定ADC输出的测试码集的目的，以及通过在ADC的输出端获取所期待的测试码集后，进而采集与ADC输入端对应的模拟电压值来计算ADC的静态参数，由此可有效缩短ADC的测试时间，解决了现有技术中测试ADC需要较长测试时间的问题。
应说明的是，在测试ADC的实验中，本实施例的转换电路所用的时间相对于现有技术的直方图ADC测试法所用的时间减少约10倍。在一种可选的应用场景中，图1中所示的DAC可为10bit DAC，ADC可为10bit ADC。10bit为DAC的分辨率指标，以及10bit为ADC的分辨率指标。当然，在其他实施例中，只要被测DAC和ADC的分辨率相同（如16bit、10bit等）都可采用上述的转换电路进行测试。
在另一种可能的应用场景中，在输入单元101第一次预输入DAC的第一标准测试码集中的标准测试码可为十进制的线性阶梯码。举例来说，输入单元101可按照DAC的采样速率将0至1023的线性阶梯码逐个码阶输入，经由DAC和ADC之后，比较单元104可将ADC输出端输出的测试码集与第二标准测试码集进行比较，获取对应码阶的差值（即测试码集中的码阶和第二标准测试码集中的码阶依次进行比较得到），该差值即为上述的比较结果。
若上述的差值不在预设的误差范围内，则将上述的差值输出至校正单元105，进而校正单元105根据比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元101，以使所述输入单元101根据所述补偿码集对所述第一标准测试码集进行更新获取更新后的第一标准测试码集，以及输入单元101将更新后的第一标准测试码集中的测试码再次输入至DAC102的输入端。重复上述获取差值的步骤，直到差值落入预设的误差范围内，此时ADC输入端所对应的1024个电压值可用于计算ADC的静态参数。
在本发明实施例中，所述第一标准测试码集和第二标准测试码集中的码阶一一对应，或者说，在第二标准测试码集中存在“与第一标准测试码集的中的码阶”相对应的码阶，从而，可以比较第一标准测试码集和第二标准测试码集中的差值，来判断是否进行测试或者通知校正单元进行校正。这里所谓的对应是指第一标准测试码集中的码阶在第二标准测试码集中均可以匹配到格式一致的码阶，所述匹配可以采用位置匹配的方式，或者根据预先设计的语言条件在第二标准测试码集。
在实际应用中，上述的标准测试码可为十进制的线性阶梯码，例如，十进制的0至1023等。
在第三种可能的实现方式中，上述图1中的比较单元104具体用于将所述ADC 103输出的测试码集中的每一个码阶与第二标准测试码集中对应的码阶相减，获得与测试码集中的每一个码阶对应的差值，确定所述每一码阶对应的差值是否均落入所述预设的误差范围，若是，则所述比较单元104通知测试数据采集单元106；否则，所述比较单元104将所述差值输出至校正单元105；
相应地，所述校正单元105具体用于，
若所述测试码集中的至少一个码阶对应的差值超出预设的误差范围，则获取所述测试码集中的每一个码阶对应的差值，将所述测试码集中所有的码阶分别对应的差值组成补偿码集，将所述补偿码集输入至所述输入单元；
其中，所述补偿码集中差值的排列顺序与所述第一标准测试码集中每一标准测试码的排列顺序相同。也就是说，补偿码集中的补偿码即为上述测试码集中每一码阶所对应的差值。
当然，在比较单元104中的比较结果超出预设的误差范围时，所述输入单元101还用于
接收所述校正单元105输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，
将更新后的第一标准测试码集中的测试码输入至所述DAC的输入端。
具体地，所述输入单元101用于接收所述校正单元105输出的补偿码集，将所述补偿码集中的每一差值即补偿码与所述第一标准测试码集中对应的标准测试码求和，将求和后的所有标准测试码组成更新后的第一标准测试码集。
为了阐述测试工作原理，这里用10bit第511（十进制）个码来举例说明：在DAC输入第511个码值即二进制0111111111，此时在ADC的输出端得到0111111100，（假设此时对应的ADC的输入端值是1.135v）经比较单元得知该值比理想目标值0111111111小0000000011，通过校正单元将该差值加到原第511个码值上去，即将0000000011加上0111111111得到1000000010码并再次输入至DAC的输入端，此时DAC的输出或ADC的输入会提高，并期待此时ADC的输出值为0111111111即得到了理想目标值，记录或采集此时所对应的ADC的输入值(假设是1.150v)，同理完成其他1023个码，便可得到完整的ADC静态测试所需数据。
在第四种应用场景中，测试数据采集单元106包括：数字转换器（ATEDigitizer）1061和寄存器1062，如图1所示，该数字转换器1061用于在ADC 103的输入端采集电压值，并将采集的电压值存储在寄存器1062中，以便后续根据电压值计算ADC的静态参数计算。
在第五种应用场景中，上述转换电路中的比较单元104可包括：寄存器、差值获取单元和通知单元；
其中，寄存器，用于存储第二标准测试码集和ADC 103输出的测试码集，
差值获取单元，用于获取ADC 103输出的测试码集和第二标准测试码集的差值，并将所述差值与预设的误差范围比较；
通知单元，若所述差值获取单元中获取的差值处于预设的误差范围内，将由通知单元通知测试数据采集单元106；否则，通知单元将获取的差值输入到校正单元105。
进一步地，上述对ADC的测试，同时附带了对DAC的测试。即，上述的测试数据采集单元106还可以采集DAC输出端的电压值，进而用于计算DAC的静态参数，以便在测试ADC的同时，可测试DAC的静态参数。在这种情况下，数据采集单元的数字转换器则可以用来采集DAC输出端的电压值，并将DAC输出端的电压值保存在寄存器中。
应说明的是，测试数据采集单元106用于获取DAC输出端第一次输出的电压值计算DAC的静态参数，进而衡量被测的DAC是否合符设计规格指标。也就是说，输入单元101将原始的第一标准测试码集中的标准测试码输入DAC 102，以使DAC 102将接收的标准测试嘛进行数模转换处理之后，此时，测试数据采集单元106获取DAC输出端的电压值以计算DAC的静态参数。
本实施例中的转换电路，通过将ADC和DAC连接形成测试环路以达到快速锁定ADC的输出的测试码集的目的，实现将具有多对一传输特性曲线的ADC的测试转换为简单的一对一的测试方法测ADC。由此，本实施例的转换电路测试ADC时所用的时间相对于现有技术的直方图ADC测试法所用的时间减少约10倍。
如图2所示，图2示出了本发明另一实施例提供的转换电路的结构示意图，本实施例中的转换电路与图1中所示的转换电路的区别在于，本实施例的转换电路还包括运算放大器107，该运算放大器107用于将DAC 102输出的信号放大后输入ADC 103；
具体地，运算放大器107的第一输入端a连接DAC 102的输出端，运算放大器107的第二输入端b接地，运算放大器107的输出端连接ADC 103的输入端。
在实际应用中运算放大器107（Op-amp）安装于前述的位于DAC的输出端和ADC的输入端之间的测试板上，可按DAC的输出电压范围及ADC的输入电压范围设置放大比例，以保证ADC的实际输入电压略大于ADC的标准输入电压范围，可保证通过ADC的全0码（Code（0））和全1码（Code（1023））不会丢失。
特别地，图2中还示出位于测试数据采集单元106和比较单元104之间的转换单元108，其用于将比较单元104输出的信号转换为测试数据采集单元106能够识别的信号。当然，在理想状态下，比较单元104的比较结果在预设的误差范围内时可直接通知测试数据采集单元，以便于计算ADC的静态参数，但在实际应用中，如果比较单元104输出的是数字信号，而测试数据采集单元106只能识别模拟信号，则需要将该比较单元输出的数字信号转换为模拟信号。
在图2中，若DAC和ADC的分辨率均为10bit，且DAC的采样频率为1.0833MHz。
在一种可选的应用场景中，上述转换电路的测试数据采集单元106可为电压表，其通过半人工的方式获取ADC 103输入端的电压值。例如，在ADC103的输入端设置一电压表，在比较单元的比较结果落入预设的误差范围内时，操作人员可记录电压表的电压值，根据该电压值获取ADC的静态参数。
可选地，获取DAC的电压值也可以通过电压表的方式实现，如在DAC的输出端设置一电压表。在实际应用中，上述转换电路可位于芯片上，该芯片可以具备可测性设计（Design for Test，简称DFT）条件，进而可在芯片上建立自身测试（Built-in Self Test，简称BIST）；或，在芯片不具备DFT条件时，可外置DAC以辅助ADC的测试。
上述转换电路比现有技术中多点采样的直方图ADC测试法更为直接，本实施例中ADC的输出和ADC的输入有一一对应的数据，以便快速采集测试数据，进而容易实现对问题芯片的定位。
进一步地，利用芯片上现有的测试DAC的资源，可实现在ATE上DAC和ADC的同时测试，进而使得DAC和ADC测试的总的时间缩短10倍以上，使得芯片的量产测试成本大大降低。
根据本发明的另一方面，本发明还提供一种芯片，该芯片包括本发明任意实施例所述的转换电路。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种转换电路，其特征在于，所述转换电路包括输入单元，数字模拟转换器DAC，模拟数字转化器ADC，比较单元，校正单元及测试数据采集单元，
所述输入单元，用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码；
所述数字模拟转换器DAC，用于接收所述输入单元输入的所述标准测试码，将接收的标准测试码进行数模转换处理，并通过输出端输出转换后得到的模拟信号；
所述模拟数字转换器ADC，用于通过输入端接收所述DAC输出的所述模拟信号，并将所述模拟信号进行模数转换处理，生成由数字信号构成的测试码集；
所述比较单元，用于将所述ADC输出的测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元通知测试数据采集单元；若所述比较结果超出预设的误差范围，则所述比较单元将所述比较结果输出至校正单元；
所述校正单元，用于在所述比较单元中的比较结果超出预设的误差范围时，根据所述比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元，以使所述输入单元根据所述补偿码集对所述第一标准测试码集进行更新；
所述测试数据采集单元，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述ADC的输入端的电压值，
其中，所述输入单元还用于：接收所述校正单元输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，将更新后的第一标准测试码集中的测试码输入至所述DAC的输入端。
2.根据权利要求1所述的转换电路，其特征在于，所述DAC的所述输出端和所述ADC的所述输入端通过测试板连接。
3.根据权利要求1至2任一所述的转换电路，其特征在于，所述标准测试码为十进制的线性阶梯码。
4.根据权利要求1至3任一所述的转换电路，其特征在于，还包括：
运算放大器，用于将所述DAC输出的模拟信号进行放大，并将放大的模拟信号输入所述ADC；
其中，所述运算放大器的第一输入端连接所述DAC的所述输出端，所述运算放大器的第二输入端接地，所述运算放大器的输出端连接所述ADC的所述输入端。
5.根据权利要求1至4任一所述的转换电路，其特征在于，所述测试数据采集单元包括数字转换器和寄存器，所述数字转换器用于在所述比较单元中的比较结果处于预设的误差范围内时，在ADC的所述输入端采集所述电压值，并将在所述ADC的输入端采集到的所述电压值存储在所述寄存器中，以用于获得所述ADC的静态参数。
6.根据权利要求1至4任一所述的转换电路，其特征在于，所述测试数据采集单元，还用于获取所述DAC输出端的的电压值以用于获得所述DAC的静态参数。
7.根据权利要求1至6任一所述的转换电路，其特征在于，所述第二标准测试码集中包括与第一标准测试码集中的码阶一一对应的码阶，所述比较单元，具体用于
将所述ADC输出的测试码集中的每一个码阶与第二标准测试码集中对应的码阶相减，获得与测试码集中的每一个码阶对应的差值，确定所述每一码阶对应的差值是否均落入所述预设的误差范围，若是，则所述比较单元通知测试数据采集单元；否则，所述比较单元将所述差值输出至校正单元；
相应地，所述校正单元，具体用于
若所述测试码集中的任何一个码阶对应的差值超出预设的误差范围，则获取所述测试码集中的每一个码阶对应的差值，将所述测试码集中所有的码阶分别对应的差值组成补偿码集，将所述补偿码集输入至所述输入单元；
其中，所述补偿码集中差值的排列顺序与所述第一标准测试码集中每一标准测试码的排列顺序相同。
8.根据权利要求1至7任一所述的转换电路，其特征在于，所述输入单元具体用于：向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码，并接收所述校正单元输出的补偿码集，将所述补偿码集中的每一差值与所述第一标准测试码集中对应的标准测试码求和，将求和后的所有标准测试码组成更新后的第一标准测试码集。
9.一种测试电路，其特征在于，所述转换电路包括输入单元，数字模拟转换器DAC，比较单元，校正单元及测试数据采集单元，
所述输入单元，用于向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码；
所述数字模拟转换器DAC，用于接收所述所述输入单元输入的所述标准测试码，将接收的标准测试码进行数模转换处理，并通过输出端输出转换后得到的模拟信号；将所述模拟信号输送到待测模拟数字转换器ADC的输入端；以使所述待测ADC将所述模拟信号进行模数转换处理，生成由数字信号构成的测试码集；
所述比较单元，用于接收所述待测ADC输出的测试码集，并将所述测试码集与第二标准测试码集进行比较，若比较结果在预设的误差范围内，则所述比较单元通知测试数据采集单元；若所述比较结果超出预设的误差范围，则所述比较单元将所述比较结果输出至校正单元；
所述校正单元，用于在所述比较单元中的比较结果超出预设的误差范围时，根据所述比较结果获取补偿码集，并将所述补偿码集输入至所述输入单元，以使所述输入单元根据所述补偿码集对所述第一标准测试码集进行更新；
所述测试数据采集单元，用于在所述比较单元中的比较结果处于预设的误差范围内时，获取所述待测ADC的所述输入端的电压值，
其中，所述输入单元还用于：接收所述校正单元输出的补偿码集，根据所述补偿码集对所述第一标准测试码集进行更新，获取更新后的第一标准测试码集，将更新后的第一标准测试码集中的测试码输入至所述待测DAC的输入端。
10.根据权利要求9所述的测试电路，其特征在于，还包括：
运算放大器，用于将所述DAC输出的模拟信号进行放大，并将放大的模拟信号输入所述待测ADC；
其中，所述运算放大器的第一输入端连接所述DAC的所述输出端，所述运算放大器的第二输入端接地，所述运算放大器的输出端连接所述待测ADC的输入端。
11.根据权利要求9至10任一所述的测试电路，其特征在于，所述第二标准测试码集中包括与第一标准测试码集中的码阶一一对应的码阶，所述比较单元，具体用于
将所述待测ADC输出的测试码集中的每一个码阶与第二标准测试码集中对应的码阶相减，获得与测试码集中的每一个码阶对应的差值，确定所述每一码阶对应的差值是否均落入所述预设的误差范围，若是，则所述比较单元通知测试数据采集单元；否则，所述比较单元将所述差值输出至校正单元；
相应地，所述校正单元，具体用于
若所述测试码集中的任何一个码阶对应的差值超出预设的误差范围，则获取所述测试码集中的每一个码阶对应的差值，将所述测试码集中所有的码阶分别对应的差值组成补偿码集，将所述补偿码集输入至所述输入单元；
其中，所述补偿码集中差值的排列顺序与所述第一标准测试码集中每一标准测试码的排列顺序相同。
12.根据权利要求9至11任一所述的测试电路，其特征在于，所述输入单元具体用于：向数字模拟转换器DAC的输入端输入第一标准测试码集中的标准测试码，并接收所述校正单元输出的补偿码集，将所述补偿码集中的每一差值与所述第一标准测试码集中对应的标准测试码求和，将求和后的所有标准测试码组成更新后的第一标准测试码集。
13.根据权利要求9至12任一所述的转换电路，其特征在于，所述测试数据采集单元包括数字转换器和寄存器，所述数字转换器用于在所述比较单元中的比较结果处于预设的误差范围内时，在ADC的所述输入端采集所述电压值，并将在所述ADC的输入端采集到的所述电压值存储在所述寄存器中，以用于获得所述ADC的静态参数。
14.一种芯片，其特征在于，所述芯片包括如上权利要求1至13任一所述的转换电路或者测试电路。
CN201210472164.5A 2012-11-20 2012-11-20 转换电路及芯片 Active CN102938647B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210472164.5A CN102938647B (zh) 2012-11-20 2012-11-20 转换电路及芯片
US14/084,309 US8890731B2 (en) 2012-11-20 2013-11-19 Conversion circuit and chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210472164.5A CN102938647B (zh) 2012-11-20 2012-11-20 转换电路及芯片

Publications (2)

Publication Number Publication Date
CN102938647A true CN102938647A (zh) 2013-02-20
CN102938647B CN102938647B (zh) 2015-09-30

Family

ID=47697527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210472164.5A Active CN102938647B (zh) 2012-11-20 2012-11-20 转换电路及芯片

Country Status (2)

Country Link
US (1) US8890731B2 (zh)
CN (1) CN102938647B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437942A (zh) * 2016-05-25 2017-12-05 成都锐成芯微科技股份有限公司 Sar模数转换器测试系统及方法
CN109245777A (zh) * 2017-07-10 2019-01-18 中兴通讯股份有限公司 一种阶梯码解码方法和阶梯码解码装置
CN110609499A (zh) * 2019-09-18 2019-12-24 深圳市航顺芯片技术研发有限公司 一种adc实时性采样与非实时性采样的切换方法及设备
CN113055007A (zh) * 2021-03-25 2021-06-29 深圳前海维晟智能技术有限公司 一种低成本零延时的sar-adc硬件校正算法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240798B2 (en) * 2014-02-28 2016-01-19 Texas Instruments Incorporated On-chip analog-to-digital converter (ADC) linearity text for embedded devices
US10581447B1 (en) * 2018-09-28 2020-03-03 Apple Inc. Method and apparatus for measuring phase response
CN112311393B (zh) * 2019-12-18 2023-09-29 成都华微电子科技股份有限公司 一种基于j750的高压高精度模数转换器的测试装置及方法
CN111953346A (zh) * 2020-07-03 2020-11-17 上海美仁半导体有限公司 模数转换器的测试方法、系统、芯片及家用电器
CN113804960A (zh) * 2021-10-14 2021-12-17 常州同惠电子股份有限公司 快速消除fA级电流测试电路底数的电路及方法
US11848682B2 (en) * 2022-01-11 2023-12-19 Allegro Microsystems, Llc Diagnostic circuits and methods for analog-to-digital converters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449569B1 (en) * 1998-12-11 2002-09-10 Cirrus Logic, Inc. Calibration and compensation of delta sigma ADC's and DAC's by correlating noise signals
CN102171931A (zh) * 2008-09-30 2011-08-31 飞思卡尔半导体公司 数据转换电路及其方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320528B1 (en) * 1999-10-15 2001-11-20 Koninklijke Philips Electronics Nv Built-in self test for integrated digital-to-analog converters
US6557131B1 (en) * 1999-12-23 2003-04-29 Cirrus Logic, Inc. Apparatus and method for automated testing of integrated analog to digital converters
TWI241071B (en) * 2004-06-30 2005-10-01 Univ Nat Cheng Kung Test framework and test method of analog to digital converter
US7271751B2 (en) * 2006-02-08 2007-09-18 Toshiba America Electronic Components, Inc. Digital BIST test scheme for ADC/DAC circuits
TWI419475B (zh) * 2010-04-02 2013-12-11 Faraday Tech Corp 類比數位轉換器的測試系統與測試方法
US8314725B2 (en) * 2010-09-15 2012-11-20 Intel Corporation On-die digital-to-analog conversion testing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449569B1 (en) * 1998-12-11 2002-09-10 Cirrus Logic, Inc. Calibration and compensation of delta sigma ADC's and DAC's by correlating noise signals
CN102171931A (zh) * 2008-09-30 2011-08-31 飞思卡尔半导体公司 数据转换电路及其方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437942A (zh) * 2016-05-25 2017-12-05 成都锐成芯微科技股份有限公司 Sar模数转换器测试系统及方法
CN109245777A (zh) * 2017-07-10 2019-01-18 中兴通讯股份有限公司 一种阶梯码解码方法和阶梯码解码装置
CN110609499A (zh) * 2019-09-18 2019-12-24 深圳市航顺芯片技术研发有限公司 一种adc实时性采样与非实时性采样的切换方法及设备
CN113055007A (zh) * 2021-03-25 2021-06-29 深圳前海维晟智能技术有限公司 一种低成本零延时的sar-adc硬件校正算法

Also Published As

Publication number Publication date
CN102938647B (zh) 2015-09-30
US20140143624A1 (en) 2014-05-22
US8890731B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
CN102938647A (zh) 转换电路及芯片
CN107994903B (zh) 模数转换电路及流水线模数转换器
CN106888018A (zh) Dac时序失配误差的数字测量
US9184759B1 (en) System and methodology for analog-to-digital converter linearity testing
US8207882B1 (en) Analog-to-digital converter (ADC) having a folding stage and multiple ADC stages
CN1722617B (zh) A/d转换单元和使用其的通信设备
US20110285563A1 (en) Pipelined analog-to-digital converter and sub-converter stage
CN110061742B (zh) 模拟数字转换器校准系统
CN112671404A (zh) 一种dac误差测量方法及装置
CN104426549A (zh) 具有子adc校准的多步式adc
CN101286961B (zh) 对设备输出的直流偏移进行校准的装置和方法
US7042373B2 (en) Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof
KR101053441B1 (ko) 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치
CN104104387B (zh) 一种提高模数转换器动态范围的装置和方法
CN101777913A (zh) 校准模数转换器的增益误差和输入失调的方法
CN108387834B (zh) 一种广域adc误差修正测试方法及装置
KR20090085283A (ko) 아날로그 디지털 변환기의 오차 보정 장치 및 방법
CN202281803U (zh) 预校准电能计量电路
CN112311393B (zh) 一种基于j750的高压高精度模数转换器的测试装置及方法
CN105007076A (zh) 一种过采样数模转换器的失配自动矫正电路
CN216352010U (zh) 一种共模误差的补偿电路
WO2019010351A1 (en) ANALOG-DIGITAL CONVERTER
CN103134981A (zh) 功率检测方法与装置
JP2007232604A (ja) 電流電圧変換器およびインピーダンス測定装置
Balestrieri et al. DAC static parameter specifications–some critical notes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant