CN102916001B - 具有屏蔽电磁干扰功能的层结构 - Google Patents
具有屏蔽电磁干扰功能的层结构 Download PDFInfo
- Publication number
- CN102916001B CN102916001B CN201110266285.XA CN201110266285A CN102916001B CN 102916001 B CN102916001 B CN 102916001B CN 201110266285 A CN201110266285 A CN 201110266285A CN 102916001 B CN102916001 B CN 102916001B
- Authority
- CN
- China
- Prior art keywords
- silicon
- electromagnetic interference
- perforation
- shield electromagnetic
- rotating fields
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 89
- 239000010703 silicon Substances 0.000 claims abstract description 89
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 239000012774 insulation material Substances 0.000 claims description 4
- 230000001154 acute effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 28
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000004088 simulation Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 150000003376 silicon Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有屏蔽电磁干扰功能的层结构，用于降低硅穿孔之间信号传递所造成的EMI效应，能够在三维(3D)集成电路的电性互连之间有效地达到屏蔽电磁干扰的效果，借由在传递信号的硅穿孔之间设置特定的屏蔽硅穿孔，提供有效的屏蔽电磁干扰效果，降低在不同的芯片或基板之间可能因EMI效应所造成的信号失真。
Description
技术领域
本发明涉及一种集成电路制程与集成电路基板结构，尤指一种应用在集成电路制程中作为硅穿孔之间近端与远程EMI(Electromagnetic Interference)屏蔽的层结构。
背景技术
由于通讯、网络、及计算机等各式可携式(Portable)电子产品及其周边产品轻薄短小的趋势的日益重要，半导体制程上则不断朝向积体化更高的制程演进，且该等电子产品也朝着多功能及高性能的方向发展，高密度的构装结构为业者追求的目标。因此，半导体及封装厂商开始将半导体构装的发展转向三维封装技术，以进一步实现能够支持这些更轻薄效能更佳的电子产品所需的高密度构装系统。
三维封装技术即所谓的三维(3D)集成电路(3D integratedcircuit)，是将具有主动组件的多个层芯片或电路基板借由各种方式整合至单一集成电路上。具体而言，三维(3D)集成电路技术是将多个芯片以立体或三维的构装方式共同设置于单一集成电路上。因此，在三维(3D)集成电路技术中需要高密度的电性互连技术，以于芯片的主动表面及/或背面设置电性接点，以提供立体堆栈及/或高密度的封装。
硅穿孔(TSV)技术是目前用以实现三维(3D)集成电路的关键技术之一，借由设置在芯片或基板中作为垂直电性连接的硅穿孔，于给定面积上堆栈更多芯片，从而增加堆栈密度。此外，良好的硅穿孔设计能够更有效地整合不同制程或者降低传递延迟，同时利用较短的互连长度降低功率消耗、增进效能、及增加传输频宽。因此，硅穿孔技术使得芯片堆栈组合构造的技术能进一步朝向低功率、高密度及微缩化制程的趋势迈进。
请参阅图1，为描绘具有传统硅穿孔结构的硅基板100的示意图。如图所示，该硅基板100形成有两组硅穿孔102，104，其间并未设置有任何屏蔽电磁干扰结构。
然而，随着芯片上硅穿孔的数量日益增加，且硅穿孔之间的间隙(pitch)越来越小，多个硅穿孔彼此之间可能产生某种程度的EMI效应，对整体芯片效能造成负面的影响。
请参阅图2，为描绘如图1所示的硅穿孔102，104之间所产生的远程EMI效应的仿真结果。如图所示，该硅穿孔102，104之间的远程EMI(曲线S31T)在信号频率为10GHz的情况下为-47.883dB，而在信号频率为1GHz的情况下为-67.897dB。此外，图3为描绘该硅穿孔102，104之间所产生的近端EMI效应的仿真结果。如图所示，该硅穿孔102，104之间的近端EMI(曲线S41T)在信号频率为10GHz的情况下为-45.448dB，而在信号频率为1GHz的情况下为-65.168dB。
因此，如何提出一种可应用于三维(3D)集成电路系统中，同时能够降低多个硅穿孔彼此之间的EMI效应所造成的影响，以避免上述种种缺失的层结构，实为目前各界亟欲解决的技术问题。
发明内容
有鉴于上述现有技术的缺点，本发明提供一种具有屏蔽电磁干扰功能的层结构，可应用于三维(3D)集成电路，有效地降低硅穿孔之间的近端EMI与远程EMI效应，该层结构包括：本体；第一硅穿孔，其形成于该本体中，且于垂直方向上延伸穿过该本体；第二硅穿孔，其形成于该本体中，且与该第一硅穿孔平行，且延伸穿过该本体；以及多个屏蔽电磁干扰硅穿孔，各该屏蔽电磁干扰硅穿孔延伸穿过该本体，且其轴线与该本体表面夹一锐角，其中，该多个屏蔽电磁干扰硅穿孔构成至少一通过该第一硅穿孔与该第二硅穿孔之间的路径，并与该第一及第二硅穿孔电性绝缘。
相较于现有技术，本发明不但能够在三维(3D)集成电路的电性互连之间形成屏蔽电磁干扰墙，有效地达到降低EMI效应的效果，降低各输入埠与各输出埠之间可能产生的远程EMI与近端EMI，避免因系统复杂度的增加而降低了电性信号的完整性，同时也可整合不同半导体制程，并且利用经缩减的互连长度来降低传递延迟及功率消耗，提升信号传输频宽，借此进一步将三维(3D)集成电路的技术水平提升至下一个世代。
附图说明
图1为描绘具有传统硅穿孔结构的硅基板的示意图；
图2显示如图1所示的硅穿孔之间所产生的远程EMI效应的仿真结果；
图3显示如图1所示的硅穿孔之间所产生的近端EMI效应的仿真结果；
图4根据本发明实施例示意地描绘具有屏蔽电磁干扰结构的层结构的立体图；
图5显示如图4所示的硅穿孔之间所产生的远程EMI效应的仿真结果；
图6显示如图4所示的硅穿孔之间所产生的近端EMI效应的仿真结果；
图7根据本发明实施例示意地描绘具有屏蔽电磁干扰结构的层结构的立体图；
图8显示如图7所示的硅穿孔之间所产生的远程EMI效应的仿真结果；以及
图9显示如图7所示的硅穿孔之间所产生的近端EMI效应的仿真结果。
主要组件符号说明
100 硅基板
102、104 硅穿孔
400、700 层结构
401、701 本体
402、404 硅穿孔
406 屏蔽电磁干扰硅穿孔
702、704 硅穿孔
706a、706b 屏蔽电磁干扰硅穿孔
7061 网目。
具体实施方式
以下借由特定的具体实施例说明本发明的技术内容，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明也可借由其它不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在未悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“X型”、及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图4，示意地显示根据本发明实施例的具有屏蔽电磁干扰结构的层结构400的立体图。如图所示，该层结构400包含材质为硅、锗、无机绝缘材或有机绝缘材的本体401、两组硅穿孔402，404(例如，以金属或半导体材料所构成)以及多个屏蔽电磁干扰硅穿孔406。
多个屏蔽电磁干扰硅穿孔406是设置于该等硅穿孔402，404之间。各该屏蔽电磁干扰硅穿孔406皆延伸穿过该本体401，且其轴线与该本体401表面夹一锐角，该多个屏蔽电磁干扰硅穿孔构成至少一通过该硅穿孔402与该硅穿孔404之间的路径，并与该等硅穿孔402，404电性绝缘。该多个屏蔽电磁干扰硅穿孔406皆是由导电性材料(例如：金属或半导体材料)所构成，彼此串连电性连接，且所构成的路径为锯齿状，形成类似V型串接的结构。于本实施例中，该屏蔽电磁干扰硅穿孔406为电性接地或浮接且设置于该等硅穿孔402，404之间，因而使得该两组硅穿孔402，404之间的EMI效应能够有效地受到屏蔽。
请参阅图5，其描绘如图4所示的硅穿孔402，404之间所产生的远程EMI效应的仿真结果。如图所示，该等硅穿孔402，404之间的远程EMI(曲线S31V)在信号频率为10GHz的情况下为-60.655dB，而在信号频率为1GHz的情况下为-80.141dB。此外，图6为描绘该等硅穿孔402，404之间所产生的近端EMI效应的仿真结果。如图所示，该等硅穿孔402，404之间的近端EMI(曲线S41V)在信号频率为10GHz的情况下为-53.176dB，而在信号频率为1GHz的情况下为-72.979dB。
请参阅图7，其示意地显示根据本发明实施例的具有屏蔽电磁干扰结构的层结构700的立体图。如图所示，该层结构700包含半导体本体701、两组硅穿孔702，704(以金属或半导体材料所构成)以及屏蔽电磁干扰硅穿孔706a，706b。
该屏蔽电磁干扰硅穿孔706a，706b是设置于该等硅穿孔702，704之间，构成至少二个锯齿状路径，以形成网栅屏蔽，且该网栅屏蔽在该等硅穿孔702，704之间具有至少一网目7061，且分别与该等硅穿孔702，704电性绝缘。该屏蔽电磁干扰硅穿孔706a，706b是由导电性材料(例如：金属或半导体材料)所构成，且所构成的路径为锯齿状，类似V型串接的结构。于本实施例中，该屏蔽电磁干扰硅穿孔706a，706b皆电性接地或浮接且设置于该等硅穿孔702，704之间，形成类似X型交错的形式，因而使得该两组硅穿孔702，704之间的EMI效应能够有效地受到屏蔽。此外，于本发明的其它实施例中，该屏蔽电磁干扰硅穿孔706a，706b也可为互相电性连接。
请参阅图8，是描绘如图7所示的硅穿孔702，704之间所产生的远程EMI效应的仿真结果。如图所示，该等硅穿孔702，704之间的远程EMI(曲线S31X)在信号频率为10GHz的情况下为-86.653dB，而在信号频率为1GHz的情况下为-99.366dB。此外，图9是描绘该等硅穿孔702，704之间所产生的近端EMI效应的仿真结果。如图所示，该等硅穿孔702，704之间的近端EMI(曲线S41X)在信号频率为10GHz的情况下为-57.426dB，而在信号频率为1GHz的情况下为-77.229dB。
综上所述，本发明的具有屏蔽电磁干扰功能的层结构能够在三维(3D)集成电路的电性互连之间有效地达到降低EMI效应的效果，降低各输入埠与各输出埠之间可能产生的远程EMI与近端EMI。此外，相较于现有技术，本发明的层结构能够避免因系统与信号复杂度的增加而造成的EMI效应进一步影响电性信号的完整性，同时也可整合不同半导体制程，以最具经济效益的方式有效地降低芯片或基板间信号传输所受到远程EMI与近端EMI的负面效应，同时提升半导体装置及制程的可靠度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (7)
1.一种具有屏蔽电磁干扰功能的层结构，其应用于三维集成电路，该层结构包括：
本体；
第一硅穿孔，其形成于该本体中，且于垂直方向上延伸穿过该本体；
第二硅穿孔，其形成于该本体中，且与该第一硅穿孔平行，且延伸穿过该本体；以及
多个屏蔽电磁干扰硅穿孔，各该屏蔽电磁干扰硅穿孔延伸穿过该本体，且其轴线与该本体表面夹一锐角，该多个屏蔽电磁干扰硅穿孔彼此串连，以构成至少一锯齿状路径，其中，该多个屏蔽电磁干扰硅穿孔构成至少一通过该第一硅穿孔与该第二硅穿孔之间的路径，并与该第一及第二硅穿孔电性绝缘。
2.根据权利要求1所述的具有屏蔽电磁干扰功能的层结构，其特征在于，该本体为无机绝缘材或有机绝缘材。
3.根据权利要求1所述的具有屏蔽电磁干扰功能的层结构，其特征在于，该本体为硅基材。
4.根据权利要求1所述的具有屏蔽电磁干扰功能的层结构，其特征在于，该第一与第二硅穿孔为金属或半导体材料。
5.根据权利要求1所述的具有屏蔽电磁干扰功能的层结构，其特征在于，该层结构包括至少二个该锯齿状路径，以形成网栅屏蔽，且该网栅屏蔽在该第一与第二硅穿孔之间具有至少一网目。
6.根据权利要求1所述的具有屏蔽电磁干扰功能的层结构，其特征在于，该层结构包括至少二个该锯齿状路径，以形成网栅屏蔽，且至少二个该屏蔽电磁干扰硅穿孔于该第一与第二硅穿孔之间呈现X型交错。
7.根据权利要求6所述的具有屏蔽电磁干扰功能的层结构，其特征在于，呈现X型交错的至少二个该屏蔽电磁干扰硅穿孔为电性连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100127520A TWI467742B (zh) | 2011-08-03 | 2011-08-03 | 具有屏蔽電磁干擾功能的層結構 |
| TW100127520 | 2011-08-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102916001A CN102916001A (zh) | 2013-02-06 |
| CN102916001B true CN102916001B (zh) | 2015-08-12 |
Family
ID=47614311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110266285.XA Expired - Fee Related CN102916001B (zh) | 2011-08-03 | 2011-09-05 | 具有屏蔽电磁干扰功能的层结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8399965B2 (zh) |
| CN (1) | CN102916001B (zh) |
| TW (1) | TWI467742B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199086B (zh) * | 2013-03-19 | 2015-10-28 | 华进半导体封装先导技术研发中心有限公司 | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 |
| CN113506791A (zh) * | 2021-07-09 | 2021-10-15 | 世芯电子（上海）有限公司 | 一种基于冗余金属的电磁防护方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1412850A (zh) * | 2001-10-07 | 2003-04-23 | 张国飙 | 三维集成存储器 |
| CN101593743A (zh) * | 2008-05-30 | 2009-12-02 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
| TW201023323A (en) * | 2008-12-08 | 2010-06-16 | United Microelectronics Corp | Semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441470B1 (en) * | 2001-08-21 | 2002-08-27 | Sun Microsystems, Inc. | Technique to minimize crosstalk in electronic packages |
| US6734472B2 (en) * | 2002-04-25 | 2004-05-11 | Synplicity, Inc. | Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device |
| US8227889B2 (en) * | 2008-12-08 | 2012-07-24 | United Microelectronics Corp. | Semiconductor device |
| US8143952B2 (en) * | 2009-10-08 | 2012-03-27 | Qualcomm Incorporated | Three dimensional inductor and transformer |
| US8242604B2 (en) * | 2009-10-28 | 2012-08-14 | International Business Machines Corporation | Coaxial through-silicon via |
-
2011
- 2011-08-03 TW TW100127520A patent/TWI467742B/zh active
- 2011-09-05 CN CN201110266285.XA patent/CN102916001B/zh not_active Expired - Fee Related
- 2011-09-23 US US13/242,941 patent/US8399965B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1412850A (zh) * | 2001-10-07 | 2003-04-23 | 张国飙 | 三维集成存储器 |
| CN101593743A (zh) * | 2008-05-30 | 2009-12-02 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
| TW201023323A (en) * | 2008-12-08 | 2010-06-16 | United Microelectronics Corp | Semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| Crosstalk evaluation, suppression and modeling in 3D through-strata-via (TSV) network;Zheng Xu;《3D Systems Integration Conference (3DIC), 2010 IEEE International》;20101231;1-8 * |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI467742B (zh) | 2015-01-01 |
| TW201308572A (zh) | 2013-02-16 |
| CN102916001A (zh) | 2013-02-06 |
| US8399965B2 (en) | 2013-03-19 |
| US20130032931A1 (en) | 2013-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pak et al. | Electrical characterization of trough silicon via (TSV) depending on structural and material parameters based on 3D full wave simulation | |
| US9570375B2 (en) | Semiconductor device having silicon interposer on which semiconductor chip is mounted | |
| US8791550B1 (en) | Hybrid conductor through-silicon-via for power distribution and signal transmission | |
| EP2019427B1 (en) | Low-noise flip-chip packages and flip chips thereof | |
| TW202017056A (zh) | 半導體裝置及其製造方法 | |
| CN105304582A (zh) | 封装结构及其制法 | |
| US9312216B2 (en) | Semiconductor device with semiconductor chip and wiring layers | |
| CN102915996B (zh) | 用于3d集成电路的电性互连机构 | |
| EP3062340B1 (en) | Transit card and electronic component | |
| CN102709275B (zh) | 同轴型非接触式3d-mcm垂直互连方法 | |
| CN101728369B (zh) | 表面可安装的集成电路封装方法 | |
| CN103915408A (zh) | 半导体封装件及其制法 | |
| CN1435911A (zh) | 信号传送系统 | |
| KR101992596B1 (ko) | 반도체 장치 | |
| CN104637923A (zh) | 半导体封装件 | |
| CN102916001B (zh) | 具有屏蔽电磁干扰功能的层结构 | |
| US20130319731A1 (en) | Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference | |
| CN103915418A (zh) | 半导体封装件及其制法 | |
| US8385084B2 (en) | Shielding structures for signal paths in electronic devices | |
| CN105529312A (zh) | 封装结构 | |
| KR101271645B1 (ko) | 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법 | |
| JP6535788B2 (ja) | 半導体装置 | |
| KR20130085148A (ko) | 반도체 칩, 3차원 적층 칩 및 3차원 적층 칩 패키지 | |
| Liu et al. | Different designs of TSVs for 3D IC: signal integrity analysis with cascaded scattering matrix | |
| CN203386743U (zh) | 一种带有螺旋电感的封装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150812 Termination date: 20210905 |