CN102915985A - 一种功率电子器件双面粘接结构及制备方法 - Google Patents
一种功率电子器件双面粘接结构及制备方法 Download PDFInfo
- Publication number
- CN102915985A CN102915985A CN2012103811409A CN201210381140A CN102915985A CN 102915985 A CN102915985 A CN 102915985A CN 2012103811409 A CN2012103811409 A CN 2012103811409A CN 201210381140 A CN201210381140 A CN 201210381140A CN 102915985 A CN102915985 A CN 102915985A
- Authority
- CN
- China
- Prior art keywords
- chip
- metal tube
- double
- connecting material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 36
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005476 soldering Methods 0.000 claims abstract description 15
- 229910052709 silver Inorganic materials 0.000 claims abstract description 14
- 239000004332 silver Substances 0.000 claims abstract description 14
- 239000000853 adhesive Substances 0.000 claims description 27
- 230000001070 adhesive effect Effects 0.000 claims description 27
- 238000005245 sintering Methods 0.000 claims description 25
- 238000000465 moulding Methods 0.000 claims description 13
- 238000005538 encapsulation Methods 0.000 claims description 12
- 230000001680 brushing effect Effects 0.000 claims description 10
- 238000001035 drying Methods 0.000 claims description 6
- 238000007731 hot pressing Methods 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 12
- 230000035882 stress Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005303 weighing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
本发明公布了一种功率电子器件双面粘接结构及制备方法。双面粘接结构，在芯片与一侧基板之间设置有金属管层，金属管的数量大于等于2，金属管间的中心间距P大于金属管直径D，金属管长度L小于等于芯片尺寸；两块基板上涂刷的连接材料尺寸大于等于芯片尺寸。该方法是通过在芯片与一侧基板连接处加入银管层来实现。芯片与基板，芯片与银管以及银管与基板之间均采用纳米银焊膏粘接。由于芯片厚度不等造成的封装困难。加入银管层，使得芯片上的应力分布更加均匀；银管易于变形的特点，释放芯片工作过程中产生的应力，起到保护芯片的作用。芯片双面粘接基板结构可同时实现多芯片封装，及不等厚度芯片封装等，提高了结构的封装功率、热性能及可靠性。
Description
技术领域
本发明涉及功率电子器件封装技术领域，特别是一种芯片双面粘接基板的结构及方法，通过加入金属管层调节芯片厚度不等及双面粘接的残余热应力，实现多芯片双面粘接的电子器件。
背景技术
目前国内功率电子器件中，封装型式主要为芯片与基板的的单面连接或双面连接，连接方法主要是采用回流焊，导电胶或焊膏实现。芯片与基板的单面连接结构中，热量的传递方向主要是由芯片到基板的单方向传递，加之连接层的较大热阻，散热能力非常有限，大大限制了功率电子器件的封装功率及芯片的工作效率。采用芯片直接双面连接基板可大大提高散热能力，但芯片承受应力及残余热应力较大，容易造成芯片碎裂损坏而使功率电子器件失效，成品率低，不适于工业应用及生产。多芯片封装时，一是芯片受力更加不均匀导致芯片失效可能性更大，二是芯片厚度的不等无法采用直接双面粘接结构封装功率电子器件。因此，这两种方法的效率都不高且应用范围非常有限，不满足当今功率电子器件大功率封装的要求。为此有必要研究新的方法或结构，解决封装中的各种难题，同时实现功率电子器件双面粘接及多芯片大功率封装。
发明内容
本发明的目的在于针对上述技术中的不足做出改进，即本发明要解决的技术问题是提出一种功率电子器件双面粘接的新结构及新方法，这种结构不仅能够在增强芯片散热能力的同时，改善芯片上残余热应力分布，起到保护芯片的作用，而且能够实现不等厚度芯片的多级芯片封装功率电子器件。
为解决上述问题，本发明提出新的技术方案，具体技术如下：
一种功率电子器件双面粘接结构，在芯片与一侧基板之间设置有金属管层，金属管的数量大于等于2，金属管间的中心间距P大于金属管直径D，金属管长度L小于等于芯片尺寸；两块基板上涂刷的连接材料尺寸大于等于芯片尺寸。
所述的金属管材料为银或铜。
所述的连接材料为焊膏或焊料。
所述焊膏为纳米银焊膏或导电银胶，焊料为金锡焊料。
所述的结构包括一个上基板，一个下基板，三层连接材料，金属管子以及若干个厚度任意不等的多种芯片组成，芯片厚度相差不超过所选金属管子的管径；上基板通过连接材料与芯片直接相连，芯片另一侧通过连接材料与金属管相连，金属管又通过连接材料与下基板相连。
本发明的功率电子器件双面粘接结构的制备方法，先在两块基板及芯片上分别涂刷焊膏或导电胶，经干燥后，再在其中一块基板的连接材料上，粘接芯片未涂连接材料的一侧，在芯片连接材料上排布金属管，最后将附有连接材料的上基板连接到芯片与金属管及下基板部分，完成芯片双面粘接基板结构；进行连接材料的烧结成型，进行压力辅助烧结，将制成的芯片双面冷却结构放入平板热压机内，施加压力使上下基板平行以便于下一步封装，并同时进一步使管子发生变形，管子横截面变为近似椭圆形。
所述的辅助烧结，烧结时间为5～15分钟，泄压后进一步烧结的烧结温度大于热压温度，烧结时间为5～10分钟。
进行连接材料的烧结成型过程中，进行压力辅助烧结，将制成的芯片双面冷却结构放入平板热压机内，施加相应的压力使上下基板平行以便于下一步封装，并同时进一步使管子发生变形，管子横截面变为近似椭圆形，以增大管子与芯片的接触面积，增加热导能力。压力辅助烧结后进行进一步烧结以提高粘接强度，增加连接机械可靠性。
在本发明中，铺设的金属管的长度L略小于对应方向的芯片长度以保证连接可靠和结构紧凑，金属管的直径D小于芯片对应宽度的1/4以便有足够的接触面积保证传热，同时也尽可能增加管数均衡芯片上的应力分布。金属管间的中心间距P大于管外径，以保证在压缩变形阶段，管子有足够的空间产生变形而不破坏连接层，从而在使用过程中，管子层可小幅自由变形改善芯片承受应力状况。
此外，在上述技术方案中，芯片可为单片双面封装，仅改善应力分布状况提高芯片寿命，也可为厚度相同的多片，改善各芯片及结构整体承受应力状况。本方案最值得一提的优点是可以将多片不同厚度的芯片进行双面粘接，厚度不等由各管层的不等变形来补充和调节，为功率电子器件向高功率密度及高集成度发展提供了方法，能解决当今电子封装过程中的难题。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细说明，其中：
图1为本发明多芯片双面粘接结构一种实施方式的结构组成示意图；
图2为本发明的焊膏涂刷方法示意图；
图3为本发明多芯片双面粘接结构的一种实施方式的烧结成型结构俯视图；
图4为本发明多芯片双面粘接结构一种实施方式的烧结成型结构主视图剖面图；
图5为本发明多芯片双面粘接结构一种实施方式的烧结成型结构的左视图。
图6为本发明多芯片双面粘接结构另一种实施方式的烧结成型结构主视示意图。
图7为本发明多芯片双面粘接结构另一种实施方式的烧结成型结构俯视示意图。
图中：1基板、2连接材料：纳米银焊膏（烧结纳米银）、3薄芯片、4厚芯片、5金属管
具体实施方式
下面结合附图，对本发明的具体实施方式作详细说明。
如图1～6所示：采用了如下一种新方法实现芯片双面粘接，即在芯片与一侧基板之间铺设金属管层，金属管直径D，中心间距P和金属管长度L可以根据芯片尺寸及使用要求进行选择和调节，金属管材料为软金属材料。
结构包括一个上基板，一个下基板，三层连接材料，若干个厚度可不等的芯片以及金属管子。上基板通过连接材料与芯片直接相连，芯片另一侧通过连接材料与金属管相连，金属管又通过连接材料与下基板相连。
先在两块基板及芯片上分别涂刷焊膏或导电胶，经干燥后再在其中一块基板的连接材料上粘接芯片未涂连接材料的一侧，在芯片连接材料上排布金属管，最后将附有连接材料的上基板连接到芯片与金属管及下基板部分，完成芯片双面粘接基板结构。
进行连接材料的烧结成型过程中，进行压力辅助烧结，将制成的芯片双面冷却结构放入平板热压机内，施加相应的压力使上下基板平行以便于下一步封装，并同时进一步使管子发生变形，管子横截面变为近似椭圆形，以增大管子与芯片的接触面积，增加热导能力。压力辅助烧结后进行进一步烧结以提高粘接强度，增加连接机械可靠性。
在本发明中，铺设的金属管的长度L略小于对应方向的芯片长度以保证连接可靠和结构紧凑，金属管的直径D小于芯片对应宽度的1/4以便有足够的接触面积保证传热，同时也尽可能增加管数均衡芯片上的应力分布。金属管间的中心间距P大于管外径，以保证在压缩变形阶段，管子有足够的空间产生变形而不破坏连接层，从而在使用过程中，管子层可小幅自由变形改善芯片承受应力状况。
实施例1
由图1所示结构组成部件图可知：该多组芯片双面粘接结构包含面积50x50mm2厚1.2mm上下两个DBC基板1，三层初始厚度为90um的纳米银焊膏2，两组面积13.5x13.5mm2芯片：薄芯片3—IGBTs，厚0.35mm及厚芯片4—Diodes厚0.50mm，以及外径1.6mm，壁厚0.3mm，长约10mm银管子5.
该结构的封装程序为：
1.在上下两个基板上分别贴胶带，然后涂刷略大于芯片面积的纳米银焊膏，焊膏涂刷厚度为90um，如图2所示；
2.将涂刷好纳米银焊膏的基板放在加热台上干燥，干燥温度为70℃，时间为10分钟。
3.经干燥后在图1所示的下基板上铺设银管层，管子中心间距分别为1.93mm和1.95mm，上方对应薄芯片的管子中心间距为1.93mm，对应厚芯片的管子中心间距为1.95mm.
4.上基板上纳米银焊膏经在加热台上干燥后，分别将两组芯片如图3所示对角排布，粘结在上基板上。
5.分别在连接于上基板上的四个芯片表面涂刷纳米银焊膏涂刷方法同图2所示，焊膏初始厚度为90um。
6.将下基板粘结好的银管层结构粘接到芯片表面，组成如图1和图4顺序结构。
7.将粘结好的双面粘接结构放入水平热压机中进行热压及焊膏初步烧结，热压温度为225℃，热压时间为10分钟，压力为3MPa。热压结束后结构如图4所示。
8.将双面粘接结构移至加热台进行进一步烧结成型，烧结温度300℃，烧结时间10分钟。
9.烧结完毕后，将结构随炉冷却至室温。
依照上述顺序封装烧结完成之后，即可得到如图3，4和5所示的结构。
图3所示为为减小不等厚度芯片引起的封装的应力场分布不均情况而采用的芯片中心对称分布方式。其中，芯片之间的间距可根据实际使用进行调整。在本实施方案中，各芯片间距均为11mm。
图4是该多组芯片双面粘接结构的全剖主视图。如图所示，经热压烧结成型的结构中，首先上下基板均为相互平行且垂直于重力方向的平面。其次，银管子均发生了形变，且不同厚度芯片下的银管层分别产生了不同程度的形变，弥补了芯片厚度不等带来的封装困难。第三，变形后的管子与管子之间仍有空隙，保证了管子仍可发生形变，以释放芯片承受的残余热应力及其后期正常工作中可能产生的应力，充分提高了结构及芯片工作的可靠性。第四，变形后的管子与银焊膏及芯片的接触面积增大，有效保证了芯片上产生热量的快速传导，弥补了增加管层对结构导热的削弱。
图5所示为成型后结构的左视图。由图可看出管子长度10mm小于芯片长度13.5mm，在本具体实施方案中其主要目的是在保证可靠性的基础上方便粘接，保持结构紧凑。
实施例2：
结构组成及封装程序等条件同具体实施方式1，不同的是将图1、4和5中的金属管5材料为纯铜材料。
实施例3：
结构组成及封装程序等条件同具体实施方式1，不同的是DBC基板面积为20x50mm2，两个面积及厚度均不等的芯片：芯片3，厚0.35mm，大小为15mmx15mm，芯片4厚0.50mm，大小为10mmx5mm，如图6及图7所示。
图6所示为本具体实施方式成型后结构的正视图。由图可看出芯片3与芯片4厚度与宽度不等，本具体实施方案主要用于封装厚度及尺寸均不同的多组芯片。
图7所示为本具体实施方式成型后结构的俯视图。由图可看出芯片3与芯片4平面尺寸的不等，同时也可看出，无论芯片是正方形还是长方形，本发明均可适用。
本发明不局限于上述具体实施方式，只要双面封装结构中运用了管子层匹配厚度不等及改善应力分布状况，不论封装多少芯片，基板芯片焊膏及管子采用什么材料，各几何尺寸、封装尺寸及结构尺寸如何选择，采用何种形状，均落在本发明的保护范围之中。
Claims (7)
1.一种功率电子器件双面粘接结构，其特征是在芯片与一侧基板之间设置有金属管层，金属管的数量大于等于2，金属管间的中心间距P大于金属管直径D，金属管长度L小于等于芯片尺寸；两块基板上涂刷的连接材料尺寸大于等于芯片尺寸。
2.如权利要求1所述的结构，其特征是所述的金属管材料为银或铜。
3.如权利要求1所述的结构，其特征是所述的连接材料为焊膏或焊料。
4.如权利要求2所述的结构，其特征是所述焊膏为纳米银焊膏或导电银胶，焊料为金锡焊料。
5.如权利要求1所述的结构，其特征是所述的结构包括一个上基板，一个下基板，三层连接材料，金属管子以及若干个厚度任意不等的多种芯片组成，芯片厚度相差不超过所选金属管子的管径；上基板通过连接材料与芯片直接相连，芯片另一侧通过连接材料与金属管相连，金属管又通过连接材料与下基板相连。
6.权利要求1的功率电子器件双面粘接结构的制备方法，其特征是先在两块基板及芯片上分别涂刷焊膏或导电胶，经干燥后，再在其中一块基板的连接材料上，粘接芯片未涂连接材料的一侧，在芯片连接材料上排布金属管，最后将附有连接材料的上基板连接到芯片与金属管及下基板部分，完成芯片双面粘接基板结构；进行连接材料的烧结成型，进行压力辅助烧结，将制成的芯片双面冷却结构放入平板热压机内，施加压力使上下基板平行以便于下一步封装，并同时进一步使管子发生变形，管子横截面变为近似椭圆形。
7.权利要求6所述的制备方法，其特征是所述的辅助烧结，烧结时间为5～15分钟，泄压后进一步烧结的烧结温度大于热压温度，烧结时间为5～10分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210381140.9A CN102915985B (zh) | 2012-10-09 | 2012-10-09 | 一种功率电子器件双面粘接结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210381140.9A CN102915985B (zh) | 2012-10-09 | 2012-10-09 | 一种功率电子器件双面粘接结构及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102915985A true CN102915985A (zh) | 2013-02-06 |
| CN102915985B CN102915985B (zh) | 2015-06-03 |
Family
ID=47614298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210381140.9A Active CN102915985B (zh) | 2012-10-09 | 2012-10-09 | 一种功率电子器件双面粘接结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102915985B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014071814A1 (zh) * | 2012-11-08 | 2014-05-15 | 南通富士通微电子股份有限公司 | 芯片封装结构和封装方法 |
| US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
| US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
| US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
| CN107459345A (zh) * | 2017-07-31 | 2017-12-12 | 洛阳晶联光电材料有限责任公司 | 一种氧化铟锡旋转靶材的烧结方法 |
| CN107481957A (zh) * | 2017-07-31 | 2017-12-15 | 广东工业大学 | 一种多芯片同步倒装机构及其封装工艺 |
| WO2018165816A1 (zh) * | 2017-03-13 | 2018-09-20 | 深圳修远电子科技有限公司 | 芯片扇出电路及方法 |
| WO2019071742A1 (zh) * | 2017-10-13 | 2019-04-18 | 天津大学 | 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 |
| WO2023016048A1 (zh) * | 2021-08-09 | 2023-02-16 | 华为技术有限公司 | 一种功率模块、电源电路及芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089439A (en) * | 1990-02-02 | 1992-02-18 | Hughes Aircraft Company | Process for attaching large area silicon-backed chips to gold-coated surfaces |
| US5355942A (en) * | 1991-08-26 | 1994-10-18 | Sun Microsystems, Inc. | Cooling multi-chip modules using embedded heat pipes |
| CN1236982A (zh) * | 1998-01-22 | 1999-12-01 | 株式会社日立制作所 | 压力接触型半导体器件及其转换器 |
| CN202796905U (zh) * | 2012-10-09 | 2013-03-13 | 天津大学 | 一种功率电子器件双面粘接结构 |
-
2012
- 2012-10-09 CN CN201210381140.9A patent/CN102915985B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089439A (en) * | 1990-02-02 | 1992-02-18 | Hughes Aircraft Company | Process for attaching large area silicon-backed chips to gold-coated surfaces |
| US5355942A (en) * | 1991-08-26 | 1994-10-18 | Sun Microsystems, Inc. | Cooling multi-chip modules using embedded heat pipes |
| CN1236982A (zh) * | 1998-01-22 | 1999-12-01 | 株式会社日立制作所 | 压力接触型半导体器件及其转换器 |
| CN202796905U (zh) * | 2012-10-09 | 2013-03-13 | 天津大学 | 一种功率电子器件双面粘接结构 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014071814A1 (zh) * | 2012-11-08 | 2014-05-15 | 南通富士通微电子股份有限公司 | 芯片封装结构和封装方法 |
| US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
| US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
| US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
| WO2018165816A1 (zh) * | 2017-03-13 | 2018-09-20 | 深圳修远电子科技有限公司 | 芯片扇出电路及方法 |
| CN107459345A (zh) * | 2017-07-31 | 2017-12-12 | 洛阳晶联光电材料有限责任公司 | 一种氧化铟锡旋转靶材的烧结方法 |
| CN107481957A (zh) * | 2017-07-31 | 2017-12-15 | 广东工业大学 | 一种多芯片同步倒装机构及其封装工艺 |
| CN107459345B (zh) * | 2017-07-31 | 2020-06-09 | 洛阳晶联光电材料有限责任公司 | 一种氧化铟锡旋转靶材的烧结方法 |
| WO2019071742A1 (zh) * | 2017-10-13 | 2019-04-18 | 天津大学 | 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 |
| WO2023016048A1 (zh) * | 2021-08-09 | 2023-02-16 | 华为技术有限公司 | 一种功率模块、电源电路及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102915985B (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102915985B (zh) | 一种功率电子器件双面粘接结构及制备方法 | |
| WO2013046966A1 (ja) | 配線材料および、それを用いた半導体モジュール | |
| JP2010258006A (ja) | 太陽電池モジュール及びその製造方法 | |
| CN1174484C (zh) | 具有散热结构的半导体封装件 | |
| CN101707234A (zh) | Led发光模组及其制造方法 | |
| CN102891240A (zh) | 倒装结构的发光二极管及其制备方法 | |
| CN202796905U (zh) | 一种功率电子器件双面粘接结构 | |
| CN111081566B (zh) | 用于功率半导体芯片的压力辅助银烧结装置 | |
| CN203871318U (zh) | 双层导线架结构 | |
| CN111683475B (zh) | 一种复合式高频电路板的生产方法 | |
| CN211152322U (zh) | 薄绝缘层高导热铜基覆铜板、车灯和汽车 | |
| CN202957296U (zh) | 倒装结构的发光二极管 | |
| CN213905398U (zh) | 一种新型结构的热电模块 | |
| CN202394862U (zh) | 一种功率模块 | |
| CN112599653B (zh) | 一种适于冷热交变的热电模块及其制作方法 | |
| JP3192859U (ja) | 二層リードフレーム構造 | |
| CN214592619U (zh) | 一种超薄化厚铜线圈式高导热均温板 | |
| CN214378493U (zh) | 一种适于冷热交变的热电模块 | |
| CN203940252U (zh) | 一种芯片直贴热管的led光源模组 | |
| CN215266267U (zh) | 间隔件及双面冷却功率模块 | |
| CN209882209U (zh) | 一种高稳定性的多层hdi板 | |
| CN216391523U (zh) | 散热基板 | |
| CN220774344U (zh) | 一种车规级功率半导体模组结构及封装模组 | |
| CN202977526U (zh) | Cob封装的led器件 | |
| CN217275619U (zh) | 一种宽度可调、可粘结的陶瓷直接覆铜板烧结支撑治具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231207 Address after: 629 Changzhong Road, Fengxian District, Shanghai, 201422 Patentee after: Shanghai Baiyixin Enterprise Management Partnership (L.P.) Address before: 300072 Tianjin City, Nankai District Wei Jin Road No. 92, Tianjin University Patentee before: Tianjin University |