CN102890402B - 去除光感显影底部抗反射层缺陷的方法 - Google Patents
去除光感显影底部抗反射层缺陷的方法 Download PDFInfo
- Publication number
- CN102890402B CN102890402B CN201110202687.3A CN201110202687A CN102890402B CN 102890402 B CN102890402 B CN 102890402B CN 201110202687 A CN201110202687 A CN 201110202687A CN 102890402 B CN102890402 B CN 102890402B
- Authority
- CN
- China
- Prior art keywords
- dbarc
- layer
- exposure
- photoresist layer
- bottom anti
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明公开了一种去除光感显影底部抗反射层PS-DBARC缺陷的方法,在光刻过程中,在涂覆了PS-DBARC步骤后,涂覆光刻胶层步骤之前,增加PS-DBARC进行预曝光的步骤。这个步骤可以弥补在后续曝光光刻胶层过程中对PS-DBARC曝光不足,而在后续PS-DBARC显影过程中产生残留及footing的现象,从而使得在PS-DBARC上形成的光刻图案不准确的问题。
Description
技术领域
本发明涉及半导体制造技术,特别涉及一种去除光感显影底部抗反射层(PS-DBARC,Photosensitive Developable BARC)缺陷的方法。
背景技术
在半导体制作技术中,晶片的关键尺寸均匀性(CDU,Critical DimensionUniformity)是一项重要指标。在晶片上制作半导体器件过程中,很多因素都会使晶片的CDU变差,其中的一个因素就是对晶片的曝光过程。早在20世纪80年代,顶部抗反射层(TARC,Top Anti-Reflective Coating)和底部抗反射层(BARC,Bottom Anti-Reflective Coatings)就产生了,TARC被用于涂覆在光刻胶层上方,BARC被用于涂覆在光刻胶层下方,都可以减少曝光光刻胶层过程中时的驻波效应。BARC在减少曝光光刻胶层过程中时的驻波效应要好于TARC,所以BARC被广泛使用。
在晶片的要刻蚀层上先涂覆BARC,然后再涂覆光刻胶层,最后对光刻胶层进行曝光及显影,在光刻胶层上得到后续要刻蚀的图案。当以具有要刻蚀图案的光刻胶层为掩膜,对晶片的要刻蚀层进行刻蚀时,首先要打开要刻蚀层上涂覆的BARC,也就是对要刻蚀层上的BARC进行刻蚀,这会增加额外的半导体制作工序,耗费成本及时间。
为了克服这个问题,采用了PS-DBARC替代BARC,PS-DBARC是被曝光区域可溶的BARC,在光刻胶层显影过程中,PS-DBARC的被曝光区域可以被同时溶解。这样,在后续对晶片的要刻蚀层进行刻蚀时,就不需要打开要刻蚀层上涂覆的BARC了,节省了成本及时间。
图1为现有技术光刻方法的流程图,结合图2a~图2c所示的光刻流程的结构剖面简化图,进行详细说明:
步骤101、在晶片的要刻蚀层10上涂覆PS-DBARC20,如图2a所示;
在本步骤中,要刻蚀层10可以为制作半导体器件的晶片上任意一层,比如晶片的衬底或晶片的层间介质层,如可以在晶片的衬底上制作高介电常数金属栅极时要采用的高介电常数金属栅极图案,或在后端工序中在晶片的层间介质层上制作通孔采用的通孔图案;
在本步骤中,PS-DBARC20的厚度可以为400埃~1200埃;
步骤102、在PS-DBARC20上涂覆光刻胶层30,如图2b所示;
步骤103、对光刻胶层30进行曝光和显影,在光刻胶层30上形成要刻蚀图案,如图2c所示;
在本步骤中,由于PS-DBARC20在显影过程中被曝光区域是可溶的,所以PS-DBARC20也形成了要刻蚀图案。
采用图1所示的方法后,PS-DBARC20在显影后,还会有残留物,及形成的要刻蚀图案也会与要刻蚀层10表面之间的角度大于90度,称之为footing,如图3所示,图3为现有技术光刻后在刻蚀层10上形成要刻蚀图案的剖面结构简图。这会在后续刻蚀要刻蚀层10过程中,由于在PS-DBARC20上形成的要刻蚀图案不准确,当以具有该要刻蚀图案的PS-DBARC20为掩膜,在晶片的要刻蚀层10刻蚀时,最终在要刻蚀层10刻蚀得到的刻蚀图案不准确,影响在晶片上制作半导体器件的品质。
发明内容
有鉴于此,本发明提供一种去除PS-DBARC缺陷的方法,该方法能够在光刻过程中去除PS-DBARC残留,使得在PS-DBARC上形成的光刻图案准确。
为达到上述目的,本发明实施的技术方案具体是这样实现的:
一种去除光感显影底部抗反射层PS-DBARC缺陷的方法,该方法包括:
在晶片的要刻蚀层涂覆PS-DBARC后,对所述PS-DBARC进行预曝光;
在所述PS-DBARC上涂覆光刻胶层后,进行曝光和显影,在光刻胶层和PS-DBARC形成要刻蚀图案。
,所述PS-DBARC为400埃~1200埃。
所述预曝光的曝光剂量为所述光刻胶层进行曝光采用的剂量的20%~80%,曝光条件与所述光刻胶层进行曝光条件相同。
所述要刻蚀层为晶片的衬底或晶片的层间介质层。
由上述技术方案可见,本发明在光刻过程中,在涂覆了PS-DBARC步骤后,涂覆光刻胶层步骤之前,增加PS-DBARC进行预曝光的步骤。这个步骤可以弥补在后续曝光光刻胶层过程中对PS-DBARC曝光不足,而在后续PS-DBARC显影过程中产生残留及footing的现象,从而使得在PS-DBARC上形成的光刻图案不准确的问题。因此,本发明可以在光刻过程中去除PS-DBARC残留,使得在PS-DBARC上形成的光刻图案准确。
附图说明
图1为现有技术光刻方法的流程图;
图2a~图2c为现有技术的光刻流程的结构剖面简化图;
图3为现有技术光刻后在刻蚀层101上形成要刻蚀图案的剖面结构简图;
图4为本发明光刻方法的流程图;
图5a~图5d为本发明光刻流程的结构剖面简化图;
图6为本发明光刻后在刻蚀层11上形成要刻蚀图案的剖面结构简图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
在背景技术中的图1中,PS-DBARC在显影后,还会有残留物,形成要刻蚀图案也会与要刻蚀层表面之间的角度大于90度,使得在PS-DBARC形成的光刻图案不准确的原因为:对于PS-DBARC来说,其是否残留以及在PS-DBARC形成的光刻图案的准确程度,是由显影时的烘焙温度和曝光剂量共同决定的。显影时的烘焙温度可以根据PS-DBARC的需要控制,但是,由于曝光时需要考虑对光刻胶层的影响,而刻蚀图案的特征尺寸是由光刻胶层曝光(与曝光剂量有关)决定的,所以不能对光刻胶层过度曝光,在其他曝光条件不变的情况下,曝光剂量要使得在光刻胶层上恰好形成光刻图案。然而,这会导致对PS-DBARC的曝光剂量会不足,在后续显影烘焙过程中,就无法去除PS-DBARC残留及会形成footing现象,使得在PS-DBARC上形成的光刻图案不准确。
因此,为了克服上述问题,本发明采用了光刻过程中,在涂覆了PS-DBARC步骤后,涂覆光刻胶层步骤之前,增加PS-DBARC进行预曝光的步骤。这个步骤可以弥补在后续曝光光刻胶层过程中对PS-DBARC曝光不足,而在后续PS-DBARC显影过程中产生残留及footing的现象,从而使得在PS-DBARC上形成的光刻图案不准确的问题。
这样,就可以保证在晶片的要刻蚀层刻蚀时,最终在要刻蚀层刻蚀得到的刻蚀图案准确,不会影响在晶片上制作半导体器件的品质。
图4为本发明光刻方法的流程图,结合图5a~图5d本发明所示的光刻流程的结构剖面简化图,进行详细说明:
步骤401、在晶片的要刻蚀层11上涂覆PS-DBARC22,如图5a所示;
在本步骤中,要刻蚀层11可以为制作半导体器件的晶片上任意一层,比如晶片的衬底或晶片的层间介质层,如可以在晶片的衬底上制作高介电常数金属栅极时要采用的高介电常数金属栅极图案,或在后端工序中在晶片的层间介质层上制作通孔采用的通孔图案;
在本步骤中,PS-DBARC22的厚度可以为400埃~1200埃;
步骤402、对PS-DBARC22进行预曝光40,如图5b所示;
在本步骤中,采用的预曝光剂量为后续光刻胶层曝光的20%~80%,曝光条件与后续光刻胶层曝光条件相同,也是采用光刻机进行曝光;
步骤403、在PS-DBARC22上涂覆光刻胶层33,如图5c所示;
步骤404、对光刻胶层33依次进行曝光和显影,在光刻胶层33上形成要刻蚀图案,如图5d所示;
在本步骤中,由于PS-DBARC22在显影过程中的被曝光区域是可溶的,所以也形成了要刻蚀图案。
经过了图4所示的过程后,得到了图6所示的本发明光刻后在刻蚀层11上形成要刻蚀图案的剖面结构简图,可以看出,PS-DBARC22形成的要刻蚀图案不存在残留,要刻蚀图案与要刻蚀层11表面形成的角度为90度。
可以看出,采用本发明提供的方法可扩展光刻胶层和PS-DBARC的兼容性。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种去除光感显影底部抗反射层缺陷的方法,该方法包括:
在晶片的要刻蚀层涂覆光感显影底部抗反射层后,对所述光感显影底部抗反射层进行预曝光;
在所述光感显影底部抗反射层上涂覆光刻胶层后,进行曝光和显影,在光刻胶层和光感显影底部抗反射层形成要刻蚀图案;
所述预曝光的曝光剂量为所述光刻胶层进行曝光采用的剂量的20%~80%,曝光条件与所述光刻胶层进行曝光条件相同。
2.如权利要求1所述的方法,其特征在于,所述光感显影底部抗反射层的厚度为400埃~1200埃。
3.如权利要求1所述的方法,其特征在于,所述要刻蚀层为晶片的衬底或晶片的层间介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110202687.3A CN102890402B (zh) | 2011-07-19 | 2011-07-19 | 去除光感显影底部抗反射层缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110202687.3A CN102890402B (zh) | 2011-07-19 | 2011-07-19 | 去除光感显影底部抗反射层缺陷的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102890402A CN102890402A (zh) | 2013-01-23 |
CN102890402B true CN102890402B (zh) | 2014-07-16 |
Family
ID=47533944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110202687.3A Active CN102890402B (zh) | 2011-07-19 | 2011-07-19 | 去除光感显影底部抗反射层缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102890402B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112305860A (zh) * | 2019-08-02 | 2021-02-02 | 东莞新科技术研究开发有限公司 | 一种用于半导体的曝光显影方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7070914B2 (en) * | 2002-01-09 | 2006-07-04 | Az Electronic Materials Usa Corp. | Process for producing an image using a first minimum bottom antireflective coating composition |
US8088548B2 (en) * | 2007-10-23 | 2012-01-03 | Az Electronic Materials Usa Corp. | Bottom antireflective coating compositions |
-
2011
- 2011-07-19 CN CN201110202687.3A patent/CN102890402B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102890402A (zh) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8546048B2 (en) | Forming sloped resist, via, and metal conductor structures using banded reticle structures | |
US8835100B2 (en) | Double patterning by PTD and NTD process | |
JP2009111329A (ja) | 半導体素子の微細パターン形成方法 | |
CN105446075B (zh) | 一种半导体基板光刻工艺 | |
JP4302065B2 (ja) | パターン形成方法 | |
KR20100134418A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
US20060257749A1 (en) | Method for reducing critical dimension | |
CN102890402B (zh) | 去除光感显影底部抗反射层缺陷的方法 | |
US20100003621A1 (en) | Etching method for forming a multi-step surface on a substrate | |
TW201237568A (en) | Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device | |
KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
KR101037528B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JP2010073899A (ja) | 基板処理方法および基板処理装置 | |
KR100909138B1 (ko) | 반도체 소자의 금속패턴 형성방법 | |
CN111834201A (zh) | 半导体工艺方法 | |
CN110133094B (zh) | 测试片及其制造方法和光刻胶缺陷的检测方法 | |
TW201407302A (zh) | 基於降低圖案粗糙度及變形之目的之處理程序 | |
US20220260916A1 (en) | Dual developing method for defining different resist patterns | |
KR20030000475A (ko) | 패턴 형성 방법 | |
JP2005221801A (ja) | レジストパターン形成方法 | |
CN117008413A (zh) | 光刻胶底切形貌的制作方法 | |
TW202326812A (zh) | Euv光阻的混合式顯影 | |
KR100510616B1 (ko) | 반도체 제조 공정에서의 barc 패터닝 및 식각 방법 | |
JP2007234984A (ja) | フォト現像方法 | |
KR20070044186A (ko) | 반도체 소자의 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |