CN102869817A - 碳化硅衬底 - Google Patents

碳化硅衬底 Download PDF

Info

Publication number
CN102869817A
CN102869817A CN2012800012351A CN201280001235A CN102869817A CN 102869817 A CN102869817 A CN 102869817A CN 2012800012351 A CN2012800012351 A CN 2012800012351A CN 201280001235 A CN201280001235 A CN 201280001235A CN 102869817 A CN102869817 A CN 102869817A
Authority
CN
China
Prior art keywords
silicon carbide
single crystalline
crystalline substrate
carbide substrates
junction surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800012351A
Other languages
English (en)
Inventor
井上博挥
原田真
堀勉
藤原伸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102869817A publication Critical patent/CN102869817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

第一单晶衬底（11）具有第一侧表面且由碳化硅构成。第二单晶衬底（12）具有与第一侧表面相对的第二侧表面且由碳化硅构成。接合部（BD），在第一和第二侧表面之间，使第一和第二侧表面彼此连接且由碳化硅构成。接合部的至少一部分具有多晶结构。因此，可以提供一种能够以高产量制造半导体器件的大尺寸碳化硅衬底。

Description

碳化硅衬底
技术领域
本发明涉及一种碳化硅衬底。
背景技术
近年来，越来越多地采用碳化硅衬底作为用于制造半导体器件的半导体衬底。碳化硅（SiC）比更通常使用的硅（Si）带隙大。因此，有利地，包括碳化硅衬底的半导体器件具有高反向击穿电压和低导通电阻，或者在高温环境下不容易劣化的性质。
为了通过使用半导体衬底有效率地制造半导体器件，衬底的尺寸应该大到一定程度。根据US专利No.7314520（PTL），可以制造76mm（3英寸）或更大的碳化硅衬底。
引用列表
专利文献
PTL：US专利No.7314520
发明内容
技术问题
工业上，很难制造具有大约100mm或更大尺寸的碳化硅衬底。因此，很难有效率地制造使用大衬底的半导体器件。在使用六方晶系的SiC中的除了（0001）面之外的面的性质的情况下，这种缺点变得尤其严重，这将在下面描述。
通常通过切割由在不太可能造成堆垛层错的（0001）面上生长获得的碳化硅锭来制造具有较少缺陷的碳化硅衬底。因此，通过不平行于锭的生长面切割锭，获得了具有除（0001）面之外的面取向的碳化硅衬底。因此，很难确保足够大小的衬底，或者锭的大部分不能被有效率地使用。为此，有效地制造利用SiC的除（0001）面之外的面的半导体器件是尤其困难的。
考虑使用具有支撑部分且在该支撑部分上布置了多个高质量的单晶衬底的碳化硅衬底，以代替困难地增加碳化硅衬底的尺寸。由于支撑部分不必具有这种高质量，所以制备大的支撑部分相对容易。因此，通过增加放置在这种大支撑部分上的单晶衬底的数目，可以获得具有必要尺寸的碳化硅衬底。
然而，在碳化硅衬底中，不可避免地会在相邻单晶衬底之间形成间隙。在使用这种碳化硅衬底制造半导体器件的工艺期间，外来物质很容易积聚在间隙中。示例性的外来物质是在制造半导体器件的工艺中使用的清洗液体或抛光剂或者气氛中的尘埃。很难通过清洗完全移除外来物质，因为它们存在于小间隙中。因此，外来物质导致制造良率降低，这造成在制造半导体器件时较低的效率。
考虑到上述问题，提出了本发明，其目的是提供一种能够以高良率制造半导体器件的大尺寸碳化硅衬底。
解决问题的方案
根据本发明的碳化硅衬底具有第一和第二单晶衬底和接合部。第一单晶衬底具有第一侧表面，并且其由碳化硅构成。第二单晶体衬底具有与第一侧表面相对的第二侧表面，并且其由碳化硅构成。接合部在第一和第二侧表面之间将第一和第二侧表面彼此连接，并且其由碳化硅构成。接合部的至少一部分具有多晶结构。
根据该碳化硅衬底，由于利用接合部掩埋第一和第二单晶体衬底之间，也就是，第一和第二侧表面之间的间隙的至少一部分，所以在利用该碳化硅衬底制造半导体器件时，可以抑制外来物质积聚在该间隙中。由于由此可以防止由这些外来物质造成的良率降低，所以能够以高良率制造半导体器件。另外，由于接合部的至少一部分具有多晶结构，所以，与接合部整个具有单晶结构的情况相比，能够减轻接合部上的应力。由此，可以抑制源于应力的碳化硅衬底翘曲。
第一和第二单晶衬底可以分别具有第一和第二背表面。该碳化硅衬底可以进一步具有支撑部分，该支撑部分接合到第一和第二背表面中的每一个。由此，与第一和第二单晶衬底仅利用接合部彼此连接的情况相比，第一和第二单晶衬底可以更可靠地彼此耦合。
第一和第二单晶衬底可以分别具有第一和第二前表面。接合部可形成为在平面图中在第一和第二前表面之间直线延伸。接合部的具有多晶结构的部分在直线延伸的方向上的长度不小于接合部的整体长度的1%且不大于100%。由于该比例不低于1%，所以可以更可靠地减轻上述应力。
接合部的具有多晶结构的部分在直线延伸的方向上的长度不小于接合部的整体长度的10%。由此，更充分地减轻了上述应力。
碳化硅衬底的平面图中的最大长度相对于碳化硅衬底的厚度的比率不低于50且不高于500。当该比率不低于50时，可以充分确保平面图中碳化硅衬底的尺寸。另外，当该比率不高于500时，可以进一步抑制碳化硅衬底的翘曲。
碳化硅衬底的平面图中的最大长度不小于100mm。由此，获得了具有足够尺寸的碳化硅衬底。
发明的有利效果
从上面的描述显然地，本发明能够提供一种大尺寸、较少的翘曲、并且能够以高良率制造半导体器件的碳化硅衬底。
附图说明
图1是示意性示出在本发明的第一实施例中的碳化硅衬底的构造的平面图。
图2是沿着图1中的线Ⅱ-Ⅱ的示意性横截面图。
图3A是图1中碳化硅衬底的部分横截面图，示出包括具有单晶结构的接合部的区域。
图3B是图1中碳化硅衬底的部分横截面图，示出包括具有多晶结构的接合部的区域。
图4是示意性示出用于制造本发明的第一实施例中的碳化硅结构的方法的第一步骤的平面图。
图5是沿着图4中的线Ⅴ-Ⅴ的示意横截面图。
图6是示意性示出用于制造本发明的第一实施例中的碳化硅结构的方法的第二步骤的横截面图。
图7是示意性示出用于制造本发明的第一实施例中的碳化硅结构的方法的第三步骤的部分横截面图。
图8A是示意性示出用于制造本发明的第一实施例中的碳化硅结构的方法的第四步骤的部分横截面图，示出了形成单晶结构接合部的区域。
图8B是示意性示出用于制造本发明的第一实施例中的碳化硅结构的方法的第四步骤的部分横截面图，示出了形成多晶结构接合部的区域。
图9是示出接合部中的多晶结构的比率和碳化硅衬底的翘曲之间关系的一个实例的曲线图。
图10是示出碳化硅衬底在平面图中的最大长度相对于碳化硅衬底的厚度与碳化硅衬底的翘曲之间的关系的一个实例的曲线图。
图11是示意性示出用于制造本发明的第二实施例中的碳化硅衬底的方法的第一步骤的横截面图。
图12是示意性示出用于制造本发明的第二实施例中的碳化硅衬底的方法的第二步骤的横截面图。
图13是示意性示出用于制造本发明的第二实施例中的碳化硅衬底的方法的第三步骤的横截面图。
图14是示意性示出用于制造本发明的第二实施例中的第一变形的碳化硅衬底的方法的一个步骤的横截面图。
图15是示意性示出用于制造本发明的第二实施例中的第二变形的碳化硅衬底的方法的一个步骤的横截面图。
图16是示意性示出用于制造本发明的第二实施例中的第三变形的碳化硅衬底的方法的一个步骤的横截面图。
图17是示意性示出用于制造本发明的第三实施例中的碳化硅衬底的方法的一个步骤的横截面图。
图18是示意性示出用于制造本发明的第三实施例的变形中的碳化硅衬底的方法的第一步骤的横截面图。
图19是示意性示出用于制造本发明的第三实施例的变形中的碳化硅衬底的方法的第二步骤的横截面图。
图20是示意性示出用于制造本发明的第三实施例的变形中的碳化硅衬底的方法的第三步骤的横截面图。
图21是示意性示出本发明的第四实施例中的半导体器件的构造的部分横截面图。
图22是用于制造本发明的第四实施例中的半导体器件的方法的示意性流程图。
图23是示意性示出用于制造本发明的第四实施例的半导体器件的方法的第一步骤的部分横截面图。
图24是示意性示出用于制造本发明的第四实施例的半导体器件的方法的第二步骤的部分横截面图。
图25是示意性示出用于制造本发明的第四实施例的半导体器件的方法的第三步骤的部分横截面图。
图26是示意性示出用于制造本发明的第四实施例的半导体器件的方法的第四步骤的部分横截面图。
具体实施方式
在下文中将参考附图描述本发明的实施例。
（第一实施例）
参考图1和2，本实施例中的碳化硅衬底80具有：支撑部分30、被支撑部分30支撑的支撑部分10a和接合部BD。支撑部分10a具有由碳化硅构成的单晶衬底11至19。单晶衬底11至19中的每一个都具有背表面和前表面。例如，单晶衬底11（第一单晶衬底）具有背表面B1（第一背表面）和前表面F1（第一前表面），同时单晶衬底12（第二单晶衬底）具有背表面B2（第二背表面）和前表面F2（第二前表面）。支撑部分30与单晶衬底11至19中的每一个的背表面相接合。
参考图3A、3B和4，单晶衬底11至19中的每一个都具有侧表面。例如，单晶衬底11具有侧表面S1（第一侧表面），单晶衬底12具有与侧表面S1相对的侧表面S2（第二侧表面）。在彼此相对的侧表面之间存在间隙VD。
接合部BD在这些侧表面之间使彼此相对的侧表面彼此连接。例如，侧表面S1和S2在侧表面S1和S2之间彼此连接。间隙VD的前表面侧（图2中的上侧）被接合部BD闭合。接合部BD例如包括位于前表面F1和F2之间的部分，并且因此前表面F1和F2彼此平滑地连接。
接合部BD具有碳化硅多晶结构的多晶部分BDb（图3B）。替代地，接合部BD可以具有碳化硅单晶结构的单晶部分BDa（图3A）。
在平面图（图1）上，接合部BD可以形成为在单晶衬底11至19中彼此相邻的单晶衬底的前表面之间直线延伸。例如，接合部BD可以形成为在单晶衬底11的前表面F1和单晶衬底12的前表面F2之间直线延伸。优选地，在接合部BD的直线延伸的方向上多晶部分BDb的总长度不小于接合部BD的整体长度的1%且不大于100%。进一步优选地，该百分比不低于10%。
优选地，在氮化硅衬底80的平面图（图1）上最大长度D（图1）相对于碳化硅衬底80的厚度T（图2）的比不低于50且不高于500。进一步优选地，最大长度D不小于100mm。
支撑部分30优选地由能够耐受1800℃或更高温度的材料形成，诸如碳化硅、碳或难熔性金属。示例性的难熔性金属为钼、钽、钨、铌、铱、钌或锆。当从上述材料中采用碳化硅作为用于支撑部分30的材料时，支撑部分30具有接近于单晶衬底11至19的物理性质。
尽管在本实施例中在碳化硅衬底80中提供了支撑部分30，但可以采用不包括支撑部分30的这种构造。例如，通过抛光移除碳化硅衬底80的支撑部分30（图2），来获得这种构造。另外，尽管在图1以平面图示出了碳化硅衬底80的形状为正方形形状，但该形状不限于正方形并且例如可以是圆形。在该形状为圆形的情况下，圆形形状的直径表示最大长度D（图1）。
现在将描述本实施例中的用于制造碳化硅衬底80的方法。为了下面描述简单起见，可以仅提到单晶衬底11至19中的单晶衬底11和12，然而，单晶衬底13至19也与单晶衬底11和12类似处理。
参考图4和5，制备组合衬底80P。组合衬底80P具有支撑部分30和单晶衬底组10。单晶衬底组10包括单晶衬底11和12。将单晶衬底11的背表面B1和单晶衬底12的背表面B2中的每一个接合到支撑部分30。在单晶衬底11的侧表面S1和单晶衬底12的侧表面S2之间形成间隙GP。间隙GP具有在单晶衬底11的前表面F1和单晶衬底12的前表面F2之间的开口CR。
参考图6，制备加热元件81和82。加热元件81和82中的每一个都能够产生热，诸如被感应加热所加热的热产生元件或者电阻加热型的热产生元件。将柔性的石墨片72（闭合部分）设置在加热元件81上。另外，将组合衬底80P放置在石墨片72上使得前表面F1和F2面向石墨片72。另外，将加热元件82放置在支撑部分30上。
然后，通过加热元件81和82加热组合衬底80P。进行加热以在单晶衬底组10的厚度方向上产生温度梯度，使得面向石墨片72的单晶衬底组10（图5）的一侧ICt的温度比面向支撑部分30的单晶衬底组10的一侧ICb的温度低。例如，通过进行加热使得石墨片72的温度比支撑部分30低，来获得这种温度梯度。
参考图7，如由图中的箭头所指示，在闭合间隙GP中的单晶衬底11和12的表面中，也就是，在侧表面S1和S2中，该加热会导致从接近ICb侧的较高温度区到接近ICt侧的较低温度区的涉及升华的物质转移。该物质转移的结果是，在由石墨片72闭合的间隙GP中，来自侧表面S1和S2的升华物会沉积在石墨片72上。
此外，参考图8A和8B，由于上述沉积，形成了使侧表面S1和S2彼此连接以由此闭合间隙GP（图7）的开口CR的接合部BD。因此，使得间隙GP（图7）形成到由接合部BD闭合的间隙VD中。接合部BD在侧表面S1和S2的影响下生长的部分受单晶衬底11和12的单晶结构影响变成单晶部分BDa（图8A）。另一方面，接合部BD在石墨片72的影响下生长的部分变成多晶部分BDb（图8B）。例如，通过增加侧表面S1和S2之间的间隔（图7），接合部BD在石墨片72的影响下生长的部分的比率增加。
如上获得了碳化硅衬底80（图2）。
应注意，进行了实验来检查加热组合衬底80P的温度。发现在1600℃没有充分形成接合部BD；并且在3000℃损伤了单晶衬底11、12。然而，在1800℃、2000℃和2500℃没有看到这些问题。另外，在将加热温度固定到2000℃的情况下，检查了在上述加热期间的气氛压力。结果，在100kPa没有形成接合部BD，并且在50kPa不太可能形成接合部BD。然而，在10kPa、100Pa、1Pa、0.1Pa和0.0001Pa没有看到这些问题。
根据本实施例，如图2所示，通过支撑部分30将单晶衬底11和12组合为一个碳化硅衬底80。碳化硅衬底80包括各个单晶衬底的全部前表面F1和F2作为其衬底表面，在该衬底表面上将要形成诸如晶体的半导体器件。换句话说，碳化硅衬底80具有比在单独使用单晶衬底11和12中的任何一个的情况下都大的衬底表面。例如，碳化硅衬底80的平面图（图1）中的最大长度D不小于100mm。因此，可以通过使用碳化硅衬底80有效地制造半导体器件。
此外，在制造碳化硅衬底80的工艺中，存在于组合衬底80P（图5）的前表面F1和F2之间的开口CR被接合部BD（图2）闭合。因此，前表面F1和F2变成彼此平滑连接的表面。同样，在使用碳化硅衬底80制造半导体器件的工艺中，会降低良率的外来物质不太可能积聚在前表面F1和F2之间。因此，使用碳化硅衬底80使得能够以高良率制造半导体器件。
另外，由于接合部BD包括多晶部分BDb（图3B），所以接合部BD中的应力减轻比在接合部BD全部由单晶部分BDa（图3A）形成的情况下更容易。因此，能够抑制原子应力的碳化硅衬底80的翘曲。在本实施例中，在平面图（图1）中，接合部BD形成为在前表面F1和F2之间直线延伸。在接合部BD的具有多晶结构的部分的长度在直线延伸的方向上不小于接合部BD的整体长度的1%且不大于100%的情况下，上述的应力被进一步可靠地减轻。当该百分比不低于10%时，上述的应力被更充分的减轻。
此外，因为提供了接合到单晶衬底11和12中的每一个上的支撑部分30，可以比在接合部BD单独使单晶衬底11和12彼此耦合的情况下更牢固地使单晶衬底11和12彼此耦合。
此外，在碳化硅衬底80的平面图（图1）中的最大长度D（图1）相对于碳化硅衬底80的厚度T（图2）的比率不低于50的情况下，可以充分保证平面图中碳化硅衬底80的尺寸。例如，在D/T为50的情况下，获得了满足T=2mm和D=100mm的碳化硅衬底。此外，由于该比率不高于500，可以进一步抑制碳化硅衬底80的翘曲。
下面将描述上述的功能和效果的一个例子。
参考图9，将描述在平面图（图1）中在前表面F1和F2之间的接合部BD的直线延伸的方向上，接合部BD的多晶部分BDb（图3B）的长度相对于接合部BD的整体长度的百分比和碳化硅衬底80的翘曲之间的关系的一个例子。在该百分比为0%的情况下，翘曲为大约210μm，而在该百分比为1%的情况下，将翘曲抑制到大约190μm。在该百分比为10%的情况下，将翘曲抑制到大约65μm。
参考图10，将描述在碳化硅衬底80在平面图（图1）中的最大长度D相对碳化硅衬底80的厚度T（图2）的比率和碳化硅衬底80的翘曲之间的关系的一个例子。在图10的图表中，圆圈对应于上述的百分比为0%的情况，也就是说，单晶部分BDa的长度占据接合部BD的整体长度的情况，而三角形对应于上述的百分比为10%的情况。基于该结果发现，与接合部BD仅由单晶部分BDa形成的情况相比较，在以长度方面10%形成多晶部分BDb的情况下抑制了碳化硅衬底80的翘曲。另外，发现当D/T较小时翘曲也较小，当将D/T设定为例如500或更小时容易抑制翘曲，并且当上述的百分比为例如10%时可以将翘曲抑制到150μm或更小。
（第二实施例）
在本实施例中，将详细描述用于制造在第一实施例中使用的组合衬底80P（图4、5）的方法中，支撑部分30由碳化硅制成的特定情况。为了下面描述简单起见，可以仅提到单晶衬底11至19（图4、5）中的单晶衬底11和12，然而，单晶衬底13至19也可以与单晶衬底11和12类似处理。
参考图11，制备了具有单晶结构的单晶衬底11和12。例如，该步骤通过对在六方晶系中的（0001）面上生长的碳化硅锭切片来进行。优选地，背表面B1和B2具有不大于100μm的粗糙度Ra。另外，优选地采用{0001}面或{03-38}面，更优选地采用（000-1）面或（03-3-8）面，作为单晶衬底11和12中的每一个的表面的晶面。
然后，在处理腔室中的加热构件81上布置单晶衬底11和12，并且背表面B1和B2中的每一个都暴露在一个方向上（图11中向上）。也就是，在平面图中，并排布置单晶衬底11和12。
优选地，上述的布置使得背表面B1和B2彼此齐平或前表面F1和F2彼此齐平。
然后，以下面的方式形成使背表面B1和B2彼此连接的支撑部分30（图5）。
首先，在彼此相距距离D1处，使在一个方向上（图11中向上）暴露的背表面B1和B2中的每一个和相对于背表面B1和B2在一个方向上（图11中向上）布置的固体源材料20的表面SS彼此相对。优选地，距离D1的平均值不小于1μm且不大于1cm。
固体源材料20由碳化硅构成并且优选地为一块碳化硅固体物质，具体地，例如，SiC晶片。在SiC晶体结构方面，没有特别限制固体源材料20。此外优选地，固体源材料20的表面SS具有不大于1mm的粗糙度Ra。
为了更可靠地提供距离D 1（图11），可以采用具有与距离D1对应高度的间隔物83（图14）。当距离D1的平均值为大约100μm或更大时该方法是特别有效的。
然后，通过加热构件81将单晶衬底11和12加热至预定的衬底温度。通过加热构件82将固体源材料20加热到预定的源材料温度。当由此将固体源材料20加热到该源材料温度时，SiC在该固体源材料的表面SS处升华以产生升华物，即，气体。在一个方向上（图11中向上）将该气体供应到背表面B1和B2上。
优选地，将衬底温度设定得比源材料温度低，更优选地设定使得温度之间的差不小于1℃且不大于100℃。进一步优选地，衬底温度不低于1800℃且不高于2500℃。
参考图12，如上所述供应的气体固化，并且因此在背表面B1和B2中的每一个上再结晶。以这种方式，形成了使背表面B1和B2彼此连接的支撑部分30p。此外，消耗了固体源材料20（图11）并且尺寸减小为固体源材料20p。
主要参考图13，随着升华进一步发展，固体源材料20p耗尽（图12）。以这种方式，形成了使背表面B1和B2彼此连接的支撑部分30。
优选地，当形成支撑部分30时，采用惰性气体作为处理腔室中的气氛。可以采用的示例性惰性气体包括诸如He或Ar稀有气体、氮气、或稀有气体和氮气的混合气体。当使用该混合气体时，例如，将氮气的比率设定为60%。此外，优选地将处理腔室中的压力设定为50kPa或更低且更优选10kPa或更低。
此外更优选地，支撑部分30具有单晶结构。更优选地，背表面B1上的支撑部分30具有相对于背表面B1的晶面倾斜10°或更小的晶面，或者背表面B2上的支撑部分30具有相对于背表面B2的晶面倾斜10°或更小的晶面。可以通过在背表面B1和B2上外延生长支撑部分30而容易地实现这些角度关系。
单晶衬底11、12的晶体结构优选地为六方晶系，更优选地为4H-SiC或6H-SiC。而且，优选的是单晶衬底11、12和支撑部分30由具有相同晶体结构的SiC单晶制成。
进一步优选地，在单晶衬底11和12中的每一个的浓度与支撑部分30中的杂质浓度不同。更优选地，支撑部分30的杂质浓度比单晶衬底11和12中的每一个高。应注意，单晶衬底11、12中的杂质浓度例如不低于5×1016cm-3且不高于5×1019cm-3。此外，支撑部分30中的杂质浓度例如不低于5×1016cm-3且不高于5×1021cm-3。例如，可以使用氮或磷作为上述杂质。
此外优选地，前表面F1相对于单晶衬底11的{0001}面具有不小于50°且不大于65°的偏离角，前表面F2相对于单晶衬底的{0001}面具有不小于50°且不大于65°的偏离角。
更优选地，前表面F1的偏离取向相对于单晶衬底11的<1-100>方向形成不大于5°的角，前表面F2的偏离取向相对于单晶衬底12的<1-100>方向形成不大于5°的角。
进一步优选地，前表面F1在单晶衬底11的<1-100>方向上相对于{03-38}面具有不小于-3°且不大于5°的偏离角，前表面F2在单晶衬底12的<1-100>方向上相对于{03-38}面具有不小于-3°且不大于5°的偏离角。
应注意，“前表面F1在<1-100>方向上相对于{03-38}面的偏离角”指的是由前表面F1的法线到由<1-100>方向和<0001>方向定义的投影面的正交投影，与{03-38}面的法线形成的角。正值的符号对应于正交投影接近于平行于<1-100>方向的情形，而负值的符号对应于正交投影接近于平行于<0001>方向的情形。这对于“前表面F2在<1-100>方向上相对于{03-38}面的偏离角”的情形也成立。
更优选地，在前表面F1的面取向（hklm）中的指数m为负，这对于前表面F2的情形也成立。也就是，前表面F1和F2中的每一个是接近于（000-1）面而不是（0001）面的面。
优选地，前表面F1的偏离取向相对于单晶衬底11的<11-20>方向形成不大于5°的角，前表面F2的偏离取向相对于单晶衬底12的<11-20>方向形成不大于5°的角。
根据本实施例，由于形成在背表面B1和B2中每一个上的支撑部分30也是由与单晶衬底11和12类似的碳化硅构成，所以单晶衬底11和12与支撑部分30的各个物理性质彼此接近。因此，可以抑制由这些各个物理性质的差异导致的组合衬底80P（图4、5）或碳化硅衬底80（图1、2）的翘曲或破裂。
此外，通过使用升华方法，可以以高质量快速形成支撑部分30。此外，具体地，如果升华方法是近距离（close-spaced）升华方法，则可以更均匀地形成支撑部分30。
当背表面B1和B2中的每一个和固体源材料20的表面之间的距离D1（图11）的平均值为1cm或更小时，可以减小支撑部分30的膜厚度上的分布。当该距离D1的平均值为1μm或更大时，可以充分地确保用于碳化硅升华的间隔。
在形成支撑部分30的步骤中，将单晶衬底11和12的温度设定得比固体源材料20的温度低（图11）。因此，升华的SiC可以有效地固化在单晶衬底11和12上。
进一步优选地，执行布置单晶衬底11和12的步骤，使得将单晶衬底11和12之间的最短距离设定为1mm或更小。因此，支撑部分30可以形成为使单晶衬底11的背表面B1和单晶衬底12的背表面B2彼此更可靠的连接。
进一步优选地，支撑部分30具有单晶结构。因此，支撑部分30具有与类似地具有单晶结构的单晶衬底11和12中的每一个的各个物理性质接近的各个物理性质。
更优选地，背表面B1上的支撑部分30相对于背表面B1具有倾斜10°或更小的晶面。此外，背表面B2上的支撑部分30相对于背表面B2具有倾斜10°或更小的晶面。因此，支撑部分30可以具有接近于单晶衬底11和12中的每一个的各向异性。
进一步优选地，单晶衬底11和12中的每一个的杂质浓度与支撑部分30不同。因此，可以获得具有杂质浓度不同的两层的结构的碳化硅衬底80（图2）。
进一步优选地，支撑部分30的杂质浓度比单晶衬底11和12中的每一个高。因此，支撑部分30的电阻率可以比单晶衬底11和12中的每一个低。因此，可以获得如下碳化硅衬底80，该碳化硅衬底80适合于制造其中电流在支撑部分30的厚度方向上流动的半导体器件，也就是，垂直型半导体器件。
进一步优选地，前表面F1相对于单晶衬底11的{0001}面具有不小于50°且不大于65°的偏离角，前表面F2相对于单晶衬底12的{0001}面具有不小于50°且不大于65°的偏离角。因此，与前表面F1和F2为{0001}面的情况相比较，可以增强前表面F1和F2中的沟道迁移率。
更优选地，前表面F1的偏离取向相对于单晶衬底11的<1-100>方向形成不大于5°的角，并且前表面F2的偏离取向相对于单晶衬底12的<1-100>方向形成不大于5°的角。因此，可以进一步增强前表面F1和F2中的沟道迁移率。
进一步优选地，前表面F1在单晶衬底11的<1-100>方向上相对于{03-38}面具有不小于-3°且不大于5°的角，并且前表面F2在单晶衬底12的<1-100>方向上相对于{03-38}面具有不小于-3°且不大于5°的角。因此，可以进一步增强前表面F1和F2中的沟道迁移率。
进一步优选地，前表面F1的偏离取向相对于单晶衬底11的<11-20>方向形成不大于5°的角，前表面F2的偏离取向相对于单晶衬底12的<11-20>方向形成不大于5°的角。因此，与前表面F1和F2为{0001}面的情况相比较，可以增强前表面F1和F2中的沟道迁移率。
在上面的描述中，将SiC晶片示例为固体源材料20，然而，固体源材料20不限于此，并且例如可以是SiC粉末或SiC烧结体。
在图11中，背表面B1和B2中的每一个和固体源材料20的表面SS横跨它们彼此间隔开，然而，背表面B1和B2中的每一个和固体源材料20的表面SS可以在背表面B1和B2和固体源材料20的表面SS彼此部分地接触的状态下彼此间隔开。下面将描述对应于该情况的两种变形。
参考图15，在该实例中，上述间隔通过用作固体源材料20的SiC晶片的翘曲来确保。更具体地，在本实例中，距离D2局部为零，然而，其平均值从不未能超过零。进一步优选地，与距离D1的平均值类似，距离D2的平均值不小于1μm且不大于1cm。
参考图16，在本实例中，上述间隔通过单晶衬底11至13的翘曲来确保。更具体地，在本实例中，距离D3局部为零，然而，其平均值从不未能超过零。进一步优选地，与距离D1的平均值类似，距离D3的平均值不小于1μm且不大于1cm。
应该注意，通过结合图15和图16的方法，也就是，通过用作固体原料20的SiC晶片的翘曲和单晶衬底11至13的翘曲两者，可以确保上述间隔。
当上述距离的平均值不大于100μm时，图15和图16中的每一个的方法或基于这些方法的结合的方法尤其有效。
（第三实施例）
下面将描述用于制造本实施例中的碳化硅衬底的方法及其变形。为了简化下面的描述，仅提到了单晶衬底11至19（图1）中的单晶衬底11和12，然而，单晶衬底13至19也与单晶衬底11和12类似处理。
参考图17，在本实施例中，在加热部件81上设置具有柔性的石墨片72（闭合部分）。然后，在处理腔室中，将单晶衬底11和12布置在加热部件81上，石墨片72夹在它们之间，使得背表面B1和B2中的每一个都在一个方向上（在图17中向上）暴露。之后，执行与第二实施例类似的步骤。
由于除了上述之外的构造与上述第二实施例中的构造基本相同，所以相同或相对应的元件分配有相同的附图标记，并且将不再重复它们的描述。
根据本实施例，在如第二实施例地形成支撑部分30时（图13），接合部BD（图2）形成在石墨片72上（图17）。也就是，与将背表面B1和B2中的每一个与支撑部分30接合的步骤（图13）的同时，执行形成将侧表面S1和S2彼此连接的接合部BD的步骤，由此关闭间隙GP的开口CR（图7）。因此，与分开执行形成接合部BD的步骤和将背表面B1和B2中的每一个接合的步骤的情况相比较，可以简化步骤。
此外，由于石墨片72具有柔性，所以间隙GP（图7）可以更容易地闭合。因此，作为接合部BD应该生长的面，可以将由石墨片72实现的面容易地提供为除单晶衬底11和12之外的面。由此，可以很容易地由多晶部分BDb形成接合部BD的至少一部分，同时避免了仅由单晶部分BDa形成接合部BD。
现在，将描述本实施例的变形。
参考图18，将抗蚀剂液体40施加到单晶衬底11的前表面F1上，然后，碳化抗蚀剂液体40。
参考图19，通过上述碳化，形成了覆盖单晶衬底11的前表面F1的保护膜41。类似地也形成了覆盖单晶衬底12的前表面F2的保护膜。
参考图20，如在本实施例中，将单晶衬底11和12布置在加热部件81上，石墨片72夹在它们之间。然而，在本变形中，到该布置的时间点为止，保护膜41已经形成在面对石墨片72的前表面F1上。另外，与保护膜41类似的保护膜42也已经形成在面对石墨片72的前表面F2上。
根据本变形，在石墨片72上形成上述接合部BD时，保护膜41和42用来避免前表面F1和F2上的升华/再固化。因此，可以防止前表面F1、F2表面变粗糙。
另外，通过膜41和42延伸间隙GP（图7），并且该延伸的间隙的侧表面的一部分由用于保护膜41和42的材料形成，也就是，由与单晶碳化硅不同的材料形成。生长在由用于保护膜41和42的材料制成的侧表面上的接合部BD更容易变成多晶部分BDb（图3B），而不是单晶部分BDa（图3A）。由此，可以更可靠地提供多晶部分BDb。
（第四实施例）
参考图21，本实施例中的半导体器件100是垂直DiMOSFET（双注入金属氧化物半导体场效应晶体管），并且其具有碳化硅衬底80、缓冲层121、反向击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源电极111、上部源电极127、栅电极110和漏电极112。
在本实施例中，碳化硅衬底80具有n导电类型，并且具有支撑部分30和单晶衬底11，如第一实施例所述。漏电极112设置在支撑部分30上，以便支撑部分30位于漏电极112和单晶衬底11之间。缓冲层121设置在单晶衬底11上，以便单晶衬底11位于缓冲层121和支撑部分30之间。
缓冲层121具有n导电类型，并且例如具有0.5μm的厚度。此外，例如，缓冲层121中的n型导电杂质的浓度为5×1017cm-3。
反向击穿电压保持层122形成在缓冲层121上，并且由具有n导电类型的碳化硅制成。例如，反向击穿电压保持层122具有10μm的厚度，并且其中n型导电杂质的浓度为5×1015cm-3。
在该反向击穿电压保持层122的表面中，彼此间隔开地形成多个具有p导电类型的p区123。在p区123中，n+区124形成在p区123的表面层中。此外，在与该n+区124相邻的位置上，形成p+区125。形成氧化物膜126，以从一个p区123中的n+区124，在p区123、暴露在两个p区123之间的反向击穿电压保持层122和另一个p区123上方，向该另一个p区123中的n+区124延伸。在氧化物膜126上，形成栅电极110。此外，在n+区124和p+区125上形成源电极111。在源电极111上，形成上部源电极127。
在距离氧化物膜126和用作半导体层的n+区124、p+区125、p区123和反向击穿电压保持层122中的每一个之间的界面的10nm内的区域中，氮原子浓度的最大值不低于1×1021cm-3。由此，可以提高特别在氧化物膜126下面的沟道区（与氧化物膜126接触的、在n+区124和反向击穿电压保持层122之间的p区123的一部分）中的迁移率。
现在将描述用于制造半导体器件100的方法。应该注意，图23至26仅示出了在单晶衬底11至19（图1）中的单晶衬底11附近的步骤，然而，在单晶衬底12至单晶衬底19中的每一个的附近，也进行同样的步骤。
首先，在衬底制备步骤（步骤S 110：图22）中，制备碳化硅衬底80（图1和图2）。碳化硅衬底80具有n导电类型。
参考图23，在外延层形成步骤中（步骤S 120：图22），如下形成缓冲层121和反向击穿电压保持层122。
首先，在碳化硅衬底80的表面上形成缓冲层121。缓冲层121由具有n导电类型的碳化硅构成，并且例如是具有0.5μm厚度的外延层。例如，缓冲层121中的导电杂质的浓度为5×1017cm-3。
然后，在缓冲层121上形成反向击穿电压保持层122。具体地，利用外延生长法，形成由具有n导电类型的碳化硅构成的层。反向击穿电压保持层122例如具有10μm的厚度。反向击穿电压保持层122中的n型导电杂质的浓度例如是5×1015cm-3。
参考图24，在注入步骤中（步骤S 130：图22），如下形成p区123、n+区124和p+区125。
首先，将具有p导电类型杂质选择性注入到反向击穿电压保持层122的一部分中，以由此形成p区123。然后，将n型导电杂质选择性注入到规定的区域中，以由此形成n+区124，并且将p导电类型导电杂质选择性注入到规定的区域中，以由此形成p+区125。应该注意，例如使用由氧化物膜形成的掩膜进行这些杂质的选择性注入。
在该注入步骤之后，进行激活退火处理。例如，在氩气氛中，在1700℃的加热温度下，进行退火30分钟。
参考图25，执行栅极绝缘膜形成步骤（步骤S140：图22）。具体地，形成氧化物膜126，以覆盖反向击穿电压保持层122、p区123、n+区124和p+区125。可以通过干氧化（热氧化）实现该形成。干氧化的条件例如是：将加热温度设定为1200℃，并且将加热时间段设定为30分钟。
之后，执行氮退火步骤（步骤S150）。具体地，在一氧化氮（NO）气氛中进行退火处理。该处理的条件例如是：将加热温度设定为1100℃，并且将加热时间段设定为120分钟。结果，使氮原子引入到氧化物膜126和反向击穿电压保持层122、p区123、n+区124和p+区125中的每一个之间的界面附近。
应该注意，在该使用一氧化氮的退火步骤之后，可以进一步进行使用代表惰性气体的氩气（Ar）的退火处理。该处理的条件例如是：将加热温度设定为1100℃，并且将加热时间段设定为60分钟。
参考图26，在栅极形成步骤（步骤S 160：图22）中，以下面的方式形成源电极111和漏电极112。
首先，利用光刻方法，在氧化物膜126上形成具有图案的抗蚀剂膜。使用该抗蚀剂膜作为掩膜，蚀刻掉氧化物膜126位于n+区124和p+区125上的一部分。通过这种方式，在氧化物膜126中形成开口。然后，在该开口中，形成与n+区124和p+区125中的每一个接触的导电膜。然后，移除抗蚀剂膜，以由此移除（剥离）导电膜的位于抗蚀剂膜上的部分。该导电膜可以是金属膜，并且例如，其可以由镍（Ni）制成。由于剥离形成了源电极111。
应该注意，在这里优选地进行用于合金化的热处理。例如，在是惰性气体的氩气（Ar）气氛中，在950℃的加热温度下，进行热处理2分钟。
再参考图21，在源电极111上形成上部源电极127。此外，在碳化硅衬底80的背表面上形成漏电极112。如上获得了半导体器件100。
注意，也可以采用本实施例中导电类型互换的构造，也就是，p型和n型互换的结构。
此外，用于制作半导体器件100的碳化硅衬底并不限于第一实施例中的碳化硅衬底80，并且例如可以是第二或第三实施例中的碳化硅衬底或每个实施例的变形中的碳化硅衬底。
此外，虽然已经举例说明了垂直DiMOSFET，但是使用根据本发明的碳化硅衬底，可以制造其它半导体器件。例如，可以制造RESURF-JFET（减小表面电场-结型场效应晶体管）或肖特基二极管。
应该理解，这里公开的实施例在每个方面都是说明性的而非限制性的。本发明的范围由权利要求项限定，而不是由上述描述限定，并且意欲包括该范围内的任何修改和与权利要求项等效的含义。
附图标记
10单晶衬底组；10a支撑部分；11单晶衬底（第一单晶衬底）；12单晶衬底（第二单晶衬底）；13至19单晶衬底；20、20p固体源材料；30、30p支撑部分；72石墨片（闭合部分）；80碳化硅衬底；80P组合衬底；81、82加热构件；100半导体器件；BD接合部；BD单晶部分；和BDb多晶部分。

Claims (6)

1.一种碳化硅衬底（80），包括：
第一单晶衬底（11），所述第一单晶衬底（11）具有第一侧表面（S 1）并且由碳化硅构成；
第二单晶衬底（12），所述第二单晶衬底（12）具有与所述第一侧表面相对的第二侧表面（S2）并且由碳化硅构成；以及
接合部（BD），所述接合部（BD）在所述第一和第二侧表面之间将所述第一和第二侧表面彼此连接并且由碳化硅构成，所述接合部的至少一部分具有多晶结构。
2.根据权利要求1所述的碳化硅衬底，其中
所述第一和第二单晶衬底分别具有第一和第二背表面（B1，B2），并且
所述碳化硅衬底进一步包括支撑部分（30），所述支撑部分（30）接合到所述第一和第二背表面中的每一个。
3.根据权利要求1所述的碳化硅衬底，其中
所述第一和第二单晶衬底分别具有第一和第二前表面（F1，F2），并且
所述接合部形成为在平面图中在所述第一和第二前表面之间直线延伸，并且所述接合部的具有多晶结构的部分在直线延伸的方向上的长度不小于所述接合部的整体长度的1%且不大于所述接合部的整体长度的100%。
4.根据权利要求3所述的碳化硅衬底，其中
所述接合部的具有多晶结构的部分在所述直线延伸的方向上的长度不小于所述接合部的整体长度的10%。
5.根据权利要求1所述的碳化硅衬底，其中
所述碳化硅衬底在平面图中的最大长度（D）相对于所述碳化硅衬底的厚度（T）的比率不低于50且不高于500。
6.根据权利要求1所述的碳化硅衬底，其中
所述碳化硅衬底在平面图中的最大长度（D）不小于100mm。
CN2012800012351A 2011-03-25 2012-02-15 碳化硅衬底 Pending CN102869817A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011066916A JP2012201543A (ja) 2011-03-25 2011-03-25 炭化珪素基板
JP2011-066916 2011-03-25
PCT/JP2012/053495 WO2012132594A1 (ja) 2011-03-25 2012-02-15 炭化珪素基板

Publications (1)

Publication Number Publication Date
CN102869817A true CN102869817A (zh) 2013-01-09

Family

ID=46876573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800012351A Pending CN102869817A (zh) 2011-03-25 2012-02-15 碳化硅衬底

Country Status (5)

Country Link
US (1) US20120241741A1 (zh)
JP (1) JP2012201543A (zh)
CN (1) CN102869817A (zh)
DE (1) DE112012001453T5 (zh)
WO (1) WO2012132594A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107109695A (zh) * 2015-01-21 2017-08-29 住友电气工业株式会社 碳化硅基板和碳化硅基板的制造方法
CN108369893A (zh) * 2015-11-24 2018-08-03 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
CA2735975A1 (en) * 2009-05-11 2010-11-18 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0659911A1 (en) * 1993-12-23 1995-06-28 International Business Machines Corporation Method to form a polycrystalline film on a substrate
US5904892A (en) * 1996-04-01 1999-05-18 Saint-Gobain/Norton Industrial Ceramics Corp. Tape cast silicon carbide dummy wafer
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP4069508B2 (ja) * 1998-07-21 2008-04-02 株式会社デンソー 炭化珪素単結晶の製造方法
DE69916177T2 (de) * 1998-05-29 2005-04-14 Denso Corp., Kariya Verfahren zur Herstellung eines Siliziumkarbid-Einkristalls
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
EP2133906A4 (en) * 2007-04-05 2011-11-02 Sumitomo Electric Industries SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US20120032191A1 (en) * 2009-10-30 2012-02-09 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate
CA2764900A1 (en) * 2009-10-30 2011-05-05 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
CA2735975A1 (en) * 2009-05-11 2010-11-18 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107109695A (zh) * 2015-01-21 2017-08-29 住友电气工业株式会社 碳化硅基板和碳化硅基板的制造方法
CN108369893A (zh) * 2015-11-24 2018-08-03 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
WO2012132594A1 (ja) 2012-10-04
JP2012201543A (ja) 2012-10-22
DE112012001453T5 (de) 2014-01-30
US20120241741A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102160143B (zh) 制造半导体衬底的方法
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
TW201123268A (en) Silicon carbide substrate production method and silicon carbide substrate
WO2012014645A1 (ja) 炭化珪素基板および半導体装置ならびにこれらの製造方法
WO2010131571A1 (ja) 半導体装置
US20120015499A1 (en) Method for manufacturing semiconductor substrate
CN102869816A (zh) 碳化硅衬底
CN102598211A (zh) 用于制造具有碳化硅衬底的复合衬底的方法
CN102869817A (zh) 碳化硅衬底
WO2011058829A9 (ja) 半導体基板の製造方法
WO2012053253A1 (ja) 単結晶炭化珪素基板を有する複合基板
US20120319125A1 (en) Silicon carbide substrate and method of manufacturing the same
WO2011058831A1 (ja) 半導体基板の製造方法
JP2011071196A (ja) 半導体基板の製造方法
US20110262680A1 (en) Silicon carbide substrate and method for manufacturing silicon carbide substrate
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011068504A (ja) 半導体基板の製造方法
JP2011210864A (ja) 半導体基板
JP2011086691A (ja) 半導体基板の製造方法
JP2011071197A (ja) 半導体基板の製造方法
JP2011071195A (ja) 半導体基板の製造方法
CN102576659A (zh) 具有碳化硅衬底的复合衬底

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130109