CN102867634A - 叠层片式电感器 - Google Patents

Abstract

本发明公开了一种叠层片式电感器，包括上盖、下盖和多个介质层；多个介质层设置在上盖和所述下盖之间，多个介质层上均设有电极单元和电极线圈，电极单元与电极线圈电连接，电极单元设在每个介质层宽度方向的中间位置且在长度方向的两端上。该发明将叠层片式电感器的内电极结构进行改进，同时将电极单元设置在每个介质层宽度方向的中间位置且在长度方向的两端上，使导电通孔的设计空间增大，在相同电感线圈长度及宽度的情形下，该内电极结构形成的线圈数量更多，可以在有限的空间内产生更高的电感量，同时生产过程中减小了丝印时的移位量，并且不需增加工艺制程，制作过程简单且高效，降低了成本，可广泛应用在小尺寸高感量的系列产品上。

Description

叠层片式电感器

技术领域

本发明涉及电子技术领域，尤其涉及一种叠层片式电感器。

背景技术

随着电子产品向高频化、高速化和小型化方向的发展，具有短、小、轻、薄、可靠性高等优点的片式电感元件得到了广泛应用。降低成本，提高性能是企业提高竞争力的有效手段。一般的叠层片式电感器制造成本的降低，主要以原材料改良为主(如铁氧体粉料、内部浆料等)，但此方法制作过程复杂，制作周期长。为了降低成本，有效的手段就是在有限的单位面积或者体积内获得高感量的线圈，减少制造所需的材料和时间。对于其他非叠层片式的电感器可以通过增加印刷或绕线线圈数量来提高电感量，但对于叠层片式电感器，其尺寸是固定的(厚度约0.3mm-0.8mm)，且现有的技术已经将膜厚和线圈面积及线圈数做到了一个极限值，若想通过该方法提高电感量具有一定的难度。

发明内容

针对上述技术中存在的不足之处，本发明提供一种制作过程简单且高效，导电通孔的设计空间大，可大幅度提高电感量，同时生产过程中减小了丝印时的移位量，减少了移位造成的浪费，减少了移位的次数、减少了印刷所需网版的数量的叠层片式电感器。

为实现上述目的，本发明提供一种叠层片式电感器，包括上盖、下盖和多个介质层；所述多个介质层设置在所述上盖和所述下盖之间，所述多个介质层上均设有电极单元和电极线圈，所述电极单元与所述电极线圈电连接，所述电极单元设置在所述每个介质层宽度方向的中间位置且在长度方向的两端上。

其中，所述与上盖和下盖相邻的两个介质层上的电极单元均包括连接点和外引脚，所述电极线圈一端与连接点电连接，所述电极线圈另一端与外引脚电连接。

其中，所述除了与上盖和下盖相邻的两个介质层的电极单元外，其余介质层的电极单元均包括两个连接点，所述其中一个连接点与上相邻介质层的电极线圈电连接，所述另一个连接点与下相邻介质层上的电极线圈电连接。

其中，所述连接点上设有通孔，所述通孔内载有导体，相邻介质层上载有的电极线圈通过所述导体电连接。

本发明的有益效果是：与现有技术相比，本发明提供的叠层片式电感器，通过合理设定每层电极单元的长度，并综合工艺上的易操作性，将叠层片式电感器的内电极结构进行改进，同时将电极单元设置在每个介质层宽度方向的中间位置且在长度方向的两端上，使导电通孔的设计空间增大，在相同电感线圈长度及宽度的情形下，该内电极结构形成的线圈数量更多，可以在有限的空间内产生更高的电感量，同时生产过程中减小了丝印时的移位量，减少了移位造成的浪费，减少了移位的次数、减少了印刷所需网版的数量，并且不需增加工艺制程，制作过程简单且高效，降低了成本，可广泛应用在小尺寸高感量的系列产品上。

附图说明

图1为本发明的叠层片式电感器的结构示意图；

图2为现有叠层片式电感器结构示意图；

1、上盖             2、下盖

3、介质层           4、电极单元

51、第一外引脚      52、第二外引脚

6、连接点           7、通孔

具体实施方式

为了更清楚地表述本发明，下面结合附图对本发明作进一步地描述。

请参阅图1，包括上盖1、下盖2和多个介质层3；多个介质层3设置在上盖1和下盖2之间，多个介质层3上均设有电极单元1和电极线圈(图未示)，电极单元4与电极线圈(图未示)电连接，电极单元4设置在每个介质层宽度方向的中间位置且在长度方向的两端上。

在本实施例中，与上盖1相邻的介质层上的电极线圈(图未示)一端与连接点6电连接，其另一端与第一外引脚电连接；和下盖2相邻的介质层上的电极线圈(图未示)一端与连接点6电连接，其另一端与第二外引脚52电连接。

在本实施例中，除了与上盖1和下盖2相邻的两个介质层的电极单元4外，其余介质层的电极单元均包括两个连接点，其中一个连接点与上相邻介质层的电极线圈电连接，另一个连接点与下相邻介质层上的电极线圈电连接。

在本实施例中，连接点上设有通孔7，通孔7内载有导体，相邻介质层上载有的电极线圈通过导体电连接。

现有的叠层片式电感器多为3/4面内电极结构，即4个单层电极单元形成3个完整线圈，本实施例对线圈构图进行改进，将单层内电极单元延长，使1个单层电极单元形成1个完整线圈，即形成1/1面内电极结构。这样，对于相同长度的电感器，本实施例提供的1/1面内电极结构电感器，较传统的3/4面内电极结构电感器的电感量提高了很多。

该1/1面内电极结构采用叠层片式元件制造技术制作，具体的制作流程如下：第一步：形成第一介质层，在第一绝缘上形成第一层电极单元；

第二步：在第一层电极单元的下方形成第二介质层，并在第二介质层上与第一层电极单元的末端相对应的位置开设通孔，在通孔内填充导体，使第一层电极单元的末端与导体相接；

第三步：在第二介质层上形成第二层电极单元，将第二层电极单元的起始端与通孔内的导体相接，使第一、第二层电极单元相连接；

依照上述操作流程依次形成第三介质层、第三层电极单元，并且通过每个介质层上的通孔内的导体使相邻层电极单元之间进行连接。

上述电极结构中，每层介质层上载有一个完整的电感线圈，可以理解为，实际操作流程中，综合制作过程的难易程度及操作效率等因素，第一层介质层或最后一层介质层上的电极可以不是1圈，其具体长度依照实际操作情况而定，其对电感器性能的影响在设计时已综合考虑。

以下表格为本实施例所述的1/1面内电极结构及传统的3/4面内电极结构电感器的相关参数对照表。

表一：为印刷连接点个数相同时的性能参数对照表

表二：为相同的电极线圈数时技术参照对照表

电极结构类型	内部电极圈数	印刷连接点个数
			3/4面内电极	18圈	24个
1/1面内电极	18圈	18个

由上述表格可知，当连接点个数(相当于介质层上的通孔的总个数)相同时，1/1面内电极结构电感器产生的电感量为传统3/4面内电极结构电感器的1.8倍左右、其移位量为传统3/4面内电极结构电感器的1/6、同时其网版个数为传统3/4面内电极结构电感器的1/2；当要获得相同数量的电极线圈时，1/1面内电极结构所需的连接点个数只为传统3/4面内电极结构的3/4左右。由上述表格可见，在电感量相同的情况下，本实施例提供的电感器可以节省多个连接点，减少了移位的次数、减少了印刷所需网版的数量，节约制作工时，提高生产效率。

本发明的实施例通过合理设定每层电极单元的长度，并综合工艺上的易操作性，将叠层片式电感器的内电极结构改进为1/1面内电极结构，同时将电极单元设置在每个介质层宽度方向的中间位置及长度方向的两端上，使导电通孔的设计空间增大，在相同电感线圈长度及宽度的情形下，该内电极结构形成的线圈数量更多，可以在有限的空间内产生更高的电感量，并且有效避免了产品在生产过程中由于导电通孔偏位、外露引起的电性能和外观不良，同时生产过程中减小了丝印时的移位量，较少了移位造成的浪费，减少了移位的次数、减少了印刷所需网版的数量，并且不需增加工艺制程，制作过程简单且高效，降低了成本，可广泛应用在小尺寸高感量的系列产品上。

以上公开的仅为本发明的几个具体实施例，但是本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (4)

1.一种叠层片式电感器，其特征在于，包括上盖、下盖和多个介质层；所述多个介质层设置在所述上盖和所述下盖之间，所述多个介质层上均设有电极单元和电极线圈，所述电极单元与所述电极线圈电连接，所述电极单元设置在所述每个介质层宽度方向的中间位置且在长度方向的两端上。

2.根据权利要求1所述的叠层片式电感器，其特征在于，所述与上盖和下盖相邻的两个介质层上的电极单元均包括连接点和外引脚，所述电极线圈一端与所述连接点电连接，所述电极线圈另一端与外引脚电连接。

3.根据权利要求1所述的叠层片式电感器，其特征在于，所述除了与上盖和下盖相邻的两个介质层的电极单元外，其余介质层的电极单元均包括两个连接点，所述其中一个连接点与上相邻介质层的电极线圈电连接，所述另一个连接点与下相邻介质层上的电极线圈电连接。

4.根据权利要求2或3任一项所述的叠层片式电感器，其特征在于，所述连接点上设有通孔，所述通孔内载有导体，相邻介质层上载有的电极线圈通过所述导体电连接。

Images