CN102811064A - 一种多码率ldpc码的构造方法 - Google Patents

Abstract

本发明涉及数字信息传输技术领域，公开了一种多码率LDPC码的构造方法。本发明基于同一母码校验矩阵构建多码率LDPC码，充分利用了LDPC码的优良特性，不仅便于设计，而且可以在获得优良性能的前提下有效提高编码调制系统的灵活性、可扩展性和多业务适用性，同时保证了相对较低的硬件实现复杂度。

Description

一种多码率LDPC码的构造方法

技术领域

本发明涉及数字信息传输技术领域，尤其涉及一种多码率LDPC码的构造方法。

背景技术

低密度奇偶校验（Low Density Parity Check，LDPC）码，是由Robert G.Gallager于1962年提出的一类基于稀疏校验矩阵的特殊线性分组码。它通常由校验矩阵H进行描述，校验矩阵H的化零空间即LDPC码的码字空间，其主要特点是校验矩阵具有稀疏性。LDPC码不仅有逼近香农限的良好性能，而且译码复杂度较低，吞吐能力高，结构灵活，是近年来信道编码领域的研究热点，目前己广泛应用于深空通信、光纤通信、地面及卫星数字多媒体广播等领域。LDPC码成为第四代无线移动通信系统和新一代数字电视广播传输系统信道编码方案的强有力竞争者，而基于LDPC码的信道编码方案己经被多个通信与广播标准所采纳，如IEEE802.16e、IEEE802.3an、DVB-T2和DVB-S2，以及数字电视地面多媒体广播传输标准（DTMB）等。

LDPC码具有(N-K)行N列的校验矩阵H=[h_mn]_(N-K)×N，其中，N为码字长度（简称码长），K为信息位长度，M(N-K)一般称作校验位长度，对应码率RK/N。H矩阵由元素0或1组成，它的每一行代表一个校验方程，在Tanner图中称为校验节点，共(N-K)个；每一列代表一个信息比特，在Tanner图中称为变量节点，共N个；H矩阵中的非零元素表示其所在行的校验节点和所在列的变量节点之间的连接关系，在Tanner图中称为边。N(m)表示连接到校验节点m的全部变量节点的集合，即N(m)={n|h_mn=1}；M(n)表示连接到变量节点n的全部校验节点的集合，即M(n)={m|h_mn=1}。

LDPC码的列重

表示校验矩阵H每一列中非零元素的个数，是长度为N的向量，也即，

n=1，2，...，N。LDPC码的行重

表示校验矩阵H每一行中非零元素的个数，是长度为M的向量，也即， $\stackrel{\→}{\mathrm{\ρ}}=[{\mathrm{\ρ}}_1,{\mathrm{\ρ}}_2,...,{\mathrm{\ρ}}_M],$ ${\mathrm{\ρ}}_m={\mathrm{\Σ}}_{n=1}^N{h}_{\mathrm{mn}},$ m=1，2，...，M。

兼容多种码率（简称多码率）的信道编码方案在数字广播和移动通信等实际系统中具有很强的应用价值。兼容多种码长（简称多码长）的信道编码方案主要来源于传输系统支持多种业务模式的需求。长码一般应用于广播和卫星通信，而移动通信、电力线通信（Power LineCommunication，PLC）等业务一般要求采用短码。空间数据系统咨询委员会（The Consultative Committee for Space Data Systems，CCSDS）用于深空通信的LDPC码、DVB-T2的LDPC码以及LTE V8.1提案的Turbo码，都采用多种码长的信道编码方案。

传统的多码率（或多码长）LDPC码的构造，大多是根据不同码率（或码长）的要求分别构造不同的H矩阵，然后分别进行编码或解码操作。由于各个码率（或码长）的H矩阵相对独立或差别较大，在硬件实现多码率（或多码长）合一的编码及解码系统时，往往难以进行有效的整体优化，使得硬件实现复杂度较高。

行合并码由Andres I.Vila Casado等人在文献Multiple-RateLow-Density Parity-Check Codes with Constant Block-length中定义。为方便描述，首先给出以下定义：

可合并：校验节点i,j可合并，指的是Tanner图中没有变量节点同时连接到校验节点i和校验节点j，也即

反之，则不可合并。

行合并：校验节点i，j合并，指的是i，j满足可合并条件，并且Tanner图中校验节点i，j合并为一个新节点k，原节点i连接的全部变量节点与原节点j连接的全部变量节点，连接至该新节点k。也即，

N′(k)=N(i)∪N(j)。

附图1（a）给出了校验节点i，j行合并为新节点k的示例。

类似地，L个校验节点i₁，i₂，...，i_L可合并、行合并的定义，可由上述定义得到。

部分行合并码扩充了传统的行合并码，它由Zhichu Lin等人在文献A New Design Method of Multi-Rate Quasi-Cyclic LDPC Codes中定义。为方便描述，给出以下定义：

行分裂：校验节点k分裂为两个节点，指的是Tanner图中校验节点k分裂为两个新校验节点k₁,k₂，原节点k连接的全部变量节点分为两部分，一部分与新节点k₁连接，另一部分与新节点k₂连接。也即，

N(k₁)∪N(k₂)=N′(k)。行分裂和行合并互为逆过程。

附图1（b）给出了校验节点k分裂为两个新节点k₁,k₂的示例。由图可知，行分裂具有一定的灵活性，因为原节点k的边，在分裂后可以灵活地选择与新节点k₁连接，或者与新节点k₂连接。

部分行合并：校验节点k部分行合并至校验节点i，j，指的是校验节点k行分裂为两个新节点k₁,k₂，其中k₁与校验节点i行合并，k₂与校验节点j行合并，并且它们均满足可合并条件。

类似地，校验节点k行部分行合并至i₁，i₂，...，i_L节点的定义，可由上述定义得到。

由上述定义可知，行合并定义了矩阵多行合并为一行的方法，行分裂定义了矩阵一行分解为多行的方法，部分行合并则定义为矩阵一行分裂为多行，再与多行进行合并的方法。

为叙述方便，行合并、行分裂和部分行合并，统称为行合并分裂或行分裂合并。

LDPC解码算法较多，但目前应用比较广泛的是基于对数似然比（Logarithm Likelihood Ratio，LLR）软信息的置信度传播算法（BeliefPropagation Algorithm，BP）。BP算法主要由两个解码运算步骤交替迭代组成，水平运算（Horizontal Process，HP）与垂直运算（VerticalProcess，VP）。水平运算由HPU（Horizontal Process Unit，水平运算单元）执行，垂直运算由VPU（Vertical Process Unit，垂直运算单元）执行。

对于行合并码和部分行合并码，不同码率解码器的HPU可以经过简单组合后复用，构成多码率合一HPU；不同码率解码器的VPU可以完全复用，构成多码率合一VPU。由多码率合一HPU/VPU可以组成得到多码率合一的解码器。所以，基于行合并码和部分行合并码的多码率LDPC码方案，可以在获得优良性能的前提下同时保证相对较低的硬件实现复杂度。

准循环(Quasi-Cyclic，QC)-LDPC码是LDPC码的一个重要子类，它的校验矩阵和生成矩阵均具有准循环形式，参见Marc P.C.Fossorier等人在文献Quasi-cyclic low-density parity-check codes fromcirculant permutation matrices中的定义。

QC-LDPC码的校验矩阵由M_c×N_c个子矩阵组成，其中，M_c=(N-K)/b，N_c=N/b，b是子矩阵的阶数。每个子矩阵的大小相同，都是b×b的方阵，这些方阵或者是全零矩阵，或者是循环行列式矩阵。其中，循环行列式矩阵的特点是，其每一行都是它的上一行的右循环移位，而第一行是最后一行的右循环移位。QC-LDPC码的循环行列式矩阵一般由单位矩阵平移得到，此时，一个循环行列式矩阵的一行或一列中只有一个非零元素，由其偏移地址唯一确定。为描述方便，根据QC-LDPC码校验矩阵的准循环结构，首先进行如下解释：

子矩阵：QC-LDPC码的H矩阵由M_c×N_c个子矩阵组成，子矩阵或者是循环行列式矩阵，或者是全零矩阵，分别定义为循环行列式子矩阵（Circulant Sub-Matrix，CSM）和全零子矩阵（Zero Sub-Matrix）。

基矩阵T：即QC-LDPC码H矩阵的模板矩阵（Template Matrix，T矩阵）。T矩阵为M_c×N_c阶矩阵，元素只有1和0两种，其中每个元素1代表H矩阵中的一个循环行列式子矩阵，每个元素0代表一个全零子矩阵。

偏移地址：QC-LDPC码H矩阵中的CSM较单位矩阵向右偏移的位置δ_m，n定义为编号(m,n)的CSM的偏移地址，0≤δ_m，n≤b-1，其中m,n分别表示该CSM对应元素位于T矩阵中的行、列编号，1≤m≤M_c,1≤n≤N_c，且m,n只对T矩阵中的元素1存在取值。

偏移地址矩阵A：当子矩阵阶数b和各CSM的偏移地址δ_m，n确定后，将原T矩阵中的元素1用(δ_m，n+1)的值替换，所有ZSM用零替换，得到的M_c×N_c阶矩阵定义为偏移地址矩阵（简称A矩阵）。

由上述解释可知，T矩阵作为QC-LDPC码H矩阵的模板矩阵，仅缺少各CSM的偏移地址δ_m，n的信息以及子矩阵阶数b的信息。但当b和δ_m，n确定后，A矩阵即可作为H矩阵的简化表示形式；此时，A矩阵与H矩阵唯一对应，H矩阵由A矩阵进行准循环子矩阵扩展后得到。

QC-LDPC码H矩阵的行合并、行分裂等定义，与LDPC码H矩阵的行合并、行分裂等定义一致。又由于A矩阵可作为H矩阵的简化表示形式，QC-LDPC码A矩阵的行合并、行分裂等定义，可以由H矩阵的行合并、行分裂等定义简化得到。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：提供一种多码率LDPC码构建方法，实现在获得优良性能的前提下同时保证相对较低的硬件实现复杂度的目的。

（二）技术方案

为解决上述技术问题，本发明提供了一种多码率LDPC码的构造方法，包括以下步骤：

S1.设所要构造的多码率LDPC码校验矩阵依次为

其中，M₁>M₂>…>M_I，其中列重依次为

其中， $\stackrel{\→}{\mathrm{\γ}}\left(H_1\right)\≤\stackrel{\→}{\mathrm{\γ}}\left(H_2\right)\≤\·\·\·\≤\stackrel{\→}{\mathrm{\γ}}\left(H_I\right),$ 选定母码矩阵为

选定由H₁经过行合并分裂得到其余各码率校验矩阵的规则其中，N为码字长度，I表示所要构造的LDPC码对应的码率个数；

S2.按照单码率LDPC码的构造方法，构造满足列重

的母码矩阵

且

记该H1矩阵为

也即

初始化i＝2；矩阵H₁同时满足规则

记为

S3.在矩阵的基础上添加非零元素，得到满足列重

的M₁行N列矩阵

并且

S4.满足规则

的矩阵按照规则

得到一组或一个M_i行N列矩阵{H_i}；

S5.若{H_i}中码的性能均无法满足要求，则返回步骤S3；否则选择{H_i}中性能最优的码，作为H_i；

S6.若i=I，则所有码率构造完毕，最终得到所有I个码率的校验矩阵；否则，则令i＝i+1，并返回步骤S3，构造下一个码率的校验矩阵。

优选地，在步骤S1中，所述规则包括行合并、行分裂和部分行合并。

优选地，在步骤S3中，所述每个非零元素选择行重最小的行加入。

优选地，在步骤S6之后还包括步骤：

S7.若步骤S6所得到的校验矩阵均为子矩阵阶数为b₁的QC-LDPC码，且偏移地址矩阵依次为A₁，A₂，...，A_I，则初始化i＝1，设所要构造的多码长QC-LDPC码的子矩阵阶数依次为b₁，b₂，...，b_L，且b₁<b₂<…<b_L；

S8.由矩阵A_i和各子矩阵阶数b₁，b₂，...，b_L，得到QC-LDPC码各码长的校验矩阵H_i,1,H_i,2，...，H_i，L，H_i，1即为H_i；

S9.若i=I，则结束；否则令i＝i+1，并返回步骤S8，构造下一个码率所有码长的校验矩阵。

优选地，在步骤S7中，偏移地址矩阵A_i的每个偏移地址0≤δ_m，n≤b₁-1。

优选地，在步骤S9之后还包括步骤：

S10.根据步骤S9得到第i种码率第l种码长的QC-LDPC码A矩阵为A_i，l=A_i，i＝1，2，...，I，l＝1，2，...，L，子矩阵阶数为b_l；

S11.调整A_i，l，改变一至多个循环行列式子矩阵的偏移地址，或不进行调整；

S12.调整A_i，l，将一至多个循环行列式子矩阵修改为全零子矩阵，或将一至多个全零子矩阵修改为循环行列式子矩阵，或不进行调整；

S13.由步骤S11和S12得到的经过修改的A矩阵A_i，l，根据子矩阵阶数b_l，得到经过调整后的第i种码率第l种码长的QC-LDPC码H_i，l，至此，第i种码率第l种码长QC-LDPC码的优化完成；

S14.重复步骤S10~S13，优化所有码率所有码长QC-LDPC码的性能。

（三）有益效果

上述技术方案具有如下优点：本发明基于同一母码校验矩阵构建多码率QC-LDPC码，充分利用了LDPC码的优良特性，不仅便于设计，而且可以在获得优良性能的前提下有效提高编码调制系统的灵活性、可扩展性和多业务适用性，同时保证了相对较低的硬件实现复杂度。

附图说明

图1（a）为行合并的示意图；

图1（b）为行分裂的示意图；

图2给出了校验节点k任意可合并至i，j的示意图；

图3为本发明的方法流程图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明提出的多码率LDPC码构建方法，结合附图和实施例说明如下。

传统的多码率（或多码长）LDPC码的构造，大多是根据不同码率（或码长）的要求分别构造不同的H矩阵，然后分别进行编码或解码操作。由于各个码率（或码长）的H矩阵相对独立或差别较大，在硬件实现多码率（或多码长）合一的编码调制及解调解码系统时，往往难以进行有效的整体优化，使得硬件实现复杂度较高。而本发明提出的多码率LDPC码构建方法基于同一母码的校验矩阵，可克服上述缺陷。

为叙述方便，首先进行如下解释：

行合并分裂：为叙述方便，行合并、行分裂和部分行合并，统称为行合并分裂或行分裂合并；

任意可合并：如果校验节点k，i之间可合并，k，j之间可合并，则k任意行分裂得到的两个新节点，均与校验节点i,j可合并，则称校验节点k任意可合并至i,j；

附图2给出了校验节点k任意可合并至i,j的示意图。行分裂具有灵活性，而任意可合并则保障了校验节点k任意行分裂之后，均与i，j可合并；

规则：由M₁个校验节点经过行合并分裂得到M₂个校验节点的一种行合并分裂混合方案，称为一个M₁至M₂的规则，记为

满足规则：如果某个M₁行N列矩阵H₁，在规则下，所有该规则中的行合并操作均满足可合并条件，所有该规则中的部分行合并操作均满足任意可合并条件，则称该矩阵H₁满足规则

记为

若规则

只包含行合并操作，则某个M₁行N列矩阵按照规则所述步骤，得到一个M₂行N列矩阵H₂；反之，若规则

包含行分裂或部分行合并操作，则该矩阵

由于行分裂和部分行合并的灵活性，按照规则所述步骤，可以得到多个M₂行矩阵，构成一组{H₂}矩阵组；上述两种情况统一记为

列重的大小关系：定义两个列重的大小关系为，

大于

等价于

中的每个元素分别都大于中的对应元素，即，

n＝1，2，...，N。其他关系如<，≤，≥，＝等，可由上述定义类似得到。

依照本发明一种实施方式的多码率LDPC码构建方法，包括以下步骤：

S1.所要构造的多码率LDPC码校验矩阵依次为M₁>M₂>…>M_I，其中列重依次为

选定母码矩阵为

选定由H₁经过行合并分裂得到其余各码率校验矩阵的规则

行合并分裂的定义见背景技术。

S2.按照单码率LDPC码的构造方法，构造满足列重

的母码矩阵

并且

记该H₁矩阵为

也即

初始化i=2；

S3.在

矩阵的基础上添加非零元素，得到满足列重

的M₁行N列矩阵

并且

S4.根据规则

得到一组或一个M_i行N列矩阵{H_i}；

S5.若{H_i}中码的性能（例如误码率、信噪比门限等等）均无法满足要求，则返回步骤S3，重新设计添加非零元素；反之，则优选{H_i}中性能最优的码，作为H_i；

S6.若i＝I，则所有码率构造完毕，最终得到所有I个码率的校验矩阵；反之，则令i＝i+1，并返回步骤S3，构造下一个码率的校验矩阵；

其中，在步骤S1中，所述规则

包括行合并、行分裂和部分行合并；行合并、行分裂和部分行合并的定义见背景技术。

其中，在步骤S3中，非零元素的添加满足列重分布要求，优选地，每个非零元素在加入时选择行重最小的行，并使新增环数最少；

至此，基于同一母码校验矩阵的多码率LDPC码构造完成。该方法在码长不变的条件下，通过行分裂合并，得到不同校验位长度，实现多码率。

为了扩展所构建LDPC码的应用范围，充分利用QC-LDPC码校验矩阵的准循环结构，在相同的A矩阵条件下，通过改变子矩阵阶数b实现多码长方案，以适用于其他多种业务。为此，本方法进一步包括以下步骤：

S7.由前述步骤所得到的全部多码率QC-LDPC码校验矩阵H_i，i＝1，2，...，I，若它们均为子矩阵阶数b₁的QC-LDPC码，且偏移地址矩阵依次为A₁，A₂，...，A_I，所要构造的多码长QC-LDPC码的子矩阵阶数依次为b₁＜b₂＜…<b_L；初始化i＝1；

S8.由A_i矩阵和各子矩阵阶数b₁＜b₂＜…<b_L，得到QC-LDPC码各码长的校验矩阵H_i，1，H_i，2，...，H_i，L。这些码具有相同的A_i矩阵，不同之处在于它们的子矩阵阶数b不相同；

S9.若i＝I，则所有码率所有码长构造完毕；反之，则令i＝i+1，并返回步骤S8，构造下一个码率所有码长的校验矩阵；

其中，在步骤S7中，偏移地址矩阵A_i的每个偏移地址0≤δ_m，n≤b₁-1；

其中，在步骤S8中，H_i，1即为H_i；

对于上述QC-LDPC码的多码长方案，所谓A矩阵的性能，特指该A矩阵在各子矩阵阶数b₁<b₂<…<b_L下得到的QC-LDPC码各码长校验矩阵H₁，H₂，...，H_L的综合性能。优选地，A矩阵性能较优，指的是H_L满足性能需求，H₁，H₂，...，H_L-1各码性能均较优；A矩阵性能较差，指的是H_L不满足性能需求，H₁，H₂，...，H_L-1各码中的一个或多个码性能较差。

为了进一步优化同一个码率下各个码长的QC-LDPC码的性能，通过调整各码长的A矩阵，提高各码长下QC-LDPC码的性能，本方法进一步包括以下步骤：

S10.由前述步骤得到第i种码率第l种码长的QC-LDPC码A矩阵为A_i，l=A_i，i＝1，2，...，I，l＝1，2，...，L，子矩阵阶数为b_l；

S11.调整A_i，l，改变一至多个循环行列式子矩阵的偏移地址，或不进行调整；

S12.调整A_i，l，将一至多个循环行列式子矩阵修改为全零子矩阵，或将一至多个全零子矩阵修改为循环行列式子矩阵，或不进行调整；

S13.由步骤S11和S12得到的经过修改的A矩阵A_i，l，根据子矩阵阶数b_l，得到经过调整后的第i种码率第l种码长的QC-LDPC码H_i，l，至此，第i种码率第l种码长QC-LDPC码的优化完成；

S14.重复步骤S10~S13，优化所有码率所有码长QC-LDPC码的性能。

实施例1

参考图3，针对QC-LDPC码的准循环结构，本实施例给出构造I种码率L种码长的QC-LDPC码方法，包括步骤：

S1.所要构建的多码率多码长LDPC码A矩阵依次为

M₁>M₂>…>M_I，其中A矩阵列重依次为

其中，L种码长的子矩阵阶数依次为b₁<b₂<…<b_L。选定QC-LDPC母码A矩阵为

选定由母码矩阵A₁经过行合并分裂得到其余各码率A矩阵的规则 $p_{M_1\&RightArrow;M_2},p_{M_1\&RightArrow;M_3},...,p_{M_1\&RightArrow;M_I};$

S2.按照单码率QC-LDPC码的构建方法，构建母码A矩阵

并且

记该A₁矩阵为

也即 $A_1^{\left(1\right)}=A_1,$ 初始化i＝2；

S3.在

矩阵的基础上添加非零元素及其偏移地址0≤δ_m，n≤b₁-1，得到满足列重

的M₁行N列矩阵并且

S4.根据规则

得到一组或一个M_i行N列矩阵{A_i}；

S5.若{A_i}中A矩阵的性能均无法满足要求，则返回步骤S3，重新设计添加非零元素及其偏移地址δ_m，n；反之，则优选{A_i}中性能较优的A矩阵，作为A_i；

S6.若i＝I，则所有码率构造完毕，最终得到所有I个码率的A矩阵和所有I个码率L种码长的H矩阵；反之，则令i＝i+1，并返回步骤S3，构造下一个码率的A矩阵；

其中，在步骤S1中，所述规则

包括行合并、行分裂和部分行合并；

其中，在步骤S2中，A矩阵构建具体包括首先构造T矩阵，再设置偏移地址，并且每个偏移地址0≤δ_m，n≤b₁-l；

其中，在步骤S3中，非零元素的添加满足列重分布要求，优选地，每个非零元素在加入时选择行重最小的行，并使新增环数最少；

其中，在步骤S5中，所谓A矩阵的性能，特指该A矩阵在各子矩阵阶数b₁<b₂<…<b_L下得到的QC-LDPC码各码长校验矩阵H₁，H₂，...，H_L的综合性能。优选地，A矩阵性能较优，指的是H_L满足性能需求，H₁，H₂，...，H_L-1各码性能均较优；A矩阵性能较差，指的是H_L不满足性能需求，H₁，H₂，...，H_L-1各码中的一个或多个码性能较差；

其中，在步骤S6中，相同码率的L种码长的QC-LDPC码，具有一致的A矩阵，不同之处在于它们的子矩阵阶数b不相同。

为了进一步优化同一个码率下各个码长的QC-LDPC码的性能，本实施例进一步包括以下步骤：

S7.由前述步骤得到第i种码率第l种码长的QC-LDPC码A矩阵为A_i，l＝A_i，i＝1，2，...，I，l＝1，2，...，L，子矩阵阶数为b_l；

S8.调整A_i，l，改变一至多个循环行列式子矩阵的偏移地址，或不进行调整；

S9.调整A_i，l，将一至多个循环行列式子矩阵修改为全零子矩阵，或将一至多个全零子矩阵修改为循环行列式子矩阵，或不进行调整；

S10.由步骤S8和S9得到的经过修改的A矩阵A_i，l和，根据子矩阵阶数b_l，得到经过调整后的第i种码率第l种码长的QC-LDPC码H_i，l，至此，第i种码率第l种码长QC-LDPC码的优化完成；

S11.重复步骤S7~S10，优化所有码率所有码长QC-LDPC码的性能。

实施例2

再次参考图3，构造4种码率2种码长的QC-LDPC码，各码率A矩阵分别为[A₁]_6M×12M，[A₂]_4M×12M，[A₃]_3M×12M，[A₄]_2M×12M，子矩阵阶数分别为b₁,b₂，包括步骤：

S1.所要构建的多码率LDPC码A矩阵依次为[A₁]_6M×12M，[A₂]_4M×12M，[A₃]_3M×12M，[A₄]_2M×12M，其中，A矩阵列重依次为

子矩阵阶数为b₁≤b₂；

S2.[A₁]_6M×N为QC-LDPC母码的A矩阵。设定由母码矩阵A₁经过行合并分裂得到其余各码率A矩阵的规则p_6M→4M，p_6M→3M，p_6M→2M，具体为：p_6M→4M，将A₁的第m行分裂为两部分，一部分与第m+2M行合并至A₂的第m行，另一部分与第m+4M行合并至A₂的第m+2M行，m=1,2，...,2M；

p_6M→3M，将A₁的第m,m+3M行合并至A₃的第m行，m=1,2，...,3M；

p_6M→2M，将A₁的第m,m+2M，i+4M行合并至A₄的第m行，m=1,2，...,2M；

S3.按照单码率QC-LDPC码的构建方法，构建母码A矩阵[A₁]_6M×12M，A₁满足列重

并且

S4.1在A₁矩阵的基础上添加非零元素及其偏移地址0≤δ_m，n≤b₁-1，得到满足列重

的

矩阵，并且

S4.2根据规则p_6M→4M，由于其包含行分裂操作，由

经过p_6M→4M得到一组4M行12M列的矩阵组{A₂}；

S4.3若{A₂}中A矩阵的性能均无法满足要求，则返回步骤S4.1，重新设计添加非零元素及其偏移地址δ_m，n；反之，则优选{A₂}中性能最优的A矩阵，作为A₂；

S5.1在

矩阵的基础上添加非零元素及其偏移地址0≤δ_m，n≤b₁-1，得到满足列重的

矩阵，并且

S5.2根据规则p_6M→3M，由于其只包含行合并操作，由经过p_6M→3M得到一个3M行12M列的矩阵A₃；

S5.3若A₃矩阵的性能无法满足要求，则返回步骤S5.1，重新设计添加非零元素及其偏移地址δ_m，n；

S6.1在矩阵的基础上添加非零元素及其偏移地址0≤δ_m，n≤b₁-1，得到满足列重

的

矩阵，并且

S6.2根据规则p_6M→2M，由于其只包含行合并操作，由

经过p_6M→2M得到一个2M行12M列的矩阵A₄；

S6.3若A₄矩阵的性能无法满足要求，则返回步骤S6.1，重新设计添加非零元素及其偏移地址δ_m，n；

S7.根据子矩阵阶数b₁,b₂，由A₁矩阵得到2种码长的码率为1/2的QC-LDPC码；由A₂矩阵得到2种码长的码率为2/3的QC-LDPC码；由A₃矩阵得到2种码长的码率为3/4的QC-LDPC码；由A₄矩阵得到2种码长的码率为5/6的QC-LDPC码；最终得到所有4个码率的A矩阵和所有4个码率2种码长的H矩阵；

其中，在步骤S3中，A矩阵构建具体包括首先构造T矩阵，再设置所有非零元素的偏移地址，并且每个偏移地址0≤δ_m，n≤b₁-1；

其中，在步骤S4.1、S5.1和S6.1中，非零元素及其偏移地址的添加满足列重分布要求，优选地，每个偏移地址在加入时选择行重最小的行，并使新增环数最少；

其中，优选地，在步骤S4.3、S5.3和S6.3中，所谓A矩阵的性能满足要求，特指该A矩阵在子矩阵阶数b₂下得到的长码H₂的性能满足要求的前提下，在子矩阵阶数b₁下得到的短码H₁的性能最优，即，A矩阵性能最优，指的是H₂的性能满足要求的条件下，H₁的性能最优；

其中，在步骤S7中，相同码率的2种码长的LDPC码，具有一致的A矩阵，不同之处在于它们的子矩阵阶数b不相同。

为了进一步优化同一个码率下QC-LDPC短码的性能，本实施例进一步包括以下步骤：

S8.由前述步骤得到第i种码率第1种码长的QC-LDPC短码A矩阵为A_i，1=A_i，i＝1,2,3,4，子矩阵阶数为b₁；

S9.调整A_i，1，改变一至多个循环行列式子矩阵的偏移地址，或不进行调整；

S10.调整A_i，1，将一至多个循环行列式子矩阵修改为全零子矩阵，或将一至多个全零子矩阵修改为循环行列式子矩阵，或不进行调整；

S11.由步骤S9和S10得到的经过修改的A矩阵A_i，1和，根据子矩阵阶数b₁，得到经过调整后的第i种码率第1种码长的QC-LDPC码H_i，1，至此，第i种码率QC-LDPC短码的优化完成；

S12.重复步骤S8~S11，优化所有码率QC-LDPC短码的性能。

根据实施例2，令M＝10，可构造4种码率2种码长的QC-LDPC码，子矩阵阶数分别为b₁＝128,b₂＝512。应用本发明提出的多码率QC-LDPC码的构造方法，最终得到码长为61440的4种长码和码长为15360的4种短码。4种码率b₁=128的短码A矩阵分别记为[A_1,1]_60×120，[A_2,1]_40×120，[A_3，1]_30×120，[A_4，1]_20×120；4种码率b₂＝512的长码A矩阵分别记为[A_1,2]_60×120，[A_2,2]_40×120，[A_3,2]_30×120，[A_4,2]_20×120。

由以上实施例可以看出，本发明基于同一母码校验矩阵构建多码率LDPC码，特别是QC-LDPC码，充分利用了LDPC码的优良特性，不仅便于设计，而且可以在获得优良性能的前提下有效提高编码调制系统的灵活性、可扩展性和多业务适用性，同时保证了相对较低的硬件实现复杂度。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (6)

1.一种多码率LDPC码的构造方法，其特征在于，包括以下步骤：

S1.设所要构造的多码率LDPC码校验矩阵依次为

其中，M₁>M₂>…>M_I，其中列重依次为

其中， $\stackrel{\&RightArrow;}{\mathrm{\&gamma;}}\left(H_1\right)\&le;\stackrel{\&RightArrow;}{\mathrm{\&gamma;}}\left(H_2\right)\&le;\&CenterDot;\&CenterDot;\&CenterDot;\&le;\stackrel{\&RightArrow;}{\mathrm{\&gamma;}}\left(H_I\right),$ 选定母码矩阵为

选定由H₁经过行合并分裂得到其余各码率校验矩阵的规则

其中，N为码字长度，I表示所要构造的LDPC码对应的码率个数；

S2.按照单码率LDPC码的构造方法，构造满足列重的母码矩阵

并且

记该H₁矩阵为

也即 $H_1^{\left(1\right)}=H_1,$ 初始化i＝2；矩阵H₁同时满足规则 $p_{M_1\&RightArrow;M_2},p_{M_1\&RightArrow;M_3},...,p_{M_1\&RightArrow;M_I},$ 记为

S3.在

矩阵的基础上添加非零元素，得到满足列重

的M₁行N列矩阵并且

S4.满足规则

的矩阵

按照规则

得到一组或一个M_i行N列矩阵{H_i}；

S5.若{H_i}中码的性能均无法满足要求，则返回步骤S3；否则选择{H_i}中性能最优的码，作为H_i；

S6.若i＝I，则所有码率构造完毕，最终得到所有I个码率的校验矩阵；否则，则令i＝i+1，并返回步骤S3，构造下一个码率的校验矩阵。

2.如权利要求1所述的方法，其特征在于，在步骤S1中，所述规则

包括行合并、行分裂和部分行合并。

3.如权利要求1或2所述的方法，其特征在于，在步骤S3中，所述每个非零元素选择行重最小的行加入。

4.如权利要求1或2所述的方法，其特征在于，在步骤S6之后还包括步骤：

S7.若步骤S6所得到的校验矩阵均为子矩阵阶数为b₁的QC-LDPC码，且偏移地址矩阵依次为A₁，A₂，...，A_I，则初始化i＝1，设所要构造的多码长QC-LDPC码的子矩阵阶数依次为b₁，b₂，...，b_L，且b₁<b₂<…<b_L；

S8.由矩阵A_i和各子矩阵阶数b₁，b₂，...，b_L，得到QC-LDPC码各码长的校验矩阵H_i，1，H_i，2，...，H_i，L，H_i，1即为H_i；

S9.若i＝I，则结束；否则令i＝i+1，并返回步骤S8，构造下一个码率所有码长的校验矩阵。

5.如权利要求4所述的方法，其特征在于，在步骤S7中，偏移地址矩阵A_i的每个偏移地址0≤δ_m，n≤b₁-1。

6.如权利要求4所述的方法，其特征在于，在步骤S9之后还包括步骤：

S10.根据步骤S9得到第i种码率第l种码长的QC-LDPC码A矩阵为A_i，l=A_i，i＝1，2，...，I，l＝1，2，...，L，子矩阵阶数为b_l；

S11.调整A_i，l，改变一至多个循环行列式子矩阵的偏移地址，或不进行调整；

S12.调整A_i，l，将一至多个循环行列式子矩阵修改为全零子矩阵，或将一至多个全零子矩阵修改为循环行列式子矩阵，或不进行调整；

S13.由步骤S11和S12得到的经过修改的A矩阵A_i，l，根据子矩阵阶数b_l，得到经过调整后的第i种码率第l种码长的QC-LDPC码H_i，l，至此，第i种码率第l种码长QC-LDPC码的优化完成；

S14.重复步骤S10~S13，优化所有码率所有码长QC-LDPC码的性能。

Images