CN102804608A - 交织装置及交织方法 - Google Patents

交织装置及交织方法 Download PDF

Info

Publication number
CN102804608A
CN102804608A CN2011800106621A CN201180010662A CN102804608A CN 102804608 A CN102804608 A CN 102804608A CN 2011800106621 A CN2011800106621 A CN 2011800106621A CN 201180010662 A CN201180010662 A CN 201180010662A CN 102804608 A CN102804608 A CN 102804608A
Authority
CN
China
Prior art keywords
data
memory
cqi
unit
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800106621A
Other languages
English (en)
Inventor
马户学
桥本和作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Panasonic Mobile Communications Co Ltd
Original Assignee
NTT Docomo Inc
Panasonic Mobile Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc, Panasonic Mobile Communications Co Ltd filed Critical NTT Docomo Inc
Publication of CN102804608A publication Critical patent/CN102804608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA

Abstract

提供缩短信道交织处理时间的交织装置及交织方法。CQI用存储器写入单元(101)从视为信道交织矩阵的存储器(103)的开头起，沿行方向以码元为单位写入CQI。DATA用存储器写入单元(102)从CQI的写入结束地址号和码元号的后面开始，在视为信道交织矩阵的存储器(103)中沿行方向以码元为单位写入DATA。存储器读出单元(104)根据信道交织矩阵的映射，从存储器(103)的开头起，从存储器(103)中沿列方向以码元为单位读出由存储器(103)存储的CQI和DATA，数据复用单元(105)对读出的CQI和DATA复用RI信道交织数据和ACK信道交织数据，并作为信道交织数据输出。

Description

交织装置及交织方法
技术领域
本发明涉及在第三代移动通信系统的标准化组即3GPP(3rd GenerationPartnership Project，第三代合作伙伴项目)的长期演进系统(LTE：Long TermEvolution)中的、进行上行链路共享信道(UL-SCH：Uplink Shared Channel)的信道交织处理的交织装置及交织方法。
背景技术
在无线通信中，因衰落而发生突发差错，该突发差错导致纠错编码无法充分发挥其能力，所以仅使用纠错编码，在容错性的提高上有局限。在这样的情况下，作为使差错序列随机的技术已知有使用交织的技术。该交织技术对无线通信而言几乎是必须的技术，其也适用于通过3GPP LTE的UL-SCH发送的信号，在非专利文献1中有具体的记载。以下，说明非专利文献1中记载的交织处理。
图1是表示非专利文献1中记载的UL-SCH的处理流程的图。在以下的说明中，假设图1中的数据和控制复用单元(Data and control multiplexing)11和信道交织器(Channel Interleaver)12进行信道交织处理。如图1所示，非专利文献1中记载的信道交织处理方法，将以不同的处理系统编码的4种数据作为输入进行信道交织处理，输出信道交织数据。
这里，4种输入数据为UL-SCH数据(以下称为“DATA”)、CQI(ChannelQuality Information，信道质量信息)、混合ARQ-ACK(混合自动重发请求肯定响应，以下称为“ACK”)以及RI(Rank Indicator，秩指示符)。
这样的信道交织器通常使用存储器，通过将存储器的比特方向视为信道交织矩阵的列方向，将地址方向视为信道交织矩阵的行方向来映射数据，实现信道交织处理。此外，信道交织矩阵的行方向，以由多个比特构成的调制码元为单位进行处理。
接着，图2表示实现非专利文献1中记载的信道交织处理方法的信道交织器的一般结构，而且使用图3至图8说明图2所示的信道交织器的动作。
在步骤S31中，将CQI输入到CQI用存储器写入单元21，将DATA输入到DATA用存储器写入单元22，将RI输入到RI用存储器写入单元23，将ACK输入到ACK用存储器写入单元24。假设在缓存器(buffer)或寄存器(register)中准备了这些各个数据，图4表示所准备的情形。
在图4的例子中，DATA是由f0、f1、…、f18的19码元构成的数据。同样地，CQI是由q0、q1、…、q11的12码元构成的数据，RI是由qRI0、qRI1、…、qRI13的14码元构成的数据，ACK是由qACK0、qACK1、…、qACK8的9码元构成的数据。
在步骤S32中，RI用存储器写入单元23将RI写入视为信道交织矩阵的存储器25，如非专利文献1中记载进行映射。图5表示在完成步骤S32时的映射的情形。
在步骤S33中，首先，CQI用存储器写入单元21将CQI写入存储器25，如非专利文献1中记载，一边跳过在步骤S32中已经映射了RI的位置一边进行映射。然后，CQI的写入完成后，CQI用存储器写入单元21将其结束地址号和码元号的信息通知给DATA用存储器写入单元22。接下来，DATA用存储器写入单元22基于CQI的写入结束地址号和码元号，在CQI的最后码元之后继续将DATA写入存储器25，如非专利文献1中记载，一边跳过在步骤S32中已经映射了RI的位置一边进行映射。
此外，在步骤S33中的在CQI之后继续写入DATA的处理，相当于图1的数据和控制复用单元11中的处理。因此，将以CQI、DATA的顺序结合的共31码元的数据即q0、q1、…、q11、f0、f1、…、f18置换为g0、g1、…、g30。图6表示在步骤S33完成时的映射的情形。
在步骤S34中，ACK用存储器写入单元24将ACK写入存储器25，如非专利文献1中记载，在写入了存储器25的CQI或DATA的一部分上进行覆盖映射。图7表示在步骤S34完成时的映射的情形。
在步骤S35中，存储器读出单元26从存储器25中对每列读出数据，并将其输出作为信道交织数据。图8表示信道交织数据。
现有技术文献
非专利文献
非专利文献1：3GPP TS 36.212V8.4.0(Figure 5.2.2-1：Transport channelprocessing for UL-SCH)
发明内容
发明要解决的问题
然而，在上述的非专利文献1中记载的信道交织处理方法中，如图9所示，各个存储器写入单元将RI、CQI、DATA、ACK依序写入到存储器25中，然后存储器读出单元26从存储器25读出数据，由于各个处理在前一处理结束后才开始，因此在信道交织处理上花费时间。
本发明的目的为，提供能够缩短信道交织处理时间的交织装置及交织方法。
解决问题的方案
本发明的交织装置采用的结构包括：存储器，将第一数据和第二数据分别存储到不同的区域；第一写入单元，将所述第一数据写入到所述存储器中；第二写入单元，将所述第二数据写入到所述存储器中；读出单元，将存储在所述存储器中的所述第一数据和所述第二数据，分别以与写入的顺序不同的顺序读出；以及复用单元，通过对读出的所述第一数据和所述第二数据，以规定的定时复用第三数据和第四数据，形成交织图案。
本发明的交织方法包括：将第一数据写入到存储器中的步骤；与写入所述第一数据并行进行将第二数据写入到所述存储器中的与写入所述第一数据的区域不同的区域的步骤；将写入到所述存储器中的所述第一数据和第二数据，分别以与写入的顺序不同的顺序读出的步骤；以及通过对读出的所述第一数据和所述第二数据，以规定的定时复用第三数据和第四数据，形成交织图案的步骤。
发明效果
根据本发明，能够缩短信道交织处理时间。
附图说明
图1是表示非专利文献1中记载的UL-SCH的处理流程的图。
图2是表示实现非专利文献1中记载的信道交织处理方法的信道交织器的一般结构的方框图。
图3是表示图2所示的信道交织器的动作的流程图。
图4是示意地表示非专利文献1中记载的信道交织处理的过程的图。
图5是示意地表示非专利文献1中记载的信道交织处理的过程的图。
图6是示意地表示非专利文献1中记载的信道交织处理的过程的图。
图7是示意地表示非专利文献1中记载的信道交织处理的过程的图。
图8是示意地表示非专利文献1中记载的信道交织处理的过程的图。
图9是表示图2所示的交织器的处理定时(timing)的图。
图10是表示本发明实施方式1的信道交织器的结构的方框图。
图11是表示将CQI和DATA映射到存储器的情形的图。
图12是用于说明将2比特RI复用到CQI和DATA上的方法的图。
图13是用于说明将2比特RI复用到CQI和DATA上的方法的图。
图14是表示图10所示的交织器的处理定时的图。
图15是表示本发明实施方式2的交织器的结构的方框图。
图16是表示将CQI映射到存储器中的情形的图。
图17是表示将DATA映射到存储器中的情形的图。
图18是表示图15所示的交织器的处理定时的图。
图19是表示本发明实施方式3的交织器的结构的方框图。
图20是表示将CQI映射到存储器中的情形的图。
图21是表示将DATA映射到存储器中的情形的图。
图22是表示用于说明DATA读出地址的生成方法的各种参数的生成定时的图。
图23是用于说明DATA读出开始前的初始地址的图。
图24是表示ACK盖写前的对信道交织矩阵的映射的情形的图。
图25是表示用于说明DATA读出地址的生成方法的各种参数的生成定时和码元类别的图。
图26是表示图19所示的交织器的处理定时的图。
标号说明
101、201、301 CQI用存储器写入单元
102、204、303 DATA用存储器写入单元
103 存储器
104、206、305 存储器读出单元
105 数据复用单元
202、302 CQI用存储器
203 偏移值计算单元
205、304 DATA用存储器
具体实施方式
以下、参照附图详细说明本发明的实施方式。但是，在实施方式中，对于具有相同功能的结构部分附加相同标号，省略重复的说明。
(实施方式1)
图10是表示本发明实施方式1的信道交织器100的结构的方框图。在该图中，CQI用存储器写入单元101从视为信道交织矩阵的存储器103的开头起，沿行方向以码元为单位写入和映射所输入的CQI。此时，在信道交织矩阵的映射中，跳过RI的映射位置写入。在CQI的写入完成后，CQI用存储器写入单元101将该完成地址号和码元号的信息通知给DATA用存储器写入单元102。
DATA用存储器写入单元102从由CQI用存储器写入单元101通知的CQI的写入完成地址号和码元号的后面开始，在视为信道交织矩阵的存储器103中沿行方向以码元为单位写入和映射DATA。此时，在信道交织矩阵的映射中，也跳过RI的映射位置写入。
存储器103存储由CQI用存储器写入单元101写入的CQI以及由DATA用存储器写入单元102写入的DATA，存储的CQI和DATA被存储器读出单元104读出。存储器103以地址号确定行且以码元号确定列，由此管理数据(这里为CQI和DATA)的映射位置。图11表示在假设5行9列的信道交织矩阵而设定了存储器103的情况下，将CQI和DATA映射到存储器103中的情形。图11中，跳过(skip)表示在数据的写入时跳过的RI的映射位置。
存储器读出单元104基于信道交织矩阵的映射，从存储器103的开头起，从存储器103中沿列方向以码元为单位读出所存储的CQI和DATA，并将其输出到数据复用单元105。
数据复用单元105生成RI信道交织数据。具体而言，RI具有通过重复1种或3种码元值而构成的特征，所以RI信道交织数据也能够通过适当地重新排列该1种或3种码元值而生成。也就是说，数据复用单元105通过从存储着该1种或3种码元值的寄存器中以适当的定时和顺序取入码元值，生成RI信道交织数据。
另外，数据复用单元105生成ACK信道交织数据。具体而言，在系统的双重操作方式为FDD(Frequency Division Duplex，频分复用)方式的情况下，与RI同样地，ACK也具有通过重复1种或3种码元值而构成的特征，所以ACK信道交织数据也能够通过适当地重新排列该1种或3种码元值而生成。也就是说，数据复用单元105通过从存储着该1种或3种码元值的寄存器中以适当的定时和顺序取入码元值，生成ACK信道交织数据。
然后，数据复用单元105将从存储器读出单元104输出的CQI和DATA、以及RI信道交织数据和ACK信道交织数据进行复用，生成信道交织数据并将其输出。
这里，说明通过重复1种或3种码元值而构成RI的情况。首先，着眼于图1所示的RI的信道编码(Channel coding)，该输入为[O0 RI]或[O1 RIO0 RI]，将前者称为1比特RI而将后者称为2比特RI，分别由1比特和2比特构成。输入的RI被信道编码，输出为q0RI、q1RI、…、qQ RI RI-1(比特序列)，而且为QRI比特长度。此外，在非专利文献1中规定了QRI比特长度的计算方法。
接着，具体说明对1比特RI进行信道编码的情况。以下所示的表1为非专利文献1中记载的表5.2.2.6-3。
[表1]
  Qm   编码RI
  2   [O0 RIy]
  4   [O0 RIyxx]
  6   [O0 RIyxxxx]
在表1中，Qm表示调制级数(能够以1码元发送的比特数)，Qm＝2表示QPSK，Qm＝4表示16QAM，Qm＝6表示64QAM。
根据表1，1比特RI的编码RI(Encoded RI)为1码元的长度，所以如果将其设为码元值A，在Qm＝2时为A＝[O0 RIy](2比特)，在Qm＝4时为A＝[O0 RIyxx](4比特)，在Qm＝6时为A＝[O0 RIyxxxx](6比特)。其中，y、x为任意的值。
信道编码后的RI输出为q0 RI、q1 RI、…、qQ RI RI-1，通过将编码RI重复排列相当于QRI/Qm(码元数)而获得该输出。也就是说，其为q0 RI、q1 RI、…、qQ RI RI-1(比特序列)＝q0 RI、q1 RI、…、qQ RI/Qm-1RI(码元序列)＝A、A、…、A(码元序列)，A的总数相当于QRI/Qm个(码元数)。
这样，在对1比特RI进行信道编码的情况下，信道编码输出也就是对信道交织器的输入为重复了A即1种码元值的输入。
接着，具体说明对2比特RI进行信道编码的情况。以下所示的表2为非专利文献1中记载的表5.2.2.6-4。
[表2]
  Qm   编码RI
  2   [O0 RIO1 RIO2 RIO0 RIO1 RIO2 RI]
  4   [O0 RIO1 RIxxO2 RIO0 RIxxO1 RIO2 RIxx]
  6   [O0 RIO1 RIxxxxO2 RIO0 RIxxxxO1 RIO2 RIxxxx]
根据表2，2比特RI的编码RI(Encoded RI)为3码元的长度，所以如果将其以1码元为单位依序设为码元值A、码元值B、码元值C，在Qm＝2时为A＝[O0 RIO1 RI]、B＝[O2 RIO0 RI]、C＝[O1 RIO2 RI](各2比特)，在Qm＝4时为A＝[O0 RIO1 RIxx]、B＝[O2 RIO0 RIxx]、C＝[O1 RIO2 RIxx](各4比特)，在Qm＝6时为A＝[O0 RIO1 RIxxxx]、B＝[O2 RIO0 RIxxxx]、C＝[O1 RIO2 RIxxxx](各6比特)。其中，x为任意的值。另外，定义为O2 RI＝O0 RIxorO1 R(xor：“异或”)。
信道编码后的RI输出为q0 RI、q1 RI、…、qQ RI RI-1(比特序列)，通过将编码RI重复排列相当于QRI/Qm(码元数)而获得该输出。也就是说，其为q0 RI、q1 RI、…、qQ RI RI-1(比特序列)＝q0 RI、q1 RI、…、qQ RI/Qm-1RI(码元序列)＝A、B、C、A、B、C、…、A、B、C(码元序列)，A，B，C的总数相当于QRI/Qm个(码元数)。此外，QRI/Qm不必限定为3的倍数，例如，也有输出为A、B、C、A、B、C、…、A、B。
如上所述，在对2比特RI进行信道编码的情况下，信道编码输出也就是对信道交织器的输入为重复了A、B、C即3种码元值的输入。
根据上述说明，数据复用单元105，在1比特RI的情况下计算并保持1种码元值，而在2比特RI的情况下计算并保持3种码元值。然后，数据复用单元105以适当的定时且适当的顺序对CQI和DATA复用RI的码元值。由此，可以不将RI写入到存储器103中而实现信道交织。
此外，对于ACK也存在1比特ACK和2比特ACK，与上述的RI同样地重复1种或3种码元值而构成。
这里，使用图12和图13说明在2比特RI的情况下，数据复用单元105以适当的定时且适当的顺序复用A、B、C的方法。在图12和图13的情况下，假设由高层事先指示(寄存器设定)了如下条件，即，RI的码元数为14，信道交织矩阵的行数为5且列数为5。在图12中，假设输入到数据复用单元105的RI为q0 RI、q1 RI、…、q13 RI＝A、B、C、A、B、C、A、B、C、A、B、C、A、B。
另外，非专利文献1中规定了，如图13所示，在信道交织矩阵的列数为9时，RI以码元号(列号)为0→8→5→3的顺序，从最下行(行号4)开始向上映射。
据此，将RI的码元数14除以RI被映射的列数4，求得的商为3且余数为2。商表示在码元号(列号)0、8、5、3的所有列中，RI被映射的行为从最下行起到倒数第几行为止，而余数表示在再上一行中被映射几个RI。于是，在商为3且余数为2的情况下，在码元号0、8、5、3的所有列中，从最下行起到倒数第3行为止映射RI，而在倒数第4行中，仅在码元号0和8中被映射RI。也就是说，能够容易导出，在码元号0和8的列的从最下行起4码元中被映射RI，而在码元号3和5的列的从最下行起3码元中被映射RI。另外，由于能够唯一地确定，对于A、B、C的顺序而言，在列号0和3中从最下行起以A→B→C的顺序重复，在列号5中以C→A→B的顺序重复，而在列号8中以B→C→A的顺序重复，所以如果知道应复用RI的适当的定时的行号和列号，则能够唯一地确定应复用的A、B、C。
这样，复用单元105能够以适当的定时且适当的顺序对从存储器103读出的CQI和DATA复用A、B、C。
图14是表示图10所示的交织器100的处理定时的图。从图14可知，从CQI和DATA的对存储器103的写入处理结束时起，在从存储器103读出CQI和DATA的同时，对读出的CQI和DATA复用RI信道交织数据和ACK信道交织数据，开始生成信道交织数据。比较图14和图9可知，削减了RI和ACK的对存储器的写入时间，相应地缩短了信道交织处理时间。
这样，根据实施方式1，通过仅将CQI和DATA写入到存储器中，并对从存储器读出的CQI和DATA以适当的定时且适当的顺序复用RI和ACK，可以不需要将RI和ACK写入到存储器中的时间，缩短信道交织处理时间。
(实施方式2)
图15是表示本发明实施方式2的信道交织器200的结构的方框图。图15与图10不同之处在于，追加了偏移值计算单元203，将CQI用存储器写入单元101变更为CQI用存储器写入单元201，将DATA用存储器写入单元102变更为DATA用存储器写入单元204，将存储器103变更为CQI用存储器202和DATA用存储器205，以及将存储器读出单元104变更为存储器读出单元206。
CQI用存储器写入单元201从视为信道交织矩阵的CQI用存储器202的开头起，沿行方向以码元为单位写入和映射所输入的CQI。此时，在信道交织矩阵的映射中，跳过RI的映射位置写入。
CQI用存储器202存储由CQI用存储器写入单元201写入的CQI，存储的CQI被存储器读出单元206读出。CQI用存储器202以地址号确定行且以码元号确定列，由此管理CQI的映射位置。图16表示在假设5行9列的信道交织矩阵而设定了CQI用存储器202的情况下，将CQI映射到CQI用存储器202中的情形。
在信道交织矩阵的映射中，偏移值计算单元203计算映射DATA的开头码元的位置(地址号和码元号)，并将计算出的偏移值输出到DATA用存储器写入单元204。在图17的例子中，偏移值为地址号(行号)是1且码元号(列号)是4。此外，偏移值计算单元203虽然能够通过利用LSI等半导体的硬件或者DSP(Digital Signal Processor，数字信号处理器)，以及在DSP上动作的运算软件等实现，但是从电路规模的观点，优选通过利用DSP和软件来实现。
DATA用存储器写入单元204在CQI用存储器写入单元201的写入处理的同时，从由偏移值计算单元203输出的偏移值开始，在视为信道交织矩阵的DATA用存储器205中沿行方向以码元为单位写入和映射DATA。此时，在信道交织矩阵的映射中，跳过RI的映射位置写入。
DATA用存储器205存储由DATA用存储器写入单元204写入的DATA，存储的DATA被存储器读出单元206读出。DATA用存储器205使用与CQI用存储器202共同的地址号和码元号，管理DATA的映射位置。图17表示在假设5行9列的信道交织矩阵而设定了DATA用存储器205的情况下，将DATA映射到DATA用存储器205中的情形。
存储器读出单元206基于信道交织矩阵的映射，从CQI用存储器202中从存储器的开头起沿列方向以码元为单位读出所存储的CQI，并从DATA用存储器205中从存储器的开头起沿列方向以码元为单位读出所存储的DATA。此时，无论有无写入数据，存储器读出单元206都对CQI用存储器202和DATA用存储器205输出相同的地址，并从两个存储器同时读出数据。读出的数据被输出到数据复用单元105。
图18是表示图15所示的交织器200的处理定时的图。从图18可知，从结束了偏移值的计算时起，同时开始CQI和DATA对存储器的写入，从结束了DATA的对DATA用存储器205的写入处理时起，从两个存储器读出CQI和DATA，并对读出的CQI和DATA复用RI信道交织数据和ACK信道交织数据，开始生成信道交织数据。比较图18和图9可知，虽然在偏移值的计算上需要新的处理时间，但是通过并行处理对存储器写入CQI和DATA，削减了CQI的写入时间。这是因为，即使考虑偏移值计算所需的处理时间的增加，但CQI的写入时间的削减效果大。另外，可知削减了对存储器写入RI和ACK的写入时间。由此可知，缩短了信道交织处理时间。
这样，根据实施方式2，通过独立设置CQI用存储器和DATA用存储器，并行地进行对存储器写入CQI和DATA，能够削减CQI的存储器写入时间，能够缩短信道交织时间。
此外，虽然在本实施方式中以独立设置CQI用存储器202和DATA用存储器205的情况为例进行了说明，但是也可以通过在一个存储器中设置仲裁电路来实现这些存储器。
(实施方式3)
图19是表示本发明实施方式3的信道交织器300的结构的方框图。图19的与图10不同之处在于，将CQI用存储器写入单元101变更为CQI用存储器写入单元301，将DATA用存储器写入单元102变更为DATA用存储器写入单元303，将存储器103变更为CQI用存储器302和DATA用存储器304，以及将存储器读出单元104变更为存储器读出单元305。
CQI用存储器写入单元301从视为信道交织矩阵的CQI用存储器302的开头起，沿行方向以码元为单位写入和映射所输入的CQI。此时，在信道交织矩阵的映射中，跳过RI的映射位置写入。CQI的写入完成后，CQI用存储器写入单元301将该完成的码元的下一码元的地址号和码元号作为偏移值，通知给存储器读出单元305。
CQI用存储器302存储由CQI用存储器写入单元301写入的CQI，存储的CQI被存储器读出单元305读出。CQI用存储器302以地址号确定行且以码元号确定列，由此管理CQI的映射位置。图20表示在假设5行9列的信道交织矩阵而设定了CQI用存储器302的情况下，将CQI映射到CQI用存储器302中的情形。此外，在图20的例子中，偏移值的地址号(行号)为1且码元号(列号)为4。
与CQI用存储器写入单元301的写入处理并行进行，DATA用存储器写入单元303在DATA用存储器304中沿行方向以码元为单位写入DATA。此时，不考虑信道交织矩阵的映射而从存储器的开头起依序写入。
DATA用存储器304存储由DATA用存储器写入单元303写入的DATA，存储的DATA被存储器读出单元305读出。DATA用存储器304以地址号确定行且以码元号确定列，由此管理DATA的映射位置。图21表示将DATA映射到DATA用存储器304中的情形。
无论有无写入数据，存储器读出单元305都对CQI用存储器302和DATA用存储器304输出不同的地址，并从两个存储器同时地读出数据。具体而言，存储器读出单元305基于信道交织矩阵的映射，从CQI用存储器302中从存储器的开头起沿列方向以码元为单位读出所存储的CQI。另外，存储器读出单元305使用从CQI用存储器写入单元301通知的偏移值生成DATA用读出地址，从DATA用存储器304中以码元为单位读出所存储的DATA。此外，由于不将DATA用存储器304视为信道交织矩阵，所以生成与将DATA用存储器304视为信道交织矩阵使用的情况相同时的地址，读出DATA(数据)。读出的数据被输出到数据复用单元105。
这里，说明存储器读出单元305中的DATA读出地址的生成方法。DATA读出地址的生成方法可分为两种生成方法，即，读出开始前的初始地址的生成方法和读出中的下一地址的生成方法。首先，使用图22说明读出开始前的初始地址生成方法。
图22是表示CQI用存储器地址号(行号)、CQI用存储器码元号(列号)、DATA用存储器地址号(行号)、DATA用存储器码元号(列号)、CQI信道交织数据以及DATA信道交织数据的生成定时的定时图。
由于DATA读出前的初始地址指定最初读出的DATA码元，所以参照图23，其为指定g16的DATA用存储器上的地址号(DADR)0、码元号(DSYM)4。该值在DATA读出开始前被导出，且在CQI的读出开始后保持到最初的DATA码元被读出为止。
具体的DATA读出开始前的初始地址生成方法为，首先，如果设定由CQI用存储器写入单元301通知的偏移值的地址号为OFA、偏移值的码元号为OFS、信道交织矩阵的行数为ROW、列数为NSYM、总RI码元数为Q’RI，在图24的例子中，OFA＝1、OFS＝4、ROW＝5、NSYM＝9、Q’RI＝14。此外，由高层指示(寄存器设定)ROW、NSYM和Q’RI的值。
接着，计算图24所示的信道交织矩阵的粗线框内包含的RI的码元数RIS。在图24的例子中，RIS＝1。此外，粗线框以CQI最终行的剩余码元作为范围，CQI最终行不存在CQI以外的码元时RIS＝0。另外，可根据OFA、OFS、ROW、NSYM、Q’RI计算RIS。
接着，通过下式(1)求DSYM初始值。此外，DADR初始值必定为0。
DSYM初始值＝NSYM-OFS-RIS(在OFS≠0时)
DSYM初始值＝0(在OFS＝0时)……(1)
在图23中的“g16”的情况下，DADR初始值＝0且DSYM初始值＝9-4-1＝4，可知这与DATA用存储器中的“g16”的地址号(行号)和码元号(列号)一致。
接着，说明读出中的地址的生成方法。首先，判定对应于读出中的CQI用存储器读出地址号(当前CADR)和码元号(当前CSYM)的码元，在ACK盖写前的信道交织矩阵的映射中是否位于最下行。在不是最下行的情况下，判定下一码元的种类(CQI、DATA或RI)。此外，以判定的码元种类不是DATA的码元读出DATA用存储器304的数据(虚拟数据)，在随后的处理中，其CQI、RI、ACK被复用或盖写。
读出中的CQI用存储器读出地址号(当前CADR)为最下行的情况下，下一DADR必定为0。另外，下一DSYM是使用下一CADR、偏移值的地址号即OFA、偏移值的码元号即OFS、信道交织矩阵的行数即ROW、列数即NSYM、总RI码元数即Q’RI、图24的粗线框中包含的RI的码元数即RIS等，通过20个计算式中的1个计算式计算。以下表示一例计算式。
下一DSYM＝下一CSYM+NSYM-OFS-RIS-1……(2)
在图25所示的例1的情况下，根据上式(2)，下一DSYM＝2+9-4-1-1＝5(但是，下一DADR为0)。
接着，在读出中的CQI用存储器读出地址号(当前CADR)不是最下行，且下一码元类别为CQI或RI的情况下，必然为下一DADR＝当前DADR，下一DSYM＝当前DSYM，即当前的值被维持。
最后，在读出中的CQI用存储器读出地址号(当前CADR)不是最下行，且下一码元类别为DATA的情况下，下一DADR和下一DSYM是使用当前DADR、当前DSYM、下一CSYM、信道交织矩阵的行数即ROW、列数即NSYM、总RI码元数即Q’RI、图24的粗线框中包含的RI的码元数即RIS等，通过9组计算式中的1组计算式计算。以下表示一例计算式。
下一DADR＝当前DADR+1，下一CSYM＝当前DSYM-4……(3)
在图25所示的例2的情况下，根据上式(3)，下一DADR＝0+1＝1，下一DSYM＝5-4＝1。
图26是表示图19所示的交织器的处理定时的图。从图26可知，同时开始CQI和DATA的对存储器的写入，从DATA的对DATA用存储器304的写入处理结束时起，从存储器读出CQI和DATA，并对读出的CQI和DATA复用RI信道交织数据和ACK信道交织数据，开始生成信道交织数据。比较图26和图9可知，通过并行处理对存储器写入CQI和DATA，削减了CQI的写入时间。另外，可知削减了对存储器写入RI和ACK时间。由此可知，缩短了信道交织处理时间。
如上所述，根据实施方式3，通过独立地设置CQI用存储器和DATA用存储器，并行地进行对存储器写入CQI和DATA，能够削减CQI的存储器写入时间，能够缩短信道交织时间。
此外，虽然在本实施方式中以独立地设置CQI用存储器302和DATA用存储器304的情况为例进行了说明，但是也可以通过在一个存储器中设置仲裁电路来实现这些存储器。
2010年2月24日提交的日本专利申请第2010-038888号所包含的说明书、说明书附图以及说明书摘要的公开内容，全部引用于本申请。
工业实用性
本发明的交织装置及交织方法可以适用于移动通信系统中的无线通信基站装置及无线通信终端装置等。

Claims (7)

1.交织装置，包括：
存储器，将第一数据和第二数据分别存储到不同的区域；
第一写入单元，将所述第一数据写入到所述存储器中；
第二写入单元，将所述第二数据写入到所述存储器中；
读出单元，将存储在所述存储器中的所述第一数据和所述第二数据，分别以与写入的顺序不同的顺序读出；以及
复用单元，通过对读出的所述第一数据和所述第二数据，以规定的定时复用第三数据和第四数据，形成交织图案。
2.如权利要求1所述的交织装置，
所述存储器包括：
存储所述第一数据的第一存储器；以及
存储所述第二数据的第二存储器。
3.如权利要求1所述的交织装置，所述读出单元将根据设定在所述存储器中的行号和列号所管理的所述第一数据和所述第二数据，对每列以列号小的顺序且以各列中的行号小的顺序读出。
4.如权利要求1所述的交织装置，还包括计算开始写入所述第二数据的、设定在所述存储器中的行号和列号作为偏移值的偏移值计算单元，
所述第二写入单元与所述第一数据的写入并行地开始从计算出的所述偏移值起写入所述第二数据。
5.如权利要求2所述的交织装置，所述第一写入单元根据所述第一数据的写入结束时的、设定在所述存储器中的行号和列号计算偏移值，并将计算出的所述偏移值通知所述读出单元。
6.如权利要求1所述的交织装置，
所述第三数据为重复1种或3种码元值构成的肯定响应，
所述第四数据为重复1种或3种码元值构成的秩指示符。
7.交织方法，包括：
将第一数据写入到存储器中的步骤；
与写入所述第一数据并行进行将第二数据写入到所述存储器中的与写入所述第一数据的区域不同的区域的步骤；
将写入到所述存储器中的所述第一数据和所述第二数据，分别以与写入的顺序不同的顺序读出的步骤；以及
通过对读出的所述第一数据和所述第二数据，以规定的定时复用第三数据和第四数据，形成交织图案的步骤。
CN2011800106621A 2010-02-24 2011-02-24 交织装置及交织方法 Pending CN102804608A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-038888 2010-02-24
JP2010038888A JP2011176596A (ja) 2010-02-24 2010-02-24 インタリーブ装置及びインタリーブ方法
PCT/JP2011/001079 WO2011105092A1 (ja) 2010-02-24 2011-02-24 インタリーブ装置及びインタリーブ方法

Publications (1)

Publication Number Publication Date
CN102804608A true CN102804608A (zh) 2012-11-28

Family

ID=44506519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800106621A Pending CN102804608A (zh) 2010-02-24 2011-02-24 交织装置及交织方法

Country Status (5)

Country Link
US (1) US20120317378A1 (zh)
EP (1) EP2541778A4 (zh)
JP (1) JP2011176596A (zh)
CN (1) CN102804608A (zh)
WO (1) WO2011105092A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108848676A (zh) * 2018-04-24 2018-11-20 北京小米移动软件有限公司 交织映射方法和交织映射装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041783A1 (en) * 2007-09-28 2009-04-02 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded mimo-ofdm wireless systems
CN101453292A (zh) * 2007-11-30 2009-06-10 大唐移动通信设备有限公司 信道交织方法及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305152B2 (ja) * 1994-03-22 2002-07-22 株式会社日立国際電気 データ伝送方法
KR100248396B1 (ko) * 1997-10-24 2000-03-15 정선종 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법
JP3549756B2 (ja) * 1998-12-21 2004-08-04 日本電気株式会社 ブロックインターリーブ回路
JP3746426B2 (ja) * 1999-02-26 2006-02-15 富士通株式会社 ターボ復号装置
KR100430567B1 (ko) * 2000-10-11 2004-05-10 한국전자통신연구원 주소발생기를 포함한 인터리빙/디인터리빙 수행 장치 및그 방법과 그를 이용한 채널 부호화 시스템
US7170849B1 (en) * 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
JP4321394B2 (ja) * 2004-07-21 2009-08-26 富士通株式会社 符号化装置、復号装置
KR101613893B1 (ko) * 2007-10-04 2016-04-20 삼성전자주식회사 이동통신 시스템에서 데이터 인터리빙 방법 및 장치
JP5120139B2 (ja) 2008-08-08 2013-01-16 トヨタ自動車株式会社 物体検出装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041783A1 (en) * 2007-09-28 2009-04-02 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded mimo-ofdm wireless systems
CN101453292A (zh) * 2007-11-30 2009-06-10 大唐移动通信设备有限公司 信道交织方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108848676A (zh) * 2018-04-24 2018-11-20 北京小米移动软件有限公司 交织映射方法和交织映射装置
US11310805B2 (en) 2018-04-24 2022-04-19 Beijing Xiaomi Mobile Software Co., Ltd. Interleaved mapping method and apparatus

Also Published As

Publication number Publication date
EP2541778A1 (en) 2013-01-02
EP2541778A4 (en) 2013-11-20
US20120317378A1 (en) 2012-12-13
WO2011105092A1 (ja) 2011-09-01
JP2011176596A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
CN105490776B (zh) 交织方法及交织器
MY157352A (en) Data processing apparatus and data processing method
KR100754077B1 (ko) 코딩된 저장 심벌 및 부가적인 정보를 사용하여 입력데이터 비트 시퀀스를 인터리빙하는 인터리버 및 방법
CN109120276A (zh) 信息处理的方法、通信装置
CN102792624A (zh) 为lte高效实施包括harq结合的解速率匹配的方法
KR100699491B1 (ko) 인터리빙 방법 및 그 장치
US6971050B1 (en) Interleaving method and apparatus, de-interleaving method and apparatus, and interleaving/ de-interleaving system and apparatus
US8555133B2 (en) Rate matching apparatus and rate matching method thereof
US7340669B2 (en) Memory efficient streamlined transmitter with a multiple instance hybrid ARQ
CN100589359C (zh) 一种里德索罗蒙码的译码方法及装置
CN102804608A (zh) 交织装置及交织方法
CN105575439B (zh) 一种存储单元失效纠错的方法及存储器
US8392766B2 (en) Operational method of a controller of a flash memory, and associated memory device and controller thereof
CN105577196B (zh) 基于宽带OFDM电力线通信系统的Turbo码数据交织方法和交织器
CN111371465A (zh) Ldpc码字的比特交织方法、系统与介质
CN108023662B (zh) 一种可配置的分组交织方法及交织器
US20130254499A1 (en) Interleaving and de-interleaving method, interleaver and de-interleaver
CN109728826B (zh) 一种数据交织与解交织方法和装置
WO2020133010A1 (zh) 数据处理方法及矩阵存储器
TW200713217A (en) Method and apparatus for syndrome generation
HK1135805A1 (en) A device and method for bit-interleaving
US20140359397A1 (en) Memory access apparatus and method for interleaving and deinterleaving
KR20210045875A (ko) 복수의 에러 정정 레벨들을 위한 패리티 생성 로직, 이를 포함하는 메모리 컨트로러 및 메모리 모듈, 및 패리티 생성 방법
KR100200810B1 (ko) 오류 정정부호화 방법 및 장치
CN101242234A (zh) 数据的交织方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121128