CN102804254A - 显示驱动电路、显示装置和显示驱动方法 - Google Patents

显示驱动电路、显示装置和显示驱动方法 Download PDF

Info

Publication number
CN102804254A
CN102804254A CN2010800269785A CN201080026978A CN102804254A CN 102804254 A CN102804254 A CN 102804254A CN 2010800269785 A CN2010800269785 A CN 2010800269785A CN 201080026978 A CN201080026978 A CN 201080026978A CN 102804254 A CN102804254 A CN 102804254A
Authority
CN
China
Prior art keywords
signal
circuit
shift register
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800269785A
Other languages
English (en)
Other versions
CN102804254B (zh
Inventor
山本悦雄
古田成
村上祐一郎
业天诚二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102804254A publication Critical patent/CN102804254A/zh
Application granted granted Critical
Publication of CN102804254B publication Critical patent/CN102804254B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

在进行CC驱动的显示驱动电路中，使被供给到源极线的数据信号的极性按每2个水平扫描期间反转，并且使从源极线被写入像素电极的信号电位的变化的朝向按每相邻的2行不同。由此，在进行CC驱动的显示装置中，在进行n线反转驱动的情况下，能够消除显示影像中产生的明暗形成的横线，实现显示品质的提高。

Description

显示驱动电路、显示装置和显示驱动方法
技术领域
本发明涉及例如具有有源矩阵型液晶显示面板的液晶显示装置等显示装置的驱动，特别涉及用于驱动采用被称为CC(Charge Coupling，电荷耦合)驱动的驱动方式的显示装置的显示面板的显示驱动电路和显示驱动方法。
背景技术
当前，在有源矩阵方式的液晶显示装置中采用的CC驱动方式例如在专利文献1中被公开。以该专利文献1的公开内容为例说明CC驱动。
图52表示实现CC驱动的装置的结构。图53表示图52的装置的CC驱动中的各种信号的动作波形。
如图52所示，进行CC驱动的液晶显示装置具备图像显示部110、源极线驱动电路111、栅极线驱动电路112和CS总线驱动电路113。
图像显示部110包括多条源极线(信号线)101、多条栅极线(扫描线)102、开关元件103、像素电极104、多条CS(Capacity Storage：保持电容)总线(共用电极线)105、保持电容106、液晶107和对置电极109。在多条源极线101与多条栅极线102交叉的交点附近，配置有开关元件103。该开关元件103与像素电极104连接。
CS总线105与栅极线102成对且平行地配置。保持电容106的一端与像素电极104连接，另一端与CS总线105连接。对置电极109以经由液晶107与像素电极104相对的方式设置。
源极线驱动电路111是为了驱动源极线101而设置的，栅极线驱动电路112是为了驱动栅极线102而设置的。另外，CS总线驱动电路113是为了驱动CS总线105而设置的。
开关元件103由非晶硅(a-Si)、多晶硅(p-Si)、单晶硅(c-Si)等形成。在这样的构造上，在开关元件103的栅极-漏极间形成电容108。由于该电容108，发生来自栅极线102的栅极脉冲使像素电极104的电位向负侧偏移(shift，移动)的现象。
如图53所示，在上述液晶显示装置中，某条栅极线102的电位Vg，仅在该栅极线102被选择的H期间(水平扫描期间)成为Von，其他的期间保持为Voff。源极线101的电位Vs，根据所显示的影像信号不同其振幅不同，但是以对置电极电位Vcom为中心，按H期间极性反转，而且，在与同一条栅极线102相关的相邻的H期间，成为极性反转的波形(行反转驱动)。另外，图53中由于假定输入均匀的影像信号的情况，因此电位Vs以一定的振幅变化。
像素电极104的电位Vd在电位Vg为Von的期间，由于开关元件103导通，因此成为与源极线101的电位Vs相同的电位，在电位Vg成为Voff的瞬间，通过栅极-漏极间电容108，稍稍向负侧偏移。
CS总线105的电位Vc，在对应的栅极线102被选择的H期间及其下一个H期间是Ve+。此外，电位Vc在接下来的下一个H期间转变为Ve-，然后保持Ve-直到下一个场。通过该转变，电位Vd通过保持电容106向负侧偏移。
其结果，由于电位Vd以比电位Vs大的振幅变化，因此能够进一步减小电位Vs的变化振幅。由此，能够实现简化源极线驱动电路111的电路结构和减少消耗电力。
现有技术文献
专利文献
专利文献1：日本公开专利公报“特开2001-83943号公报(2001年3月30日公开)”
专利文献2：国际公开公报“WO2009/050926号公报(2009年4月23日公开)”
发明内容
发明要解决的课题
在上述的采用行反转驱动和CC驱动的液晶显示装置中，在显示开始后的最初的帧中，产生观察到每1行(液晶显示装置的1条水平线)的包括明暗的横线这样的不良状况。
图54是表示用于说明其原因的上述液晶显示装置的动作的时序图。
图54中，GSP是规定垂直扫描的定时的栅极启动脉冲(gate startpulse)，GCK1(CK)和GCK2(CKB)是从控制电路输出的规定移位寄存器的动作定时的栅极时钟(gate clock)。从GSP的下降沿到下一个下降沿的期间相当于1个垂直扫描期间(1V期间)。从GCK1的上升沿到GCK2的上升沿的期间和从GCK2的上升沿到GCK1的上升沿的期间，成为1个水平扫描期间(1H期间)。CMI是按每1水平扫描期间极性反转的极性信号。
此外，图54中依次图示：从源极线驱动电路111被供给到某条源极线101(设置在第x列的源极线101)的源极信号S(视频信号)、从栅极线驱动电路112和CS总线驱动电路113分别被供给到设置在第一行的栅极线102和CS总线105的栅极信号G1和CS信号CS1、设置在第一行且第x列的像素电极的电位Vpix1。同样，图54中依次图示：分别被供给到设置在第二行的栅极线102和CS总线105的栅极信号G2和CS信号CS2、设置在第二行且第x列的像素电极的电位Vpix2。进而，依次图示：分别被供给到设置在第三行的栅极线102和CS总线105的栅极信号G3和CS信号CS3、设置在第三行且第x列的像素电极的电位Vpix3。
另外，电位Vpix1、Vpix2、Vpix3中的虚线表示对置电极109的电位。
以下，将显示影像的最初的帧作为第一帧，将其之前作为初始状态。在初始状态下，源极线驱动电路111、栅极线驱动电路112和CS总线驱动电路113全都处于进入通常动作之前的准备阶段或停止状态。因此，栅极信号G1、G2、G3被固定为栅极截止电位(使开关元件103的栅极截止的电位)，CS信号CS1、CS2、CS3被固定为一个电位(例如低电平)。
在初始状态之后的第一帧，源极线驱动电路111、栅极线驱动电路112和CS总线驱动电路113的全都进行通常动作。由此，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，而且按每1H期间极性反转的信号。
另外，在图54中，由于假定显示均匀的影像的情况，因此源极信号S的振幅是一定的。此外，栅极信号G1、G2、G3在各帧的有效期间(有效扫描期间)的各自第一、第二和第三个1H期间，成为栅极导通电位(使开关元件103的栅极导通的电位)，在其他的期间成为栅极截止电位。
而且，CS信号CS1、CS2、CS3取在对应的栅极信号G1、G2、G3的下降沿后反转，并且其反转方向为相互相反的关系的波形。具体而言，在奇数帧，CS信号CS2在对应的栅极信号G2下降之后上升，CS信号CS1、CS3在对应的栅极信号G1、G3下降之后下降。此外，在偶数帧，CS信号CS2在对应的栅极信号G2下降之后下降，CS信号CS1、CS3在对应的栅极信号G1、G3下降之后上升。
另外，奇数帧和偶数帧的CS信号CS1、CS2、CS3的上升和下降的关系也可以与上述关系相反。此外，CS信号CS1、CS2、CS3反转的定时为栅极信号G1、G2、G3的下降沿之后，即对应的水平扫描期间之后即可，例如，与下一行栅极信号的上升沿同步反转。
然而，关于第一帧，在初始状态下，CS信号CS1、CS2、CS3都被固定为一个电位(在图54中是低电平)，因此电位Vpix1、Vpix3成为非正常的状态。具体而言，CS信号CS2在对应的栅极信号G2的下降沿之后上升这一点与其他奇数帧(第三、第五帧，…)相同，但是CS信号CS1、CS3在对应的栅极信号G1、G3的下降沿之后保持同一电位(在图54中是低电平)这一点与其他奇数帧(第三、第五帧，…)不同。
因此，在第一帧，由于在第二行的像素电极104，如通常那样发生CS信号CS2的电位变化，因此电位Vpix2接受起因于CS信号CS2的电位变化的电位偏移，另一方面，在第一行和第三行的像素电极104，由于不发生CS信号CS1、CS3的电位变化，因此电位Vpix1、Vpix3未接受电位偏移(图54的斜线部分)。其结果，尽管被输入了同一灰度等级的源极信号S，但是由于电位Vpix1、Vpix3与电位Vpix2不同，因此在第一行和第三行与第二行之间产生亮度差。该亮度差在图像显示部整体中表现为奇数行与偶数行之间的亮度差。因此，在第一帧的影像中，观察到每1行的明暗形成的横线。
能够抑制发生这种横线的技术在专利文献2中被公开。关于专利文献2的技术，以下使用图55～图57进行说明。图55是表示专利文献2中表示的驱动电路(栅极线驱动电路30和CS总线驱动电路40)的结构的方框图，图56是表示液晶显示装置的各种信号的波形的时序图，图57是表示被CS总线驱动电路输入输出的各种信号的波形的时序图。
如图54所示，CS总线驱动电路40在其内部与各行对应地具备多个CS电路41、42、43、…、4n。各CS电路41、42、43、…、4n分别具备D闩锁电路41a、42a、43a、…、4na、OR电路41b、42b、43b、…、4nb。以下，举出与第一行和第二行对应的CS电路41、42进行说明。
向CS电路41的输入信号是栅极信号G1、G2、极性信号POL和复位信号RESET，向CS电路42的输入信号是栅极信号G2、G3、极性信号POL和复位信号RESET。极性信号POL和复位信号RESET从控制电路(未图示)被输入。
OR电路41b通过被输入对应的栅极线12的栅极信号G1和下一行的栅极线12的栅极信号G2，输出图57所示的信号g1。另外，OR电路42b通过被输入对应的栅极线12的栅极信号G2和下一行的栅极线12的栅极信号G3，输出图57所示的信号g2。
对D闩锁电路41a的端子CL输入复位信号RESET，对端子D输入极性信号POL，对时钟端子CK输入OR电路41b的输出g1。D闩锁电路41a根据被输入到时钟端子CK的信号g1的电位电平的变化(低电平→高电平，或者高电平→低电平)，将被输入到端子D的极性信号POL的输入状态(低电平或高电平)，作为表示电位电平的变化的CS信号CS1输出。具体而言，D闩锁电路41a在被输入到时钟端子CK的信号g1的电位电平是高电平时，将被输入到端子D的极性信号POL的输入状态(低电平或高电平)输出，当被输入到时钟端子CK的信号g1的电位电平从高电平变化为低电平时，将变化的时刻的被输入到端子D的极性信号POL的输入状态(低电平或高电平)锁存，并保持锁存的状态直到下一次被输入到时钟端子CK的信号g1的电位电平成为高电平为止。然后，从D闩锁电路41a的端子Q，作为图57所示的表示电位电平的变化的CS信号CS1输出。
此外，对D闩锁电路42a的端子CL和端子D，同样输入复位信号RESET和极性信号POL，对时钟端子CK输入OR电路42b的输出g2。由此，从D闩锁电路42a的端子Q，输出图57所示的表示电位电平的变化的CS信号CS2。
根据上述结构，第一行和第二行的栅极信号下降的时刻的各自的CS信号CS1和CS2的电位相互不同。因此，如图56所示，电位Vpix1接受起因于CS信号CS1的电位变化的电位偏移，电位Vpix2接受起因于CS信号CS2的电位变化的电位偏移。由此，能够消除图54所示的每1行的明暗形成的横线。
然而，上述专利文献2的技术以按每1行(1线，1个水平扫描期间)使像素电极的电压的极性反转的线(1H)反转驱动为前提，以使CS信号的电位按每1行不同的方式驱动。因此，不能使CS信号的电位例如按每2行不同。这种情况下，产生每2行的明暗形成的横线。即，上述技术不能在使像素电极的电压的极性按每2行反转的2线(2H)反转驱动的液晶显示装置中应用。
这样，在现有的技术中，在进行CC驱动的液晶显示装置中，在进行使像素电极的电压的极性按每n(n是2以上的整数)行反转的n线(nH)反转驱动的情况下，难以消除由显示影像中产生的明暗形成的横线。
本发明是鉴于上述问题而完成的，其目的在于在进行CC驱动的显示装置中，能够在进行n线反转驱动的情况下，消除显示影像中产生的横线，实现显示品质的提高的显示驱动电路和显示驱动方法。
用于解决课题的手段
本发明的显示驱动电路，其特征在于：上述显示驱动电路在显示装置中使用，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化，上述显示驱动电路使被供给到数据信号线的信号电位的极性按每n个水平扫描期间反转，并且使从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同，其中，n是2以上的整数。
在上述显示驱动电路中，通过保持电容配线信号，使被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化。由此，实现CC驱动。
而且，根据上述结构，在n线(nH)反转驱动中，从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同。由此，例如在2线反转驱动的情况下，能够消除在显示影像的最初的帧中产生的明暗形成的横线。由此，在进行CC驱动的显示装置中，在进行n线反转驱动的情况下，能够消除显示影像中产生的明暗形成的横线，实现显示品质的提高。
本发明的显示驱动方法，其特征在于：上述显示驱动方法对显示装置进行驱动，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化，在上述显示驱动方法中，使被供给到数据信号线的信号电位的极性按每n个水平扫描期间反转，并且使从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同，其中，n是2以上的整数。
发明的效果
本发明的显示驱动电路和显示驱动方法如上所述构成为：在CC驱动中，在进行n线(nH)反转驱动的情况下，使从数据信号线被写入像素电极的信号电位的变化的朝向，按相邻的每n行不同。由此，在进行CC驱动的显示装置中，在进行n线反转驱动的情况下，能够消除显示影像中产生的明暗形成的横线，实现显示品质的提高。
附图说明
图1是表示本发明的1个实施方式的液晶显示装置的结构的方框图。
图2是表示图1的液晶显示装置中的各像素的电结构的等效电路图。
图3是表示实施例1中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图4是表示实施例1中的液晶显示装置1的各种信号的波形的时序图。
图5表示在实施例1的液晶显示装置1的CS总线驱动电路中被输入输出的各种信号的波形。
图6表示被输入到实施例1中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图7是表示在实施例2的液晶显示装置1中，进行3线(3H)反转驱动时的各种信号的波形的时序图。
图8表示在实施例2的液晶显示装置1的CS总线驱动电路中被输入输出的各种信号的波形。
图9表示被输入到实施例2中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图10是表示实施例3中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图11是表示在实施例3的液晶显示装置1中，进行2线(2H)反转驱动时的各种信号的波形的时序图。
图12表示在实施例3的液晶显示装置1的CS总线驱动电路中被输入输出的各种信号的波形。
图13表示被输入到实施例3中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图14是表示在实施例4的液晶显示装置1中，进行3线(3H)反转驱动时的各种信号的波形的时序图。
图15表示在实施例4的液晶显示装置1的CS总线驱动电路中被输入输出的各种信号的波形。
图16表示被输入到实施例4中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图17是表示实施例5中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图18是表示在实施例5的液晶显示装置1中，进行2线(2H)反转驱动时的各种信号的波形的时序图。
图19表示在实施例5的液晶显示装置1的CS总线驱动电路中被输入输出的各种信号的波形。
图20表示被输入到实施例5中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图21是表示在实施例5的液晶显示装置1中，进行3线(3H)反转驱动时的各种信号的波形的时序图。
图22表示在实施例6的液晶显示装置1的CS总线驱动电路中被输入输出的各种信号的波形。
图23表示被输入到实施例6中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图24是表示在实施例7的液晶显示装置2中，进行4线(4H)反转驱动时的各种信号的波形的时序图。
图25是表示实施例7中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图26表示在实施例7的液晶显示装置2的CS总线驱动电路中被输入输出的各种信号的波形。
图27表示被输入到实施例7中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图28是表示在实施例8的液晶显示装置3中，进行2线(2H)反转驱动时的各种信号的波形的时序图。
图29是表示实施例8中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图30表示在实施例8的液晶显示装置3的CS总线驱动电路中被输入输出的各种信号的波形。
图31表示被输入到实施例8中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图32是表示在实施例9的液晶显示装置3中，进行3线(3H)反转驱动时的各种信号的波形的时序图。
图33是表示实施例9中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图34表示在实施例9的液晶显示装置3的CS总线驱动电路中被输入输出的各种信号的波形。
图35表示被输入到实施例9中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图36是表示实施例10中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图37是表示在实施例10的液晶显示装置3中，进行3线(3H)反转驱动时的各种信号的波形的时序图。
图38表示在实施例10的液晶显示装置3的CS总线驱动电路中被输入输出的各种信号的波形。
图39表示被输入到实施例10中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图40是表示实施例11中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图41是表示在实施例11的液晶显示装置3中，进行2线(2H)反转驱动时的各种信号的波形的时序图。
图42表示在实施例11的液晶显示装置3的CS总线驱动电路中被输入输出的各种信号的波形。
图43表示被输入到实施例11中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图44是表示在实施例12的液晶显示装置4中，进行3线(3H)反转驱动时的各种信号的波形的时序图。
图45是表示实施例12中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图46表示在实施例12的液晶显示装置4的CS总线驱动电路中被输入输出的各种信号的波形。
图47表示被输入到实施例12中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图48是表示在实施例13的液晶显示装置4中，进行3线(3H)反转驱动时的各种信号的波形的时序图。
图49是表示实施例13中的栅极线驱动电路和CS总线驱动电路的结构的方框图。
图50表示在实施例13的液晶显示装置4的CS总线驱动电路中被输入输出的各种信号的波形。
图51表示被输入到实施例13中的CS电路的极性信号和移位寄存器输出与从CS电路输出的CS信号的对应关系。
图52是表示进行CC驱动的现有的液晶显示装置的结构的方框图。
图53是表示上述现有的液晶显示装置中的各种信号的波形的时序图。
图54是表示上述现有的液晶显示装置中的各种信号的波形的时序图。
图55是表示上述现有的液晶显示装置中的栅极线驱动电路和CS总线驱动电路的其他结构的方框图。
图56是表示具备图55的驱动电路的液晶显示装置的各种信号的波形的时序图。
图57是表示在图55所示的CS总线驱动电路中被输入输出的各种信号的波形的时序图。
图58是表示本发明的液晶显示装置中的栅极线驱动电路的其他结构的方框图。
图59是表示具备图58所示的栅极线驱动电路的液晶显示装置的结构的方框图。
图60是表示构成图58所示的栅极线驱动电路的移位寄存器电路的结构的方框图。
图61是表示构成图60所示的移位寄存器电路的触发器的结构的电路图。
图62是表示图61所示的触发器的动作的时序图。
具体实施方式
[实施方式1]
下面，根据图1～图24，说明本发明的1个实施方式。
首先，根据图1和图2，说明与本发明的显示装置相当的液晶显示装置1的结构。另外，图1是表示液晶显示装置1的整体结构的方框图，图2是表示液晶显示装置1的像素的电结构的等效电路图。
液晶显示装置1具备分别相当于本发明的显示面板、数据信号线驱动电路、扫描信号线驱动电路、保持电容配线驱动电路和控制电路的有源矩阵型的液晶显示面板10、源极总线驱动电路20、栅极线驱动电路30、CS总线驱动电路40和控制电路50。
液晶显示面板10是将液晶夹持在未图示的有源矩阵基板与对置基板之间而构成的，具有行列状地排列的多个像素P。
而且，液晶显示面板10在有源矩阵基板上具备分别相当于本发明的数据信号线、扫描信号线、开关元件、像素电极和保持电容配线的源极总线11、栅极线12、薄膜晶体管(Thin Film Transistor；以下称为“TFT”)13、像素电极14和CS总线15，在对置基板上具备对置电极19。另外，TFT13仅在图2中图示，在图1中省略。
源极总线11以沿着列方向(纵向)相互平行的方式在各列各形成有1条，栅极线12以沿着行方向(横向)相互平行的方式在各行各形成有1条。TFT13和像素电极14分别与源极总线11和栅极线12的各交点对应地形成，TFT13的源极电极s与源极总线11连接，栅极电极g与栅极线12连接，漏极电极d与像素电极14连接。另外，在像素电极14与对置电极19之间通过液晶形成了液晶电容17。
由此，根据被供给到栅极线12的栅极信号(扫描信号)，TFT13的栅极导通，当来自源极总线11的源极信号(数据信号)被写入到像素电极14时，对像素电极14提供与上述源极信号相应的电位。其结果，通过对存在于像素电极14与对置电极19之间的液晶，施加与上述源极信号相应的电压，能够实现与上述源极信号相应的灰度等级显不。
CS总线15以沿着行方向(横向)相互平行的方式在各行各形成有1条，与栅极线12成对地配置。该各CS总线15通过在与分别配置在各行的像素电极14之间形成保持电容16(也称为“辅助电容”)，与像素电极14电容耦合。
另外，在TFT13中，由于其构造上在栅极电极g与漏极电极d之间形成了引入电容18，因此像素电极14的电位受到由栅极线12的电位变化产生的影响(引入)。但是，在这里为了简化说明，不考虑上述影响。
如上述那样构成的液晶显示面板10，被源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40驱动。另外，控制电路50向源极总线驱动电路20、栅极线驱动电路30和CS总线驱动电路40供给驱动液晶显示面板10所需要的各种信号。
在本实施方式中，在周期性反复的垂直扫描期间中的有效期间(有效扫描期间)，依次分配各行的水平扫描期间，依次扫描各行。因此，栅极线驱动电路30将用于使TFT13导通的栅极信号与各行的水平扫描期间同步地对该行的栅极线12依次输出。关于该栅极线驱动电路30的详细结构在后面叙述。
源极总线驱动电路20对各源极总线11输出源极信号。该源极信号是将从液晶显示装置1的外部经由控制电路50被供给到源极总线驱动电路20的影像信号在源极总线驱动电路20中分配到各列并实施了升压等的信号。
另外，源极总线驱动电路20例如为了进行所谓的n线(nH)反转驱动，使输出的源极信号的极性与垂直扫描期间同步地反转，并且，对于同一行的所有像素，使其极性相同，而且按每n行反转。例如，在表示2线(2H)反转驱动的驱动定时的图4中，在第一行和第二行的水平扫描期间、和第三行和第四行的水平扫描期间，源极信号S的极性反转。此外，在第一帧中的第一行水平扫描期间和第二帧中的第一行水平扫描期间，源极信号S的极性反转。即，在n线(nH)反转驱动中，按每n线(n行)源极信号S的极性(像素电极的电位的极性)反转。
CS总线驱动电路40对各CS总线15输出相当于本发明的保持电容配线信号的CS信号。该CS信号是电位在2值(电位电平的高低)之间转变(上升或下降)的信号，以该行的TFT13从导通转换为截止的时刻(栅极信号下降的时刻)的电位按每n线相互不同的方式进行控制。关于该CS总线驱动电路40的详细结构在后面叙述。
控制电路50通过控制上述的栅极线驱动电路30、源极总线驱动电路20、CS总线驱动电路40，从上述各电路输出图4所示的信号。
在本实施方式中应该关注在包括上述各部件的液晶显示装置1中，特别是栅极线驱动电路30和CS总线驱动电路40的特征。以下，说明栅极线驱动电路30和CS总线驱动电路40的详细结构。
(实施例1)
图4是表示进行2线(2H)反转驱动的液晶显示装置1中的各种信号的波形的时序图。图4中，与图54相同，GSP是规定垂直扫描的定时的栅极启动脉冲，GCK1(CK)和GCK2(CKB)是规定从控制电路50输出的移位寄存器的动作定时的栅极时钟。从GSP的下降沿到下一个下降沿的期间相当于1个垂直扫描期间(1V期间)。从GCK1的上升沿到GCK2的上升沿的期间和从GCK2的上升沿到GCK1的上升沿的期间成为1个水平扫描期间(1H期间)。另外，CMI1、CMI2是按照规定的定时极性反转的极性信号。
另外，图4中依次图示：从源极总线驱动电路20供给到某条源极总线11(设置在第x列的源极总线11)源极信号S(视频信号)、从栅极线驱动电路30和CS总线驱动电路40分别供给到设置在第一行的栅极线12和CS总线15的栅极信号G1和CS信号CS1、设置在第一行且第x列的像素电极14的电位波形Vpix1。依次图示：分别被供给到设置在第二行的栅极线12和CS总线15的栅极信号G2和CS信号CS2、设置在第二行且第x列的像素电极14的电位波形Vpix2。依次图示：分别被供给到设置在第三行的栅极线12和CS总线15的栅极信号G3和CS信号CS3、设置在第三行且第x列的像素电极14的电位波形Vpix3。第四行和第五行也同样，依次图示栅极信号G4、CS信号CS4、电位波形Vpix4和栅极信号G5、CS信号CS5、电位波形Vpix5。
另外，电位Vpix1、Vpix2、Vpix3、Vpix4、Vpix5中的虚线表示对置电极19的电位。
以下，将显示影像的最初的帧作为第一帧，将其之前作为初始状态。如图4所示，在初始状态下，CS信号CS1～CS5都被固定为一个电位(在图4中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1(相当于对应的移位寄存器电路SR1的输出SRO1)下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻是高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每2个水平扫描期间(2H)极性反转的信号。另外，在图4中，由于假设显示均匀的影像，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G5在各帧的有效期间(有效扫描期间)中的各个第一～第五个1H期间成为栅极导通电位，在其他的期间成为栅极截止电位。
而且，CS信号CS1～CS5在对应的栅极信号G1～G5的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后上升。另外，在第二帧中使该关系逆转，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降。
这样，在2线(2H)反转驱动的液晶显示装置1中，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地按每2行相互不同，因此关于第一帧，像素电极14的电位Vpix1～Vpix5都通过CS信号CS1～CS5适当地偏移。因此，当输入同一灰度等级的源极信号S时，对置电极电位与偏移后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧中，在同一像素列，对与相邻的2行对应的像素写入负极性的源极信号，并且对与该2行的下一个相邻的2行对应的像素写入正极性的源极信号，与最初的2行对应的CS信号的电位，在对与上述最初的2行对应的像素的写入过程中极性不反转，写入之后使向负方向极性反转，并且直到下一次写入为止不进行极性反转，与下一个2行对应的CS信号的电位，在对与上述下一个2行对应的像素的写入过程中极性不反转，在写入之后使向正方向极性反转，并且直到下一次写入为止不进行极性反转。其结果，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
在这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
图3表示栅极线驱动电路30和CS总线驱动电路40的结构。CS总线驱动电路40与各行对应地具备多个CS电路41、42、43、…、4n。各CS电路41、42、43、…、4n分别具备D闩锁电路41a、42a、43a、…、4na和OR电路(逻辑电路)41b、42b、43b、…、4nb。栅极线驱动电路30具备多个移位寄存器电路SR1、SR2、SR3、…、SRn。另外，图3中，栅极线驱动电路30和CS总线驱动电路40形成在液晶显示面板的一端侧，但是不限于这种情况，也可以各自形成在相互不同的侧。
对CS电路41的输入信号是与栅极信号G1、G2对应的移位寄存器输出SRO1、SRO2、极性信号CMI1和复位信号RESET，对CS电路42的输入信号是与栅极信号G2、G3对应的移位寄存器输出SRO2、SRO3、极性信号CMI2和复位信号RESET，对CS电路43的输入信号是与栅极信号G3、G4对应的移位寄存器输出SRO3、SRO4、极性信号CMI1和复位信号RESET，对CS电路44的输入信号是与栅极信号G4、G5对应的移位寄存器输出SRO4、SRO5、极性信号CMI2和复位信号RESET。这样，在各CS电路中，输入对应的n行的移位寄存器输出SROn及其下一行的移位寄存器输出SROn+1，并且按每1行交替输入极性信号CMI1和极性信号CMI2。极性信号CMI1、CMI2在2个水平扫描期间极性反转，并且相互的相位错开1个水平扫描期间的量(参照图4)。极性信号CMI1、CMI2和复位信号RESET从控制电路50输入。
以下，为了便于说明，主要举出与第二行和第三行对应的CS电路42、43的例子。
对D闩锁电路42a的复位端子CL输入复位信号RESET，对数据端子D(第二输入部)输入极性信号CMI2(保持对象信号)，对时钟端子CK(第一输入部)输入OR电路42b的输出。该D闩锁电路42a根据被输入到时钟端子CK的信号的电位电平的变化(从低电平到高电平，或者从高电平到低电平)，将被输入到数据端子D的极性信号CMI2的输入状态(低电平或高电平)作为表示电位电平的变化的CS信号CS2输出。
具体而言，D闩锁电路42a在被输入到时钟端子CK的信号的电位电平是高电平时，将被输入到数据端子D的极性信号CMI2的输入状态(低电平或高电平)输出。另外，D闩锁电路42a在被输入到时钟端子CK的信号的电位电平从高电平变化为低电平时，将变化的时刻的被输入到端子D的极性信号CMI2的输入状态(低电平或高电平)锁存，并保持锁存的状态，直到下一次被输入到时钟端子CK的信号的电位电平成为高电平为止。而且，D闩锁电路42a从输出端子Q作为表示电位电平的变化的CS信号CS2输出。
对D闩锁电路43a的复位端子CL和数据端子D同样地分别输入复位信号RESET和极性信号CMI1。另一方面，对D闩锁电路43a的时钟端子CK输入OR电路43b的输出。由此，从D闩锁电路43a的输出端子Q(输出部)输出表示电位电平的变化的CS信号CS3。
OR电路42b通过被输入对应的行的移位寄存器电路SR2的输出信号SRO2和下一行的移位寄存器电路SR3的输出信号SRO3，输出图5所示的信号M2。另外，OR电路43b通过被输入对应的行的移位寄存器电路SR3的输出信号SRO3和下一行的移位寄存器电路SR4的输出信号SRO4，输出图5所示的信号M3。
另外，被输入到各OR电路的移位寄存器输出SRO是在图3所示的具备D型触发器电路的栅极线驱动电路30中通过公知的方法生成的。使栅极线驱动电路30使从控制电路50供给的栅极启动脉冲GSP在具有1个水平扫描期间的周期的栅极时钟GCK的定时，依次偏移到下一级的移位寄存器电路SR。
图5表示在实施例1的液晶显示装置1的CS总线驱动电路40中被输入输出的各种信号的波形。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时的被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO3的电位变化(从低到高)，传送此时的被输入到端子D的极性信号CMI2的输入状态，即低电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
在第二帧中，在信号M2中的移位寄存器输出SRO2的高电平的期间，将被输入到数据端子D的极性信号CMI2的输入状态(低电平)传送之后，将移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(低电平)锁存，直到信号M2下一次成为高电平为止，保持低电平。
接着，对D闩锁电路42a的时钟端子CK，输入移位寄存器输出SRO3的电位变化(从低到高)，传送此时的被输入到数据端子D的极性信号CMI2的输入状态，即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。然后，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2在第三帧中成为高电平为止。
另外，在第一行通过用移位寄存器输出SRO1、SRO2锁存极性信号CMI1，输出图5所示的CS信号CS1。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的数据端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时的被输入到数据端子D的极性信号CMI1的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路44中的OR电路44b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时的被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。然后，输出高电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M3在第二帧中成为高电平为止。
在第二帧中，在信号M3中的移位寄存器输出SRO3的高电平的期间，将被输入到数据端子D的极性信号CMI1的输入状态(高电平)传送之后，将移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI1的输入状态(高电平)锁存，直到信号M3下一次成为高电平为止，保持高电平。
接着，对D闩锁电路43a的时钟端子CK，输入移位寄存器输出SRO4的电位变化(从低到高)，并传送此时的被输入到数据端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。
然后，输出低电平，直到下一次发生被输入到时钟端子CK的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M3在第三帧中成为高电平为止。
另外，在第四行通过用移位寄存器输出SRO4、SRO5锁存极性信号CMI2，输出图5所示的CS信号CS4。
这样，通过与各行对应的CS电路41、42、43、…、4n，在2H反转驱动中，对于全帧，能够使该行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平，在该行的栅极信号下降之后，在高低间转变。
即，在本实施例1中，被输出到第n行的CS总线15的CS信号CSn通过将第n行的栅极信号Gn的上升时的极性信号CMI1的电位电平和第(n+1)行的栅极信号G(n+1)的上升时的极性信号CMI1的电位电平锁存来生成，被输出到第(n+1)行的CS总线15的CS信号CSn+1通过将第(n+1)行的栅极信号G(n+1)的上升时的极性信号CMI2的电位电平和第(n+2)行的栅极信号G(n+2)的上升时的极性信号CMI2的电位电平锁存来生成。另外，被输出到第(n+2)行的CS总线15的CS信号CSn+2通过将第(n+2)行的栅极信号G(n+2)的上升时的极性信号CMI1的电位电平和第(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI1的电位电平锁存来生成，被输出到第(n+3)行的CS总线15的CS信号CSn+3通过将第(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI2的电位电平和第(n+4)行的栅极信号G(n+4)的上升时的极性信号CMI2的电位电平锁存来生成。
由此，在2H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除第一帧中作为横线原因的上述非正常的波形，能够起到防止在第一帧中显示影像中产生的明暗形成的横线的发生，实现显示品质的提高的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图6表示被输入到CS电路4n的极性信号CMI1(或CMI2)和移位寄存器输出SROn与从CS电路4n输出的CS信号CSn的对应关系。
对于图6的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性(正极性或负极性)。例如，在第二个水平扫描期间“B”是负极性，在第三个水平扫描期间“C”是负极性，在第四个水平扫描期间“D”是正极性，在第五个水平扫描期间“E”成为正极性。对于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”是正极性，在第二个水平扫描期间“2”是正极性，在第三个水平扫描期间“3”是负极性，在第四个水平扫描期间“4”成为负极性。这样，CMI1、CMI2按每2个水平扫描期间极性反转，并且相互的相位错开1个水平扫描期间的量。另外，CMI1、CMI2按每1行交替被输入到CS电路4n。例如，如图3所示，对CS电路41输入CMI1，对CS电路42输入CMI2，对CS电路43输入CMI1。
在CS电路4n中，对时钟端子CK输入第n行的移位寄存器输出SROn和下一行的第(n+1)行的移位寄存器输出SROn+1，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+1)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第二水平扫描期间取入CMI1的“B”的负极性。在CS电路42中，在第二水平扫描期间取入CMI2的“2”的正极性，并且在第三水平扫描期间取入CMI2的“3”的负极性。在CS电路43中，在第三水平扫描期间取入CMI1的“C”的负极性，并且在第四水平扫描期间取入CMI1的“D”的正极性。在CS电路44中，在第四水平扫描期间取入CMI2的“4”的负极性，并且在第五水平扫描期间取入CMI2的“5”的正极性。这样，输出图4和图5所示的各CS信号CSn。
(实施例2)
图7是表示在图3所示的液晶显示装置1中进行3线(3H)反转驱动时的各种信号的波形的时序图。图7中，对于CMI1、CMI2的各个，极性反转的定时与图4不同。
如图7所示，在初始状态下，CS信号CS1～CS7都被固定为一个电位(在图7中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻是低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻是低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻是高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每3H期间极性反转的信号。此外，在图7中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7在各帧的有效期间(有效扫描期间)中的各个第一～第七个1H期间成为栅极导通电位，在其他的期间成为栅极截止电位。
而且，CS信号CS1～CS7在对应的栅极信号G1～G7的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。另外，在第二帧中使该关系逆转，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后上升，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后下降。
这样，在3线(3H)反转驱动的液晶显示装置1中，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应地，按每3行相互不同，因此对于第一帧，像素电极14的电位Vpix1～Vpix7都通过CS信号CS1～CS7适当地偏移。因此，当被输入同一灰度等级的源极信号S时，对置电极电位与偏移后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧中，在同一像素列，对与相邻的3行对应的像素写入负极性的源极信号，并且对与该3行的下一个相邻的3行对应的像素写入正极性的源极信号，与最初的3行对应的CS信号的电位在对与上述最初的3行对应的像素的写入过程中极性不反转，写入之后使向负方向极性反转，并且直到下一个写入为止不进行极性反转，与下一个3行对应的CS信号的电位在对与上述下一个3行对应的像素的写入过程中极性不反转，在写入后向正方向极性反转，直到下一个写入为止不进行极性反转。其结果，能够消除第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
在本实施例2的栅极线驱动电路30和CS总线驱动电路40中，极性信号CMI1、CMI2的极性反转定时与实施例1不同，除此以外的结构与图3所示的结构相同。对各CS电路，输入对应的n行的移位寄存器输出SROn及其下一行的移位寄存器输出SROn+1，并且按每1行交替输入极性信号CMI1和极性信号CMI2。极性信号CMI1、CMI2的极性反转定时如图7所示那样设定。
这里，省略关于栅极线驱动电路30和CS总线驱动电路40的连接的说明，关于3H反转驱动，使用图7和图8进行说明。图8表示在实施例2的液晶显示装置1的CS总线驱动电路40中被输入输出的各种信号的波形。以下，为了便于说明，举出与第二行～第四行对应的CS电路42、43、44的例子，说明第一帧的动作。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK，输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时的被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时的被输入到端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
在第二帧中，在信号M2中的移位寄存器输出SRO2的高电平的期间，将被输入到数据端子D的极性信号CMI2的输入状态(低电平)传送之后，将移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(低电平)锁存，直到信号M2下一次成为高电平为止，保持低电平。
接着，对D闩锁电路42a的时钟端子CK，输入移位寄存器输出SRO3的电位变化(从低到高)，并传送此时的被输入到数据端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。然后，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2在第三帧中成为高电平为止。
另外，在第一行中通过用移位寄存器输出SRO1、SRO2锁存极性信号CMI1，输出图8所示的CS信号CS1。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43的D闩锁电路43a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M3在第二帧中成为高电平为止。
在第二帧中，在信号M3中的移位寄存器输出SRO3的高电平的期间，将被输入到数据端子D的极性信号CMI1的输入状态(低电平)传送之后，将移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI1的输入状态(低电平)锁存，直到信号M3下一次成为高电平为止，保持低电平。
接着，对D闩锁电路43a的时钟端子CK，输入移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。然后，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M3在第三帧中成为高电平为止。
接着，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的数据端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4输出第四行的移位寄存器输出SRO4，并输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M4在第二帧中成为高电平为止。
在第二帧中，在信号M4中的移位寄存器输出SRO4的高电平的期间，将被输入到数据端子D的极性信号CMI2的输入状态(高电平)传送之后，将移位寄存器输出SRO4的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(高电平)锁存，直到信号M4下一次成为高电平为止，保持高电平。
接着，对D闩锁电路44a的时钟端子CK，输入移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS4的电位从高电平转变为低电平。
然后，输出低电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M4在第三帧中成为高电平为止。
通过上述的动作，如图7和图8所示，在第一～第三行，对应的行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平在该行的栅极信号下降之后下降，在第四～第六行，对应的行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平，在该行的栅极信号下降之后上升。
如上所述，在本实施例2中，在具有图3所示的结构的液晶显示装置1中，通过调整极性信号CMI1、CMI2的极性反转定时，能够进行3H反转驱动。由此，由于在3H反转驱动方式中，也能够在第一帧中使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图9表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图9的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第二个水平扫描期间“B”中是负极性，在第三个水平扫描期间“C”中是正极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为负极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是正极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是负极性，在第四个水平扫描期间“4”中为负极性。另外，CMI1、CMI2按每1行交替被输入到CS电路4n。例如，对CS电路41输入CMI1，对CS电路42输入CMI2，对CS电路43输入CMI1。
在CS电路4n中，由于对时钟端子CK输入第n行的移位寄存器输出SROn和下一行的第(n+1)行的移位寄存器输出SROn+1，因此锁存在第n个水平扫描期间中被输入到数据端子D的CMI，并且锁存在第(n+1)个水平扫描期间中被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第二水平扫描期间取入CMI1的“B”的负极性。在CS电路42中，在第二水平扫描期间取入CMI2的“2”的正极性，并且在第三水平扫描期间取入CMI2的“3”的负极性。在CS电路43中，在第三水平扫描期间取入CMI1的“C”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路44中，在第四水平扫描期间取入CMI2的“4”的负极性，并且在第五水平扫描期间取入CMI2的“5”的正极性。这样，输出图7和图8所示的各CS信号CSn。
如上述实施例1和实施例2所示，在图3所示的液晶显示装置1中，通过使用极性反转定时相同或者相互不同的2个极性信号CMI1、CMI2，能够进行2H反转驱动和3H反转驱动。而且，关于4H、…、nH(n线)反转驱动也同样，能够通过调整极性信号CMI1、CMI2的极性反转定时来实现。
(实施例3)
在上述实施例1和实施例2中，是对n行的CS电路4n输入对应的n行的移位寄存器输出SROn和其之后的行(n+1)行的移位寄存器输出SROn+1的结构，而本发明的液晶显示装置1不限于该结构，例如，如图10所示，也可以是对第n行的CS电路4n，输入对应的n行的移位寄存器输出SROn和第(n+2)行的移位寄存器输出SROn+2的结构。即，对CS电路41输入对应的行的移位寄存器输出SRO1和第三行的移位寄存器输出SRO3。图11是表示具备这种结构，进行2线(2H)反转驱动的液晶显示装置1中的各种信号的波形的时序图。如图11所示，在初始状态下，CS信号CS1～CS5都被固定为一个电位(在图11中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻是高电平。源极信号S成为具有与影像信号表示的灰度等级相应的振幅，而且按每2H极性反转的信号。
而且，CS信号CS1～CS5在对应的栅极信号G1～G5的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后上升。另外，在第二帧中该关系逆转，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降。
由此，能够实现2H反转驱动，并且能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
对CS电路41的输入信号是与栅极信号G1、G3对应的移位寄存器输出SRO1、SRO3、极性信号CMI1和复位信号RESET，对CS电路42的输入信号是与栅极信号G2、G4对应的移位寄存器输出SRO2、SRO4、极性信号CMI1和复位信号RESET，对CS电路43的输入信号是与栅极信号G3、G5对应的移位寄存器输出SRO3、SRO5、极性信号CMI2和复位信号RESET，对CS电路44的输入信号是与栅极信号G4、G6对应的移位寄存器输出SRO4、SRO6、极性信号CMI2和复位信号RESET。极性信号CMI1和极性信号CMI2按每2行交替被输入到各CS电路。即，如上所述，对CS电路41、42输入CMI1，对CS电路43、44输入CMI2，对CS电路45、46输入CMI1。极性信号CMI1、CMI2在2个水平扫描期间极性反转，并且相互的相位设定为相同。由此，在本实施例中，也可以采用仅使用极性信号CMI1、CMI2的任意方，输入到各CS电路的结构。
以下，为了便于说明，主要列举与第二行和第三行对应的CS电路42、43为例，说明第一帧的动作。图12表示在实施例3的液晶显示装置1的CS总线驱动电路40中被输入输出的各种信号的波形。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路44中的OR电路44b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的数据端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3输出第三行的移位寄存器输出SRO3，将其输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M3在第二帧中成为高电平为止。
如上所述，在本实施例3中，被输出到第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn的上升时的极性信号CMI1的电位电平和第(n+2)行的栅极信号G(n+2)的上升时的极性信号CMI1的电位电平锁存来生成，被输出到第(n+1)行的CS总线15的CS信号，通过将第(n+1)行的栅极信号G(n+1)的上升时的极性信号CMI1的电位电平和第(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI1的电位电平锁存来生成。另外，被输出到第(n+2)行的CS总线15的CS信号，通过将第(n+2)行的栅极信号G(n+2)的上升时的极性信号CMI2的电位电平和第(n+4)行的栅极信号G(n+4)的上升时的极性信号CMI2的电位电平锁存来生成，被输出到第(n+3)行的CS总线15的CS信号，通过将第(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI2的电位电平和第(n+5)行的栅极信号G(n+5)的上升时的极性信号CMI2的电位电平锁存来生成。
由此，在2H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到防止在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图13表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图13的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第二个水平扫描期间“B”中是正极性，在第三个水平扫描期间“C”中是负极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为正极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是正极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是负极性，在第四个水平扫描期间“4”中为负极性。此外，CMI1、CMI2按每2行交替被输入到CS电路4n。例如，对CS电路41、42输入CMI1，对CS电路43、44输入CMI2，对CS电路45、46输入CMI1。
在CS电路4n中，由于对时钟端子CK输入第n行的移位寄存器输出SROn和第(n+2)行的移位寄存器输出SROn+2，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+2)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第三水平扫描期间取入CMI1的“C”的负极性。在CS电路42中，在第二水平扫描期间取入CMI1的“B”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路43中，在第三水平扫描期间取入CMI2的“3”的负极性，并且在第五水平扫描期间取入CMI2的“5”的正极性。在CS电路44中，在第四水平扫描期间取入CMI2的“4”的负极性，并且在第六水平扫描期间取入CMI2的“6”的正极性。这样，输出图11和图12所示的各CS信号CSn。
(实施例4)
图14是表示在图10所示的液晶显示装置1中进行3线(3H)反转驱动时的各种信号的波形的时序图。图14中，关于CMI1、CMI2，极性反转的定时与图11不同。
如图14所示，在初始状态下，CS信号CS1～CS7都被固定为一个电位(在图14中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级对应的振幅，并且按每3H期间极性反转的信号。另外，在图14中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7在各帧的有效期间(有效扫描期间)中的各第一～第七个1H期间为栅极导通电位，在其他的期间为栅极截止电位。
而且，CS信号CS1～CS7在对应的栅极信号G1～G7的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。另外，在第二帧中该关系逆转，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后上升，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后下降。
这样，在3H反转驱动的液晶显示装置1中，栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应，按每3行相互不同，因此关于第一帧，像素电极14的电位Vpix1～Vpix7都根据CS信号CS1～CS7适当地偏移。因此，当输入同一灰度等级的源极信号S时，对置电极电位与偏移后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧中，在同一像素列，对与相邻的3行对应的像素写入负极性的源极信号，并且对与该3行的下一个相邻的3行对应的像素写入正极性的源极信号，与最初的3行对应的CS信号的电位，在对与上述最初的3行对应的像素的写入过程中极性不反转，写入之后向负方向极性反转，并且直到下一次写入为止不进行极性反转，与下一个3行对应的CS信号的电位，在对与上述下一个3行对应的像素的写入过程中极性不反转，在写入之后向正方向极性反转，直到下一次写入为止不进行极性反转。其结果，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
在本实施例4的栅极线驱动电路30和CS总线驱动电路40中，极性信号CMI1、CMI2的极性反转定时与实施例3的不同，除此以外的结构与图10所示的结构相同。对各CS电路输入对应的n行的移位寄存器输出SROn和(n+2)行的移位寄存器输出SROn+2，并且按每2行交替输入极性信号CMI1和极性信号CMI2。即，如上所述，对CS电路41、42输入CMI1，对CS电路43、44输入CMI2，对CS电路45、46输入CMI1。极性信号CMI1、CMI2的极性反转定时如图14所示那样设定。
这里，省略关于栅极线驱动电路30和CS总线驱动电路40的连接的说明，关于3H反转驱动，使用图14和图15进行说明。图15表示在实施例4的液晶显示装置1的CS总线驱动电路40中被输入输出的各种信号的波形。以下，为了便于说明，列举与第二行～第四行对应的CS电路42、43、44为例子，说明第一帧的动作。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路44中的OR电路44b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M3在第二帧中成为高电平为止。
接着，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4输出四行的移位寄存器输出SRO4，输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第六行的移位寄存器输出SRO6。另外，该移位寄存器输出SRO6也被输入到CS电路46中的OR电路46b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO6的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO6发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO6的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO6的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M4在第二帧中成为高电平为止。
通过上述的动作，如图14和图15所示，在第一行～第三行中，对应的行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平在该行的栅极信号下降之后下降，在第四行～第六行中，对应的行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平在该行的栅极信号下降之后上升。
如上所述，在本实施例4中，在具有图10所示的结构的液晶显示装置中，通过调整极性信号CMI1、CMI2的极性反转定时，能够进行3H反转驱动。由此，在3H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到消除在第一帧中显示影像中明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图16表示被输入到CS电路4n的极性信号CMI1(或CMI2)和移位寄存器输出SROn、从CS电路4n输出的CS信号CSn的对应关系。
关于图16的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第二个水平扫描期间“B”中是正极性，在第三个水平扫描期间“C”中是负极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为负极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是正极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是正极性，在第四个水平扫描期间“4”中为负极性。另外，CMI1、CMI2按每2行交替被输入到CS电路4n。例如，对CS电路41、42输入CMI1，对CS电路43、44输入CMI2，对CS电路45、46输入CMI1。
在CS电路4n中，由于对时钟端子CK输入第n行的移位寄存器输出SROn和第(n+2)行的移位寄存器输出SROn+2，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+2)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第三水平扫描期间取入CMI1的“C”的负极性。在CS电路42中，在第二水平扫描期间取入CMI1的“B”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路43中，在第三水平扫描期间取入CMI2的“3”的正极性，并且在第五水平扫描期间取入CMI2的“5”的负极性。在CS电路44中，在第四水平扫描期间取入CMI2的“4”的负极性，并且在第六水平扫描期间取入CMI2的“6”的正极性。这样，输出图14和图15所示的各CS信号CSn。
如上述实施例3和实施例4所示那样，在图10所示的液晶显示装置1中，通过使用极性反转定时相同或者相互不同的2个极性信号CMI1、CMI2，也能够进行2H反转驱动和3H反转驱动。而且，关于4H、…、nH反转驱动也同样，能够通过调整极性信号CMI1、CMI2的极性反转定时来实现。
(实施例5)
在上述实施例3和实施例4中，是对n行的CS电路4n输入对应的n行的移位寄存器输出SROn和第(n+2)行的移位寄存器输出SROn+2的结构，而本发明的液晶显示装置不限于该结构，例如也可以如图17所示，是对第n行的CS电路4n输入对应的n行的移位寄存器输出SROn和第(n+3)行的移位寄存器输出SRO+3的结构。即，对CS电路41输入对应的行的移位寄存器输出SRO1和第四行的移位寄存器输出SRO4。图18是表示具备这种结构，实现2线(2H)反转驱动的液晶显示装置1中的各种信号的波形的时序图。如图18所示，在初始状态下，CS信号CS1～CS5都被固定为一个电位(在图18中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻是高电平。源极信号S成为具有与影像信号表示的灰度等级对应的振幅，并且按每2H期间极性反转的信号。
而且，CS信号CS1～CS5在对应的栅极信号G1～G5下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4的各自在对应的栅极信号G3、G4下降之后上升。另外，在第二帧中该关系逆转，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降。
由此，实现2H反转驱动，并且能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
如图17所示，对CS电路41输入与栅极信号G1、G4对应的移位寄存器输出SRO1、SRO4、极性信号CMI1和复位信号RESET，对CS电路42输入与栅极信号G2、G5对应的移位寄存器输出SRO2、SRO5、极性信号CMI1和复位信号RESET，对CS电路43输入与栅极信号G3、G6对应的移位寄存器输出SRO3、SRO6、极性信号CMI1和复位信号RESET，对CS电路44输入与栅极信号G4、G7对应的移位寄存器输出SRO4、SRO7、极性信号CMI2和复位信号RESET。极性信号CMI1和极性信号CMI2按每3行交替被输入到各CS电路。即，如上所述，对CS电路41、42、43输入CMI1，对CS电路44、45、46输入CMI2，对CS电路47、48、49输入CMI1。极性信号CMI1、CMI2在图18所示的定时极性反转。
以下，为了便于说明，主要列举与第二行和第三行对应的CS电路42、43为例子，说明第一帧的动作。图19表示在实施例5的液晶显示装置1的CS总线驱动电路40中被输入输出的各种信号的波形。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的数据端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3输出第三行的移位寄存器输出SRO3，输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK，输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第六行的移位寄存器输出SRO6。另外，该移位寄存器输出SRO6也被输入到CS电路46中的OR电路46b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO6的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO6发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO6的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO6的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M3在第二帧中成为高电平为止。
如上所述，在本实施例5中，被输出到第n行的CS总线15的CS信号，通过将第n行的栅极信号Gn的上升时的极性信号CMI1的电位电平和第(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI1的电位电平锁存而生成，被输出到第(n+1)行的CS总线15的CS信号，通过将第(n+1)行的栅极信号G(n+1)的上升时的极性信号CMI1的电位电平和第(n+4)行的栅极信号G(n+4)的上升时的极性信号CMI1的电位电平锁存而生成。另外，被输出到第(n+2)行的CS总线15的CS信号，通过将(n+2)行的栅极信号G(n+2)的上升时的极性信号CMI1的电位电平和(n+5)行的栅极信号G(n+5)的上升时的极性信号CMI1的电位电平锁存而生成，被输出到(n+3)行的CS总线15的CS信号，通过将(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI2的电位电平和(n+6)行的栅极信号G(n+6)的上升时的极性信号CMI2的电位电平锁存而生成。
由此，在2H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到防止在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图20表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图20的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第二个水平扫描期间“B”中是正极性，在第三个水平扫描期间“C”中是负极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为负极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是负极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是正极性，在第四个水平扫描期间“4”中为负极性。CMI1、CMI2的极性反转定时如图20所示的关系那样设定。另外，CMI1、CMI2按每3行被交替输入到CS电路4n。例如，对CS电路41、42、43输入CMI1，对CS电路44、45、46输入CMI2，对CS电路47、48、49输入CMI1。
在CS电路4n中，由于对时钟端子CK输入第n行的移位寄存器输出SROn和第(n+2)行的移位寄存器输出SROn+2，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+2)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路42中，在第二水平扫描期间取入CMI1的“B”的正极性，并且在第五水平扫描期间取入CMI1的“E”的负极性。在CS电路43中，在第三水平扫描期间取入CMI1的“C”的负极性，并且在第六水平扫描期间取入CMI1的“F”的正极性。在CS电路44中，在第四水平扫描期间取入CMI2的“4”的负极性，并且在第七水平扫描期间取入CMI2的“7”的正极性。这样，输出图18和图19所示的各CS信号CSn。
(实施例6)
图21是表示在图17所示的液晶显示装置1中，进行3线(3H)反转驱动时的各种信号的波形的时序图。图21中，CMI1、CMI2按每3个水平扫描期间(3H)极性反转，相互的相位被设定为相同。由此，在本实施例中，也可以采用仅使用极性信号CMI1、CMI2的任意一方，输入到CS电路的结构。
如图21所示，在初始状态下，CS信号CS1～CS7都被固定为一个电位(在图21中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻是低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻是低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻是高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每3H期间极性反转的信号。另外，在图21中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7在各帧的有效期间(有效扫描期间)中的各第一～第七个1H期间中成为栅极导通电位，在其他的期间中成为栅极截止电位。
而且，CS信号CS1～CS7在对应的栅极信号G1～G7下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。另外，在第二帧中该关系逆转，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后上升，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后下降。
这样，在3H反转驱动的液晶显示装置1中，由于栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应，按每3行相互不同，因此关于第一帧，像素电极14的电位Vpix1～Vpix7都根据CS信号CS1～CS7适当地偏移。因此，当被输入同一灰度等级的源极信号S时，对置电极电位与偏移后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧中，在同一像素列，对与相邻的3行对应的像素写入负极性的源极信号，并且对与该3行的下一个相邻的3行对应的像素写入正极性的源极信号，与最初的3行对应的CS信号的电位，在对与上述最初的3行对应的像素的写入过程中极性不反转，写入之后向负方向极性反转，而且直到下一次写入为止不进行极性反转，与下一个3行对应的CS信号的电位，在对与上述下一个3行对应的像素的写入过程中极性不反转，在写入之后向正方向极性反转，直到下一次写入为止不进行极性反转。其结果，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
在本实施例6的栅极线驱动电路30和CS总线驱动电路40中，极性信号CMI1、CMI2的极性反转定时与实施例5的不同，除此以外的结构与图17所示的结构相同。对各CS电路输入对应的n行的移位寄存器输出SROn和(n+3)行的移位寄存器输出SROn+3，并且按每3行交替输入极性信号CMI1和极性信号CMI2。即，如上所述，对CS电路41、42、43输入CMI1，对CS电路44、45、46输入CMI2，对CS电路47、48、49输入CMI1。极性信号CMI1、CMI2如图21所示那样设定。
这里，省略关于栅极线驱动电路30和CS总线驱动电路40的连接的说明，使用图21和图22说明3H反转驱动。图22表示在实施例6的液晶显示装置1的CS总线驱动电路40中被输入输出的各种信号的波形。以下，为了便于说明，列举与第二行～第四行对应的CS电路42、43、44为例子，说明第一帧的动作。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到2行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK，输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第六行的移位寄存器输出SRO6。另外，该移位寄存器输出SRO6也被输入到CS电路46中的OR电路45b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO6的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO6发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO6的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO6的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M3在第二帧中成为高电平为止。
接着，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的数据端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4输出四行的移位寄存器输出SRO4，并输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK，输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第七行的移位寄存器输出SRO7。另外，该移位寄存器输出SRO7也被输入到CS电路47中的OR电路47b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO7的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO7发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO7的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO7的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M4在第二帧中成为高电平为止。
通过上述的动作，如图21和图22所示，在第一行～第三行，对应的行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平，在该行的栅极信号下降之后下降，在第四行～第六行，对应的行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平在该行的栅极信号下降之后上升。
如上所述，在本实施例6中，在具有图17所示的结构的液晶显示装置中，通过调整极性信号CMI1、CMI2的极性反转定时，能够进行3H反转驱动。由此，在3H反转驱动方式中，也能够在第一帧中使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到在第一帧中消除显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图23表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图23的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第二个水平扫描期间“B”中是正极性，在第三个水平扫描期间“C”中是正极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为负极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是正极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是正极性，在第四个水平扫描期间“4”中为负极性。另外，CMI1、CMI2按每3行被交替输入到CS电路4n。例如，对CS电路41、42、43输入CMI1，对CS电路44、45、46输入CMI2，对CS电路47、48、49输入CMI1。
在CS电路4n中，由于对时钟端子CK输入第n行的移位寄存器输出SROn和第(n+3)行的移位寄存器输出SROn+3，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+3)水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路42中，在第二水平扫描期间取入CMI1的“B”的正极性，并且在第五水平扫描期间取入CMI1的“E”的负极性。在CS电路43中，在第三水平扫描期间取入CMI1的“C”的正极性，并且在第六水平扫描期间取入CMI1的“F”的负极性。在CS电路44中，在第四水平扫描期间取入CMI2的“4”的负极性，并且在第七水平扫描期间取入CMI2的“7”的正极性。这样，输出图21和图22所示的各CS信号CSn。
如上述实施例5和实施例6所示，在图17所示的液晶显示装置1中，也能够通过使用极性反转定时相同或者相互不同的2个极性信号CMI1、CMI2，进行2H反转驱动和3H反转驱动。而且，关于4H、…、nH反转驱动也同样，能够通过调整极性信号CMI1、CMI2的极性反转定时来实现。
[实施方式2]
根据图25～27如下所述地说明本发明的其他实施方式。另外，为了说明方便，对具有与上述实施方式1中所示的部件相同的功能的部件标注相同的附图标记，省略其说明。另外，关于在实施方式1中已定义的用语，只要没有特别说明，则在本实施例中也遵循其定义地使用。
本实施方式的液晶显示装置2的概略结构与图1和图2所示的实施方式1涉及的液晶显示装置1相同。由此，省略概略结构的说明，以下，说明栅极线驱动电路30和CS总线驱动电路40的详细结构。在液晶显示装置2中，设置有1条用于从控制电路50(参照图1)对CS总线驱动电路40输入极性信号CMI的信号线。而且，是通过调整极性信号CMI的极性反转的频率，来实现n线反转(nH)驱动的结构。这里，在2H反转驱动的情况下，在图10和图11所示的结构中，能够通过使极性信号CMI为CMI1和CMI2的任意一方，并且按每2H设定其极性反转定时来实现。另外，在3H反转驱动的情况下，在图17和图21所示的驱动中，能够通过使极性信号CMI为CMI1和CMI2的任意一方，并且按每3H设定其极性反转定时来实现。
这样，为了用单相的极性信号CMI实现n线(nH)反转驱动，对第m级的锁存电路CSLm的时钟端子CK，将本级(第m级)的移位寄存器输出SROm与第(m+n)级的移位寄存器输出SROm+n的逻辑和(OR电路的输出)输入，而且，在n个水平扫描期间(nH)中设定输入到数据端子D的极性信号CMI的极性反转定时。以下，作为代表例，说明用于实现4H反转驱动的结构。
(实施例7)
图24是表示进行4线(4H)反转驱动的液晶显示装置2中的各种信号的波形的时序图。在图24中，GSP表示规定垂直扫描的定时的栅极启动脉冲，GCK1(CK)和GCK2(CKB)表示规定从控制电路50输出的移位寄存器的动作定时的栅极时钟。从GSP的下降沿到下一个下降沿的期间相当于1个垂直扫描期间(1V期间)。从GCK1的上升沿到GCK2的上升沿的期间和从GCK2的上升沿到GCK1的上升沿的期间成为1个水平扫描期间(1H期间)。极性信号CMI在4个水平扫描期间(4H)极性反转。
另外，图24中依次图示：从源极总线驱动电路20向某条源极总线11(设置在第x列的源极总线11)供给的源极信号S(视频信号)、从栅极线驱动电路30和CS总线驱动电路40分别向设置在第一行的栅极线12和CS总线15供给的栅极信号G1和CS信号CS1、设置在第一行且第x列的像素电极14的电位波形Vpix1。依次图示：分别被供给到设置在第二行的栅极线12和CS总线15的栅极信号G2和CS信号CS2、设置在第二行且第x列的像素电极14的电位波形Vpix2。第三行～第九行也相同。
另外，电位Vpix1～Vpix9中的虚线表示对置电极19的电位。
以下，将显示影像的最初的帧作为第一帧，将其之前作为初始状态。如图24所示，在初始状态下，CS信号CS1～CS9都被固定为一个电位(在图24中是低电平)。在第一帧中，第一行～第四行的CS信号CS1～CS4在对应的栅极信号G1(与对应的移位寄存器电路SR1的输出SRO1相当)～G4(与对应的移位寄存器电路SR4的输出SRO4相当)分别下降的时刻是高电平，第五行～第八行的CS信号CS5～CS8在对应的栅极信号G5～G8下降的时刻是低电平，第九行的CS信号CS9在对应的栅极信号G9下降的时刻是高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每4个水平扫描期间(4H)极性反转的信号。另外，在图24中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G9在各帧的有效期间(有效扫描期间)中的各第一～第九个1H期间中成为栅极导通电位，在其他的期间中成为栅极截止电位。
而且，CS信号CS1～CS9在对应的栅极信号G1～G9的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1～CS4各自在对应的栅极信号G1～G4下降之后下降，CS信号CS5～CS8各自在对应的栅极信号G5～G8下降之后上升，CS信号CS9在对应的栅极信号G9下降之后下降。另外，在第二帧中该关系逆转，CS信号CS1～CS4各自在对应的栅极信号G1～G4下降之后上升，CS信号CS5～CS8各自在对应的栅极信号G5～G8下降之后下降，CS信号CS9在对应的栅极信号G9下降之后上升。
这样，在4H反转驱动的液晶显示装置2中，由于栅极信号下降的时刻的CS信号的电位与源极信号S的极性对应，按每4行相互不同，因此关于第一帧，像素电极14的电位Vpix1～Vpix9都根据CS信号CS1～CS9适当地偏移。因此，当被输入同一灰度等级的源极信号S时，对置电极电位与偏移后的像素电极14的电位的电位差在正极性和负极性相同。即，在第一帧中，在同一像素列，对与相邻的4行对应的像素写入负极性的源极信号，并且对与该4行的下一个相邻的4行对应的像素写入正极性的源极信号，与最初的4行对应的CS信号CS1～CS4的电位，在对与上述最初的4行对应的像素的写入过程中极性不反转，写入之后向负方向极性反转，并且直到下一次写入为止不进行极性反转，与下一个4行对应的CS信号CS5～CS8的电位，在对与上述下一个4行对应的像素的写入过程中极性不反转，写入之后向正方向极性反转，直到下一次写入为止不进行极性反转。由此，在CC驱动中实现4线反转驱动。另外，根据上述结构，由于能够根据CS信号CS1～CS9使像素电极14的电位Vpix1～Vpix9适当地偏移，因此也能够消除在显示影像的最初的帧中显示影像中产生的明暗形成的横线。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
图25表示栅极线驱动电路30和CS总线驱动电路40的结构。CS总线驱动电路40与各行对应地具备多个CS电路41、42、43、…。各CS电路41、42、43、…分别具备D闩锁电路41a、42a、43a、…和OR电路41b、42b、43b、…。栅极线驱动电路30具备多个移位寄存器电路SR1、SR2、SR3、…。另外，图25中，栅极线驱动电路30和CS总线驱动电路40形成在液晶显示面板的一端侧，但不限于这种情况，也可以各自形成在相互不同的一侧。
对CS电路41的输入信号是与栅极信号G1、G5对应的移位寄存器输出SRO1、SRO5、极性信号CMI和复位信号RESET，对CS电路42的输入信号是与栅极信号G2、G6对应的移位寄存器输出SRO2、SRO6、极性信号CMI和复位信号RESET，对CS电路43的输入信号是与栅极信号G3、G7对应的移位寄存器输出SRO3、SRO7、极性信号CMI和复位信号RESET，对CS电路44的输入信号是与栅极信号G4、G8对应的移位寄存器输出SRO4、SRO8、极性信号CMI和复位信号RESET。这样，对各CS电路，输入对应的第m行的移位寄存器输出SROm和第(m+4)行的移位寄存器输出SRO m+4，并且输入极性信号CMI。极性信号CMI在4个水平扫描期间极性反转(参照图24)。极性信号CMI和复位信号RESET从控制电路50输入。
以下，为了便于说明，主要列举与第四行和第五行对应的CS电路44、45为例。
对D闩锁电路44a的复位端子CL输入复位信号RESET，对端子D输入极性信号CMI，对时钟端子CK输入OR电路44b的输出。该D闩锁电路44a根据被输入到时钟端子CK的信号的电位电平的变化(从低电平到高电平或者从高电平到低电平)，将被输入到数据端子D的极性信号CMI的输入状态(低电平或高电平)作为表示电位电平的变化的CS信号CS4输出。
具体而言，D闩锁电路44a在被输入到时钟端子CK的信号的电位电平是高电平时，将被输入到数据端子D的极性信号CMI的输入状态(低电平或高电平)输出。另外，D闩锁电路44a在被输入到时钟端子CK的信号的电位电平从高电平变化为低电平时，将变化的时刻的被输入到端子D的极性信号CMI的输入状态(低电平或高电平)锁存，并保持锁存的状态，直到下一次被输入到时钟端子CK的信号的电位电平成为高电平为止。而且，D闩锁电路44a从输出端子Q作为表示电位电平的变化的CS信号CS4输出。
对D闩锁电路45a的复位端子CL和数据端子D同样分别输入复位信号RESET和极性信号CMI。另一方面，对D闩锁电路45a的时钟端子CK输入OR电路45b的输出。由此，从D闩锁电路45a的输出端子Q输出表示电位电平的变化的CS信号CS5。
OR电路44b通过被输入对应的第四行的移位寄存器电路SR4的输出信号SRO4和第八行的移位寄存器电路SR8的输出信号SRO8，输出图26所示的信号M4。另外，OR电路45b通过被输入对应的行的移位寄存器电路SR5的输出信号SRO5和第九行的移位寄存器电路SR9的输出信号SRO9，输出图26所示的信号M5。
另外，被输入到各OR电路的移位寄存器输出SRO，在图24所示的具备D型触发器电路的栅极线驱动电路30中，通过众所周知的方法生成。栅极线驱动电路30使从控制电路50供给的栅极启动脉冲GSP在具有1个水平扫描期间的周期的栅极时钟GCK的定时，依次偏移到下一级的移位寄存器电路SR。
图26表示在实施例7的液晶显示装置2的CS总线驱动电路40中被输入输出的各种信号的波形。
首先，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的端子D输入极性信号CMI，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4将与被供给到第四行的栅极线12的栅极信号G4对应的移位寄存器输出SRO4输出，并输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK，输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI的输入状态即高电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI的输入状态即高电平。然后，保持高电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第八行的移位寄存器输出SRO8。另外，该移位寄存器输出SRO8也被输入到CS电路48中的OR电路48b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO8的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI的输入状态即低电平。即，在移位寄存器输出SRO8发生电位变化(从低到高)的定时，CS信号CS4的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO8的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO8的电位变化(从高到低)时，锁存此时的极性信号CMI的输入状态即低电平。然后，保持低电平，直到信号M4在第二帧中成为高电平为止。
另外，在第一行～第三行，如图26所示，成为与上述第四行相同的波形。
接着，说明第五行的各种信号的波形的变化。在初始状态下，对CS电路45中的D闩锁电路45a的数据端子D输入极性信号CMI，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路45a的输出端子Q输出的CS信号CS5的电位被保持为低电平。
然后，从移位寄存器电路SR5将与被供给到第五行的栅极线12的栅极信号G5对应的移位寄存器输出SRO5输出，并输入到CS电路45中的OR电路45b的一个端子。于是，对时钟端子CK，输入信号M5中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M5中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M5为高电平的期间)。接着，当对时钟端子CK输入信号M5中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI的输入状态即低电平。然后，保持低电平，直到信号M5成为高电平为止。
接着，对OR电路45b的另一个端子，输入在栅极线驱动电路30中移位到第九行的移位寄存器输出SRO9。另外，该移位寄存器输出SRO9也被输入到CS电路49中的OR电路49b的一个端子。
对D闩锁电路45a的时钟端子CK，输入信号M5中的移位寄存器输出SRO9的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI的输入状态即高电平。即，在移位寄存器输出SRO9发生电位变化(从低到高)的定时，CS信号CS5的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M5中的移位寄存器输出SRO9的电位变化(从高到低)为止(信号M5为高电平的期间)。接着，当对时钟端子CK输入信号M5中的移位寄存器输出SRO9的电位变化(从高到低)时，锁存此时的极性信号CMI的输入状态即高电平。然后，保持高电平，直到信号M5在第二帧中成为高电平为止。
另外，在第六行～第八行，如图26所示，成为与上述第五行相同的波形。另外，在第二帧中，如图24所示，由于极性信号CMI的极性反转，因此关于第一行～第四行，成为与第一帧中的第五行～第八行相同的波形，关于第五行～第八行，成为与第一帧中的第一行～第四行相同的波形。第三帧之后，关于各行，成为交替反复第一帧和第二帧的波形的动作。
这样，能够通过与各行对应的CS电路41、42、43、…、4n，在4H反转驱动中，对于全帧，在该行的栅极信号下降之后，在高低间切换该行的栅极信号下降的时刻(TFT13从导通切换为截止的时刻)的CS信号的电位电平。
即，在本实施例7中，被输出到第m行的CS总线15的CS信号CSm，通过将第m行的栅极信号Gm的上升时的极性信号CMI的电位电平和第(m+4)行的栅极信号G(m+4)的上升时的极性信号CMI的电位电平锁存而生成，被输出到第(m+1)行的CS总线15的CS信号CSm+I，通过将第(m+1)行的栅极信号G(m+1)的上升时的极性信号CMI的电位电平和第(m+5)行的栅极信号G(m+5)的上升时的极性信号CMI的电位电平锁存而生成。
由此，在4H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到防止在第一帧中发生显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路的极性信号CMI与移位寄存器输出SRO的关系。图27表示被输入到CS电路的极性信号CMI、移位寄存器输出SRO和从CS电路输出的CS信号CS的对应关系。
关于图27的CMI，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性(正极性或负极性)。例如，在第二个水平扫描期间“B”中是正极性，在第三个水平扫描期间“C”中是正极性，在第四个水平扫描期间“D”中是正极性，在第五个水平扫描期间“E”中成为负极性。这样，CMI按每4个水平扫描期间极性反转。
在CS电路中，由于对时钟端子CK输入第m行的移位寄存器输出SROm和第(m+4)行的移位寄存器输出SROm+4，因此锁存在第m个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(m+4)个水平扫描期间被输入到数据端子D的CMI。例如，在与第一行对应的CS电路41中，在第一水平扫描期间取入CMI的“A”的正极性，并且在第五水平扫描期间取入CMI的“E”的负极性。在与第二行对应的CS电路42中，在第二水平扫描期间取入CMI的“B”的正极性，并且在第六水平扫描期间取入CMI的“F”的负极性。在与第三行对应的CS电路43中，在第三水平扫描期间取入CMI的“C”的正极性，并且在第七水平扫描期间取入CMI的“G”的负极性。在与第四行对应的CS电路44中，在第四水平扫描期间取入CMI的“D”的正极性，并且在第八水平扫描期间取入CMI的“H”的负极性。在与第五行对应的CS电路45中，在第五水平扫描期间取入CMI的“E”的负极性，并且在第九水平扫描期间取入CMI的“I”的正极性。这样，输出图24和图26所示的各CS信号CS。
[实施方式3]
根据图28～图43说明本发明的其他实施方式则如下。另外，为了说明方便，对具有与在上述实施方式1中所示的部件相同功能的部件标注相同的符号，省略其说明。另外，关于在实施方式1中定义了的术语，只要没有特别说明，在本实施例中也遵循其定义来使用。
本实施方式的液晶显示装置3的概略结构与图1和图2中所示的实施方式1的液晶显示装置1相同。由此，省略概略结构的说明，以下，说明栅极线驱动电路30和CS总线驱动电路40的详细结构。在液晶显示装置3中，与实施方式1相同，设置有2条用于从控制电路50(参照图1)对CS总线驱动电路40输入极性信号CMI的信号线。被输入到各信号线的极性信号CMI1、CMI2成为相互的极性反转后的波形。在该结构中，为了实现n线反转(nH)驱动，调整机械信号CMI1、CMI2的极性反转定时，并且设定输入到各行的锁存电路CSL的极性信号CMI1、CMI2。以下，说明具体例。
(实施例8)
图28是表示进行2线(2H)反转驱动的液晶显示装置3中的各种信号的波形的时序图。图28中，极性信号CMI1、CMI2被设定为按每1个水平扫描期间(1H)极性反转，并且相互的极性反转(相反)。
如图28所示，在初始状态下，CS信号CS1～CS5都被固定为一个电位(在图28中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1(与对应的移位寄存器电路SR1的输出SRO1相当)下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是低电平，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻是高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每2个水平扫描期间(2H)极性反转的信号。另外，在图28中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G5在各帧的有效期间(有效扫描期间)中的各第一～第五个1H期间中成为栅极导通电位，在其他的期间中成为栅极截止电位。
而且，CS信号CS1～CS5在对应的栅极信号G1～G5的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后下降，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后上升。另外，在第二帧中该关系逆转，CS信号CS1、CS2各自在对应的栅极信号G1、G2下降之后上升，CS信号CS3、CS4各自在对应的栅极信号G3、G4下降之后下降。
由此，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
图29表示栅极线驱动电路30和CS总线驱动电路40的结构。CS总线驱动电路40与各行对应地具备多个CS电路41、42、43、…、4n。各CS电路41、42、43、…、4n分别具备D闩锁电路41a、42a、43a、…、4na和OR电路41b、42b、43b、…、4nb。栅极线驱动电路30具备多个移位寄存器电路SR1、SR2、SR3、…、SRn。另外，图29中，栅极线驱动电路30和CS总线驱动电路40形成在液晶显示面板的一端侧，但不限于这种情况，也可以各自形成在相互不同的一侧。
对CS电路41的输入信号是与栅极信号G1、G2对应的移位寄存器输出SRO1、SRO2、极性信号CMI1和复位信号RESET，对CS电路42的输入信号是与栅极信号G2、G3对应的移位寄存器输出SRO2、SRO3、极性信号CMI2和复位信号RESET，对CS电路43的输入信号是与栅极信号G3、G4对应的移位寄存器输出SRO3、SRO4、极性信号CMI2和复位信号RESET，对CS电路44的输入信号是与栅极信号G4、G5对应的移位寄存器输出SRO4、SRO5、极性信号CMI1和复位信号RESET。这样，对各CS电路，输入对应的n行的移位寄存器输出SROn和其下一行的移位寄存器输出SROn+1，并且按每2行交替输入极性信号CMI1和极性信号CMI2。极性信号CMI1、CMI2和复位信号RESET从控制电路50输入。
以下，为了便于说明，主要列举与第二行和第三行对应的CS电路42、43为例。图30表示在实施例8的液晶显示装置3的CS总线驱动电路40中被输入输出的各种信号的波形。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK，输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
在第二帧中，在信号M2中的移位寄存器输出SRO2的高电平的期间，被输入到数据端子D的极性信号CMI2的输入状态(低电平)被传送之后，将移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(低电平)锁存，直到信号M2下一次成为高电平为止，保持低电平。
接着，对D闩锁电路42a的时钟端子CK，输入移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。而且，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2在第三帧中成为高电平为止。
另外，在第一行，通过用移位寄存器输出SRO1、SRO2锁存极性信号CMI1，输出图30所示的CS信号CS1。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的数据端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK，输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路44中的OR电路44b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M3在第二帧中成为高电平为止。
在第二帧中，在信号M3中的移位寄存器输出SRO3的高电平的期间，被输入到数据端子D的极性信号CMI2的输入状态(高电平)被传送之后，将移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(高电平)锁存，直到信号M3下一次成为高电平为止，保持高电平。
接着，对D闩锁电路43a的时钟端子CK，输入移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。
而且，输出低电平，直到下一次发生被输入到时钟端子CK的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M3在第三帧中成为高电平为止。
另外，在第四行，通过用移位寄存器输出SRO4、SRO5锁存极性信号CMI1，输出图30所示的CS信号CS4。
这样，通过与各行对应的CS电路41、42、43、…、4n，在2H反转驱动中，对于全帧，能够在该行的栅极信号下降之后，在高低间切换该行的栅极信号下降的时刻(TFT13从导通切换为截止的时刻)的CS信号的电位电平。
即，在本实施例8中，被输出到第n行的CS总线15的CS信号CSn，通过将第n行的栅极信号Gn的上升时的极性信号CMI1的电位电平和第(n+1)行的栅极信号G(n+1)的上升时的极性信号CMI1的电位电平锁存而生成，被输出到第(n+1)行的CS总线15的CS信号CSn+1，通过将第(n+1)行的栅极信号G(n+1)的上升时的极性信号CMI1的电位电平和第(n+2)行的栅极信号G(n+2)的上升时的极性信号CMI1的电位电平锁存而生成。另外，被输出到第(n+2)行的CS总线15的CS信号CSn+2，通过将第(n+2)行的栅极信号G(n+2)的上升时的极性信号CMI2的电位电平和第(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI2的电位电平锁存而生成，被输出到第(n+3)行的CS总线15的CS信号CSn+3，通过将第(n+3)行的栅极信号G(n+3)的上升时的极性信号CMI2的电位电平和第(n+4)行的栅极信号G(n+4)的上升时的极性信号CMI2的电位电平锁存而生成。
由此，在2H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到防止在第一帧中发生显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图31表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图31的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性(正极性或负极性)。例如，在第二个水平扫描期间“B”中是负极性，在第三个水平扫描期间“C”中是正极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为正极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是负极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是负极性，在第四个水平扫描期间“4”中为正极性。这样，CMI1、CMI2按每1个水平扫描期间极性反转，并且相互的极性相反。另外，CMI1、CMI2按每2行被交替输入到CS电路4n。例如，如图29所示，对CS电路41输入CMI1，对CS电路42输入CMI2，对CS电路43输入CMI2，对CS电路44输入CMI1，对CS电路45输入CMI1。
在CS电路4n中，由于对时钟端子CK输入第n行的移位寄存器输出SROn和下一行的第(n+1)行的移位寄存器输出SROn+1，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI1(或CMI2)，并且锁存在第(n+1)个水平扫描期间被输入到数据端子D的CMI1(或CMI2)。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，在第二水平扫描期间取入CMI1的“B”的负极性。在CS电路42中，在第二水平扫描期间取入CMI2的“2”的正极性，并且在第三水平扫描期间取入CMI2的“3”的负极性。在CS电路43中，在第三水平扫描期间取入CMI2的“3”的负极性，并且在第四水平扫描期间取入CMI2的“4”的正极性。在CS电路44中，在第四水平扫描期间取入CMI1的“D”的负极性，并且在第五水平扫描期间取入CMI1的“E”的正极性。这样，输出图28和图30所示的各CS信号CSn。
(实施例9)
图32是表示进行3线(3H)反转驱动的液晶显示装置3中的各种信号的波形的时序图。图32中，与实施例8相同，极性信号CMI1、CMI2被设定为按每1个水平扫描期间(1H)极性反转，并且相互的极性反转(相反)。
如图32所示，在初始状态下，CS信号CS1～CS7都被固定为一个电位(在图32中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻成为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻成为高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每个3H期间极性反转的信号。另外，在图32中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7在各帧的有效期间(有效扫描期间)中的各第一～第七个1H期间中成为栅极导通电位，在其他的期间中成为栅极截止电位。
而且，CS信号CS1～CS7在对应的栅极信号G1～G7的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。另外，在第二帧中该关系逆转，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后上升，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后下降。
由此，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
图33表示栅极线驱动电路30和CS总线驱动电路40的结构。对CS电路41的输入信号是与栅极信号G1、G2对应的移位寄存器输出SRO1、SRO2、极性信号CMI1和复位信号RESET，对CS电路42的输入信号是与栅极信号G2、G3对应的移位寄存器输出SRO2、SRO3、极性信号CMI2和复位信号RESET，对CS电路43的输入信号是与栅极信号G3、G4对应的移位寄存器输出SRO3、SRO4、极性信号CMI1和复位信号RESET，对CS电路44的输入信号是与栅极信号G4、G5对应的移位寄存器输出SRO4、SRO5、极性信号CMI1和复位信号RESET。这样，对各CS电路，输入对应的n行的移位寄存器输出SROn和其下一行的移位寄存器输出SROn+1，并且有规则地(从第n行起，CMI1→CMI2→CMI1→CMI1→CMI2→CMI1)输入极性信号CMI1和极性信号CMI2。极性信号CMI1、CMI2和复位信号RESET从控制电路50输入。
以下，为了便于说明，主要列举与第二行～第四行对应的CS电路42、43、44为例。图34表示在实施例9的液晶显示装置3的CS总线驱动电路40中被输入输出的各种信号的波形。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK，输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
在第二帧中，在信号M2中的移位寄存器输出SRO2的高电平的期间，将被输入到数据端子D的极性信号CMI2的输入状态(低电平)传送之后，将移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(低电平)锁存，直到信号M2下一次成为高电平为止，保持低电平。
接着，对D闩锁电路42a的时钟端子CK，输入移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。而且，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2在第三帧中成为高电平为止。
另外，在第一行，通过用移位寄存器输出SRO1、SRO2锁存极性信号CMI1，输出图34所示的CS信号CS1。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK，输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M3在第二帧中成为高电平为止。
在第二帧中，在信号M3中的移位寄存器输出SRO3的高电平的期间，将被输入到数据端子D的极性信号CMI1的输入状态(低电平)传送之后，将移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI1的输入状态(低电平)锁存，直到信号M3下一次成为高电平为止，保持低电平。
接着，对D闩锁电路43a的时钟端子CK，输入移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。而且，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M3在第三帧中成为高电平为止。
接着，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的数据端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4输出第四行的移位寄存器输出SRO4，并输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK，输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M4在第二帧中成为高电平为止。
在第二帧中，在信号M4中的移位寄存器输出SRO4的高电平的期间，将被输入到数据端子D的极性信号CMI1的输入状态(高电平)传送之后，将移位寄存器输出SRO4的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(高电平)锁存，直到信号M4下一次成为高电平为止，保持高电平。
接着，对D闩锁电路44a的时钟端子CK，输入移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS4的电位从高电平转变为低电平。
而且，输出低电平，直到下一次发生被输入到时钟端子CK的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M4在第三帧中成为高电平为止。
另外，在第五行，通过用移位寄存器输出SRO5、SRO6锁存极性信号CMI2，输出图34所示的CS信号CS5。
如上所述，在本实施例9中，在具有图33所示的结构的液晶显示装置3中，通过调整极性信号CMI1、CMI2与各CS电路的连接关系，能够进行3H反转驱动。由此，在3H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到防止在第一帧中发生显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图35表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图35的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性(正极性或负极性)。例如，在第二个水平扫描期间“B”中是负极性，在第三个水平扫描期间“C”中是正极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为正极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是负极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是负极性，在第四个水平扫描期间“4”中为正极性。这样，CMI1、CMI2按每1个水平扫描期间极性反转，并且相互的极性反转(相反)。另外，CMI1、CMI2被有规则地(CS电路41：CMI1，CS电路42：CMI2，CS电路43：CMI1，CS电路44：CMI1，CS电路45：CMI2，CS电路46：CMI1)输入到各CS电路。
在CS电路4n中，对时钟端子CK，输入第n行的移位寄存器输出SROn和下一行的第(n+1)行的移位寄存器输出SROn+1，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+1)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第二水平扫描期间取入CMI1的“B”的负极性。在CS电路42中，在第二水平扫描期间取入CMI2的“2”的正极性，并且在第三水平扫描期间取入CMI2的“3”的负极性。在CS电路43中，在第三水平扫描期间取入CMI1的“C”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路44中，在第四水平扫描期间取入CMI1的“D”的负极性，并且在第五水平扫描期间取入CMI1的“E”的正极性。这样，输出图32和图34所示的各CS信号CSn。
如上述实施例8和实施例9所示，通过使用相位相互不同的2个极性信号CMI1、CMI2，能够进行2H反转驱动和3H反转驱动。而且，关于4H、…、nH(n线)反转驱动也同样，能够通过调整极性信号CMI1、CMI2与CS电路4n的连接关系来实现。
(实施例10)
说明进行3线(3H)反转驱动的其他的液晶显示装置3。图37是表示该液晶显示装置3中的各种信号的波形的时序图。另外，图37中，极性信号CMI1、CMI2被设定为按每2个水平扫描期间(2H)极性反转，并且相互的极性反转(相反)。
如图37所示，在初始状态下，CS信号CS1～CS7都被固定为一个电位(在图37中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻是低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻是低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻为高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每个3H期间极性反转的信号。另外，在图37中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7在各帧的有效期间(有效扫描期间)中的各第一～第七个1H期间中成为栅极导通电位，在其他的期间中成为栅极截止电位。
而且，CS信号CS1～CS7在对应的栅极信号G1～G7的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。另外，在第二帧中该关系逆转，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后上升，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后下降。
由此，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
图36表示栅极线驱动电路30和CS总线驱动电路40的结构。对各CS电路，输入对应的n行的移位寄存器输出SROn和(n+2)行的移位寄存器输出SROn+2，并且输入极性信号CMI1或极性信号CMI2。
这里，省略与栅极线驱动电路30和CS总线驱动电路40的连接有关的说明，关于3H反转驱动，使用图37和图38进行说明。图38表示在实施例10的液晶显示装置3的CS总线驱动电路40中被输入输出的各种信号的波形。以下，为了便于说明，列举与第二行～第四行对应的CS电路42、43、44为例，说明第一帧的动作。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK，输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路44中的OR电路44b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
另外，在第一行，通过用移位寄存器输出SRO1、SRO3锁存极性信号CMI1，输出图38所示的CS信号CS1。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK，输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M3在第二帧中成为高电平为止。
接着，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的数据端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4输出四行的移位寄存器输出SRO4，并输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK，输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第六行的移位寄存器输出SRO6。另外，该移位寄存器输出SRO6也被输入到CS电路46中的OR电路46b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO6的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO6发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO6的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO6的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M4在第二帧中成为高电平为止。
另外，在第五行，通过用移位寄存器输出SRO5、SRO7锁存极性信号CMI2，输出图38所示的CS信号CS5。
由此，在3H反转驱动方式中，由于在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2与移位寄存器输出SROn的关系。图39表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图39的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第二个水平扫描期间“B”中是正极性，在第三个水平扫描期间“C”中是负极性，在第四个水平扫描期间“D”中是负极性，在第五个水平扫描期间“E”中为正极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是负极性，在第二个水平扫描期间“2”中是负极性，在第三个水平扫描期间“3”中是正极性，在第四个水平扫描期间“4”中为正极性。另外，CMI1、CMI2遵循规定的规则被输入到CS电路4n。
在CS电路4n中，对时钟端子CK输入第n行的移位寄存器输出SROn和第(n+2)行的移位寄存器输出SROn+2，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+2)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第三水平扫描期间取入CMI1的“C”的负极性。在CS电路42中，在第二水平扫描期间取入CMI1的“B”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路43中，在第三水平扫描期间取入CMI2的“3”的正极性，并且在第五水平扫描期间取入CMI2的“5”的负极性。在CS电路44中，在第四水平扫描期间取入CMI1的“D”的负极性，并且在第六水平扫描期间取入CMI1的“F”的正极性。这样，输出图37和图38所示的各CS信号CSn。
(实施例11)
也可以使实施例8所示的进行2线(2H)反转驱动的液晶显示装置3成为以下的结构。即，是对第n行的CS电路4n，输入对应的第n行的移位寄存器输出SROn和第(n+3)行的移位寄存器输出SROn+3的结构。
图40表示栅极线驱动电路30和CS总线驱动电路40的结构。例如，对CS电路42的OR电路42b，输入移位寄存器输出SRO2和第五行的移位寄存器输出SRO5，对D闩锁电路42a的端子D输入极性信号CMI1。对CS电路43的OR电路43b，输入移位寄存器输出SRO3和第六行的移位寄存器输出SRO6，对D闩锁电路43a的端子D输入极性信号CMI2。
图41是表示具备这样的结构，进行2线(2H)反转驱动的液晶显示装置3中的各种信号的波形的时序图。另外，极性信号CMI1、CMI2被设定为按每2个水平扫描期间(2H)极性反转，并且相互的极性反转(相反)。
图42表示在实施例11的液晶显示装置3的CS总线驱动电路40中被输入输出的各种信号的波形。图43表示被输入到CS电路4n的极性信号CMI1(或CMI2)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。CS电路的动作由于与上述的各实施例(特别是实施例5)相同，因此这里省略说明。
[实施方式4]
根据图44～图51说明本发明的其他实施方式则如下。另外，为了说明方便，对具有与在上述实施方式1中所示的部件相同功能的部件标注相同的附图标记，省略其说明。另外，关于在实施方式1中定义了的术语，只要没有特别说明，在本实施例中也遵循其定义来使用。
本实施方式的液晶显示装置4的概略结构与图1和图2所示的实施方式1的液晶显示装置1相同。因而，省略概略结构的说明。以下，说明栅极线驱动电路30和CS总线驱动电路40的详细情况。在本液晶显示装置4中，设置有多条用于从控制电路50(参照图1)对CS总线驱动电路40输入极性信号CMI的信号线。在该结构中，为了实现n线反转(nH)驱动，调整极性信号CMI的条数，并且调整极性反转定时(频率)。以下，说明具体例。
(实施例12)
图44是表示进行3线(3H)反转驱动的液晶显示装置4中的各种信号的波形的时序图。图44中，极性信号CMI1、CMI2、CMI3按每3个水平扫描期间(3H)极性反转，并且CMI1和CMI2错开1个水平扫描期间(1H)，CMI2和CMI3错开1个水平扫描期间(1H)。
如图44所示，在初始状态下，CS信号CS1～CS7都被固定为一个电位(在图44中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻成为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻成为高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级对应的振幅，并且按每3H期间极性反转的信号。另外，在图44中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7在各帧的有效期间(有效扫描期间)中的各第一～第七个1H期间中成为栅极导通电位，在其他的期间中成为栅极截止电位。
而且，CS信号CS1～CS7在对应的栅极信号G1～G7的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。另外，在第二帧中该关系逆转(相反)，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后上升，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后下降。
由此，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
图45表示栅极线驱动电路30和CS总线驱动电路40的结构。对CS电路41的输入信号是与栅极信号G1、G2对应的移位寄存器输出SRO1、SRO2、极性信号CMI1和复位信号RESET，对CS电路42的输入信号是与栅极信号G2、G3对应的移位寄存器输出SRO2、SRO3、极性信号CMI2和复位信号RESET，对CS电路43的输入信号是与栅极信号G3、G4对应的移位寄存器输出SRO3、SRO4、极性信号CMI3和复位信号RESET，对CS电路44的输入信号是与栅极信号G4、G5对应的移位寄存器输出SRO4、SRO5、极性信号CMI1和复位信号RESET。这样，对各CS电路，输入对应的n行的移位寄存器输出SROn和其下一行的移位寄存器输出SROn+1，并且有规则地(从第n行起，CMI1→CMI2→CMI3→CMI1→CMI2→CMI3)输入极性信号CMI1和极性信号CMI2。极性信号CMI1、CMI2、CMI3和复位信号RESET从控制电路50被输入。
以下，为了便于说明，主要列举与第二行和第三行对应的CS电路42、43为例。图46表示在实施例12的液晶显示装置4的CS总线驱动电路40中被输入输出的各种信号的波形。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK，输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第三行的移位寄存器输出SRO3。另外，该移位寄存器输出SRO3也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
在第二帧中，在信号M2中的移位寄存器输出SRO2的高电平的期间，将被输入到数据端子D的极性信号CMI2的输入状态(低电平)传送之后，将移位寄存器输出SRO2的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(低电平)锁存，直到信号M2下一次成为高电平为止，保持低电平。
接着，对D闩锁电路42a的时钟端子CK，输入移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。而且，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2在第三帧中成为高电平为止。
另外，在第一行，通过用移位寄存器输出SRO1、SRO2锁存极性信号CMI1，输出图46所示的CS信号CS1。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的端子D输入极性信号CMI3，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK，输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI3的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI3的输入状态即高电平。然后，保持高电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第四行的移位寄存器输出SRO4。另外，该移位寄存器输出SRO4也被输入到CS电路43中的OR电路43b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI3的输入状态即低电平。即，在移位寄存器输出SRO4发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI3的输入状态即低电平。然后，保持低电平，直到信号M3在第二帧中成为高电平为止。
在第二帧中，在信号M3中的移位寄存器输出SRO3的高电平的期间，将被输入到数据端子D的极性信号CMI3的输入状态(低电平)传送之后，将移位寄存器输出SRO3的电位变化(从高到低)被输入时的极性信号CMI3的输入状态(低电平)锁存，直到信号M3下一次成为高电平为止，保持低电平。
接着，对D闩锁电路43a的时钟端子CK，输入移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI3的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。而且，输出高电平，直到发生被输入到时钟端子CK的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI3的输入状态即高电平。然后，保持高电平，直到信号M3在第三帧中成为高电平为止。
接着，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的数据端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4输出第四行的移位寄存器输出SRO4，并输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK，输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M4在第二帧中成为高电平为止。
在第二帧中，在信号M4中的移位寄存器输出SRO4的高电平的期间，将被输入到数据端子D的极性信号CMI1的输入状态(高电平)传送之后，将移位寄存器输出SRO4的电位变化(从高到低)被输入时的极性信号CMI2的输入状态(高电平)锁存，直到信号M4下一次成为高电平为止，保持高电平。
接着，对D闩锁电路44a的时钟端子CK，输入移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS4电位从高电平转变为低电平。
而且，输出低电平，直到下一次发生被输入到时钟端子CK的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M4在第三帧中成为高电平为止。
另外，在第五行，通过用移位寄存器输出SRO5、SRO6锁存极性信号CMI2，输出图46所示的CS信号CS5。
如上所述，在本实施例12中，通过使用按每3H极性反转并且相互的相位错开的极性信号CMI1、CMI2、CMI3，能够进行3H反转驱动。由此，在3H反转驱动方式中，在第一帧中也能够使CS总线驱动电路40适当地动作，因此能够消除在第一帧中成为横线的原因的上述非正常的波形，能够起到消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高这样的效果。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2、CMI3与移位寄存器输出SROn的关系。图47表示被输入到CS电路4n的极性信号(CMI1、CMI 2和CMI3中的任意)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图47的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性(正极性或负极性)。例如，在第一个水平扫描期间“A”中是正极性，在第二个水平扫描期间“B”中是负极性，在第三个水平扫描期间“C”中是负极性，在第四个水平扫描期间“D”中为负极性，关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是正极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是负极性，在第四个水平扫描期间“4”中为负极性。关于CMI3，编号a～1分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“a”中是正极性，在第二个水平扫描期间“b”中是正极性，在第三个水平扫描期间“c”中是正极性，在第四个水平扫描期间“d”中为负极性。这样，CMI1、CMI2、CMI3按每3个水平扫描期间极性反转，并且CMI1和CMI2的相位错开1个水平扫描期间，CMI2和CMI3的相位错开1个水平扫描期间。另外，CMI1、CMI2、CMI3被有规则地(CS电路41：CMI1，CS电路42：CMI2，CS电路43：CMI3，CS电路44：CMI1，CS电路45：CMI2，CS电路46：CMI3)输入到各CS电路。
在CS电路4n中，对时钟端子CK输入第n行的移位寄存器输出SROn和下一行的第(n+1)行的移位寄存器输出SROn+1，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+1)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第二水平扫描期间取入CMI1的“B”的负极性。在CS电路42中，在第二水平扫描期间取入CMI2的“2”的正极性，并且在第三水平扫描期间取入CMI2的“3”的负极性。在CS电路43中，在第三水平扫描期间取入CMI3的“c”的正极性，并且在第四水平扫描期间取入CMI3的“d”的负极性。在CS电路44中，在第四水平扫描期间取入CMI1的“D”的负极性，并且在第五水平扫描期间取入CMI1的“E”的正极性。这样，输出图44和图46所示的各CS信号CSn。
如上述实施例12所示，通过使用频率不同的多个极性信号CMI1、CMI2、CMI3，能够进行3H反转驱动。而且，关于4H，…，nH(n线)也同样，能够通过改变频率和极性信号的条数来实现。例如，在4H反转驱动中，采用如下结构即可：利用4个极性信号CMI1～CMI4，以按每4H极性反转的方式设定各极性信号的频率，并且向各CS电路依次输入各极性信号。
(实施例13)
在上述实施例12中，是对第n行的CS电路4n，输入对应的第n行的移位寄存器输出SROn和其下一行(第(n+1)行)的移位寄存器输出SROn+1的结构，但是本发明的液晶显示装置4不限于该结构，例如，也可以如图49所示，是对第n行的CS电路4n，输入对应的第n行的移位寄存器输出SROn和第(n+3)行的移位寄存器输出SROn+3的结构。即，对CS电路41，输入对应的第一行的移位寄存器输出SRO1和第四行的移位寄存器输出SRO4。图48是表示具备这样的结构，进行3线(3H)反转驱动的液晶显示装置4中的各种信号的波形的时序图。另外，图48中，与实施例12相同，极性信号CMI1、CMI2、CMI3按每3个水平扫描期间(3H)极性反转，并且CMI1和CMI2错开1个水平扫描期间(1H)，CMI2和CMI3错开1个水平扫描期间(1H)。另外，本实施例13的极性信号CMI1、CMI2、CMI3的极性反转定时与实施例12不同。
如图48所示，在初始状态下，CS信号CS1～CS7都被固定为一个电位(在图48中是低电平)。在第一帧中，第一行的CS信号CS1在对应的栅极信号G1下降的时刻是高电平，第二行的CS信号CS2在对应的栅极信号G2下降的时刻是高电平，第三行的CS信号CS3在对应的栅极信号G3下降的时刻是高电平。另一方面，第四行的CS信号CS4在对应的栅极信号G4下降的时刻是低电平，第五行的CS信号CS5在对应的栅极信号G5下降的时刻为低电平。第六行的CS信号CS6在对应的栅极信号G6下降的时刻成为低电平。而且，第七行的CS信号CS7在对应的栅极信号G7下降的时刻成为高电平。
这里，源极信号S成为具有与影像信号表示的灰度等级相应的振幅，并且按每3H期间极性反转的信号。另外，在图48中，由于假设显示均匀的影像的情况，因此源极信号S的振幅是一定的。另一方面，栅极信号G1～G7在各帧的有效期间(有效扫描期间)中的各第一～第七个1H期间中成为栅极导通电位，在其他的期间中成为栅极截止电位。
而且，CS信号CS1～CS7在对应的栅极信号G1～G7的下降之后，电位电平在高低间转变。具体而言，在第一帧中，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后下降，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后上升。另外，在第二帧中该关系逆转(相反)，CS信号CS1、CS2、CS3各自在对应的栅极信号G1、G2、G3下降之后上升，CS信号CS4、CS5、CS6各自在对应的栅极信号G4、G5、G6下降之后下降。
由此，能够消除在第一帧中显示影像中产生的明暗形成的横线，实现显示品质的提高。
这里，说明用于实现上述控制的栅极线驱动电路30和CS总线驱动电路40的具体结构。
图49表示栅极线驱动电路30和CS总线驱动电路40的结构。对CS电路41的输入信号是与栅极信号G1、G4对应的移位寄存器输出SRO1、SRO4、极性信号CMI1和复位信号RESET，对CS电路42的输入信号是与栅极信号G2、G5对应的移位寄存器输出SRO2、SRO5、极性信号CMI2和复位信号RESET，对CS电路43的输入信号是与栅极信号G3、G6对应的移位寄存器输出SRO3、SRO6、极性信号CMI3和复位信号RESET，对CS电路44的输入信号是与栅极信号G4、G7对应的移位寄存器输出SRO4、SRO7、极性信号CMI1和复位信号RESET。这样，对各CS电路，输入对应的n行的移位寄存器输出SROn和其下一行的移位寄存器输出SROn+3，并且按每1行依次(从第n行起，CMI1→CMI2→CMI3→CMI1→CMI2→CMI3)输入极性信号CMI1、CMI2、CMI3。极性信号CMI1、CMI2、CMI3和复位信号RESET从控制电路50输入。
以下，为便于说明，主要列举与第二行～第四行对应的CS电路42、43、44为例，说明第一帧的动作。
首先，说明第二行的各种信号的波形的变化。在初始状态下，对CS电路42中的D闩锁电路42a的端子D输入极性信号CMI2，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路42a的输出端子Q输出的CS信号CS2的电位被保持为低电平。
然后，从移位寄存器电路SR2将与被供给到第二行的栅极线12的栅极信号G2对应的移位寄存器输出SRO2输出，并输入到CS电路42中的OR电路42b的一个端子。于是，对时钟端子CK，输入信号M2中的移位寄存器输出SRO2的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即高电平。即，在移位寄存器输出SRO2发生电位变化(从低到高)的定时，CS信号CS2的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO2的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO2的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即高电平。然后，保持高电平，直到信号M2成为高电平为止。
接着，对OR电路42b的另一个端子，输入在栅极线驱动电路30中移位到第五行的移位寄存器输出SRO5。另外，该移位寄存器输出SRO5也被输入到CS电路45中的OR电路45b的一个端子。
对D闩锁电路42a的时钟端子CK，输入信号M2中的移位寄存器输出SRO5的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI2的输入状态即低电平。即，在移位寄存器输出SRO5发生电位变化(从低到高)的定时，CS信号CS2的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M2中的移位寄存器输出SRO5的电位变化(从高到低)为止(信号M2为高电平的期间)。接着，当对时钟端子CK输入信号M2中的移位寄存器输出SRO5的电位变化(从高到低)时，锁存此时的极性信号CMI2的输入状态即低电平。然后，保持低电平，直到信号M2在第二帧中成为高电平为止。
接着，说明第三行的各种信号的波形的变化。在初始状态下，对CS电路43中的D闩锁电路43a的端子D输入极性信号CMI3，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路43a的输出端子Q输出的CS信号CS3的电位被保持为低电平。
然后，从移位寄存器电路SR3将与被供给到第三行的栅极线12的栅极信号G3对应的移位寄存器输出SRO3输出，并输入到CS电路43中的OR电路43b的一个端子。于是，对时钟端子CK，输入信号M3中的移位寄存器输出SRO3的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI3的输入状态即高电平。即，在移位寄存器输出SRO3发生电位变化(从低到高)的定时，CS信号CS3的电位从低电平转变为高电平。输出高电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO3的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO3的电位变化(从高到低)时，锁存此时的极性信号CMI3的输入状态即高电平。然后，保持高电平，直到信号M3成为高电平为止。
接着，对OR电路43b的另一个端子，输入在栅极线驱动电路30中移位到第六行的移位寄存器输出SRO6。另外，该移位寄存器输出SRO6也被输入到CS电路46中的OR电路45b的一个端子。
对D闩锁电路43a的时钟端子CK，输入信号M3中的移位寄存器输出SRO6的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI3的输入状态即低电平。即，在移位寄存器输出SRO6发生电位变化(从低到高)的定时，CS信号CS3的电位从高电平转变为低电平。输出低电平，直到发生被输入到时钟端子CK的信号M3中的移位寄存器输出SRO6的电位变化(从高到低)为止(信号M3为高电平的期间)。接着，当对时钟端子CK输入信号M3中的移位寄存器输出SRO6的电位变化(从高到低)时，锁存此时的极性信号CMI3的输入状态即低电平。然后，保持低电平，直到信号M3在第二帧中成为高电平为止。
接着，说明第四行的各种信号的波形的变化。在初始状态下，对CS电路44中的D闩锁电路44a的数据端子D输入极性信号CMI1，对复位端子CL输入复位信号RESET。根据该复位信号RESET，从D闩锁电路44a的输出端子Q输出的CS信号CS4的电位被保持为低电平。
然后，从移位寄存器电路SR4输出四行的移位寄存器输出SRO4，并输入到CS电路44中的OR电路44b的一个端子。于是，对时钟端子CK，输入信号M4中的移位寄存器输出SRO4的电位变化(从低到高)，并传送此时被输入到数据端子D的极性信号CMI1的输入状态即低电平。而且，输出低电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO4的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO4的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即低电平。然后，保持低电平，直到信号M4成为高电平为止。
接着，对OR电路44b的另一个端子，输入在栅极线驱动电路30中移位到第七行的移位寄存器输出SRO7。另外，该移位寄存器输出SRO7也被输入到CS电路47中的OR电路47b的一个端子。
对D闩锁电路44a的时钟端子CK，输入信号M4中的移位寄存器输出SRO7的电位变化(从低到高)，并传送此时被输入到端子D的极性信号CMI1的输入状态即高电平。即，在移位寄存器输出SRO7发生电位变化(从低到高)的定时，CS信号CS4的电位从低电平转变为高电平。而且，输出高电平，直到下一次发生被输入到时钟端子CK的信号M4中的移位寄存器输出SRO7的电位变化(从高到低)为止(信号M4为高电平的期间)。接着，当对时钟端子CK输入信号M4中的移位寄存器输出SRO7的电位变化(从高到低)时，锁存此时的极性信号CMI1的输入状态即高电平。然后，保持高电平，直到信号M4在第二帧中成为高电平为止。
根据上述的动作，如图49和图50所示，在第一行～第三行，对应的行的栅极信号下降的时刻(TFT13从导通切换为截止的时刻)的CS信号的电位电平在该行的栅极信号下降之后下降，在第四行～第六行，对应的行的栅极信号下降的时刻(TFT13从导通转换为截止的时刻)的CS信号的电位电平在该行的栅极信号下降之后上升。
如上所述，在本实施例13中，在对第n行的CS电路4n输入对应的第n行的移位寄存器输出SROn和下一行(第(n+1)行)之后的行(在上述的例子中是第(n+3)行)的移位寄存器输出SROn+α的结构中，通过调整极性信号CMI1、CMI2、CMI3的极性反转定时，也能够进行nH反转驱动(在上述的例子中是3H反转驱动)。
这里，说明被输入到CS电路4n的极性信号CMI1、CMI2、CMI3与移位寄存器输出SROn的关系。图51表示被输入到CS电路4n的极性信号(CMI1、CMI2和CMI3中的任意)、移位寄存器输出SROn和从CS电路4n输出的CS信号CSn的对应关系。
关于图51的CMI1，编号A～L分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性(正极性或负极性)。例如，在第一个水平扫描期间“A”中是正极性，在第二个水平扫描期间“B”中是正极性，在第三个水平扫描期间“C”中是正极性，在第四个水平扫描期间“D”中为负极性。关于CMI2，编号1～12分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“1”中是负极性，在第二个水平扫描期间“2”中是正极性，在第三个水平扫描期间“3”中是正极性，在第四个水平扫描期间“4”中成为正极性。关于CMI3，编号a～1分别与1个水平扫描期间对应，表示各1个水平扫描期间中的极性。例如，在第一个水平扫描期间“a”中是负极性，在第二个水平扫描期间“b”中是负极性，在第三个水平扫描期间“c”中是正极性，在第四个水平扫描期间“d”中成为正极性。这样，CMI1、CMI2、CMI3按每3个水平扫描期间极性反转，并且CMI1和CMI2的相位错开1个水平扫描期间，CMI2和CMI3的相位错开1个水平扫描期间。另外，CMI1、CMI2、CMI3被有规则地(CS电路41：CMI1，CS电路42：CMI2，CS电路43：CMI3，CS电路44：CMI1，CS电路45：CMI2，CS电路46：CMI3)输入到各CS电路。
在CS电路4n中，由于对时钟端子CK输入第n行的移位寄存器输出SROn和下一行的第(n+3)行的移位寄存器输出SROn+3，因此锁存在第n个水平扫描期间被输入到数据端子D的CMI，并且锁存在第(n+3)个水平扫描期间被输入到数据端子D的CMI。例如，在CS电路41中，在第一水平扫描期间取入CMI1的“A”的正极性，并且在第四水平扫描期间取入CMI1的“D”的负极性。在CS电路42中，在第二水平扫描期间取入CMI2的“2”的正极性，并且在第五水平扫描期间取入CMI2的“5”的负极性。在CS电路43中，在第三水平扫描期间取入CMI3的“c”的正极性，并且在第六水平扫描期间取入CMI3的“f”的负极性。在CS电路44中，在第四水平扫描期间取入CMI1的“D”的负极性，并且在第七水平扫描期间取入CMI1的“G”的正极性。这样，输出图48和图50所示的各CS信号CSn。
如上述实施例13所示，通过使用频率不同的多个极性信号CMI1、CMI2、CMI3，能够进行3H反转驱动。而且，关于4H，…，nH(n线)反转驱动也同样，能够通过改变频率和极性信号的条数来实现。例如，在4H反转驱动中，采用如下结构即可：利用4个极性信号CMI1～CMI4，以按每4H极性反转的方式设定各极性信号的频率，向各CS电路依次输入各极性信号的结构。
本发明的保持电路不限定于上述D闩锁电路，也可以构成为例如存储器电路。
本发明的液晶显示装置中的栅极线驱动电路30也可以采用图58所示的结构。图59是表示具备该栅极线驱动电路30的液晶显示装置的结构的方框图。图60是表示构成栅极线驱动电路30的移位寄存器电路301的结构的方框图。各级的移位寄存器电路301具备触发器RS-FF、开关电路SW1、SW2。图61是表示触发器RS-FF的结构的电路图。
如图61所示，触发器RS-FF包括：构成CMOS电路的P沟道晶体管p2和N沟道晶体管n3；构成CMOS电路的P沟道晶体管p1和N沟道晶体管n1；P沟道晶体管p3；N沟道晶体管n2；N沟道晶体管4；SB端子；RB端子；INIT端子；和Q端子·QB端子，其中，p2的栅极、n3的栅极、p1的漏极、n1的漏极和QB端子连接，并且p2的漏极、n3的漏极、p3的漏极、p1的栅极、n1的栅极和Q端子连接，n3的源极和n2的漏极连接，SB端子与p3的栅极和n2的栅极连接，RB端子与p3的源极、p2的源极和n4的栅极连接，n1的源极和n4的漏极连接，INIT端子与n4的源极连接，p1的源极与VDD连接，n2的源极与VSS连接。这里，p2、n3、p1和n1构成锁存电路LC，p3作为置位晶体管ST发挥作用，n2、n4作为锁存解除晶体管(释放晶体管)LRT发挥作用。
图62是表示触发器RS-FF的动作的时序图。例如，在图62的t1，对Q端子输出RB端子的Vdd，n1导通(ON)，对QB端子输出INIT(Low，低)。在t2，由于SB信号成为High(高)，p3截止(OFF)，n2导通(ON)，因此维持t1的状态。在t3，由于RB信号成为Low(低)，因此，p1导通(ON)，对QB端子输出Vdd(High，高)。
如图60所示，触发器RS-FF的QB端子与开关电路SW1的N沟道侧栅极、开关电路SW2的P沟道侧栅极连接，开关电路SW1的一个导通电极与VDD连接，开关电路SW1的另一个导通电极与作为该级的输出端子的OUTB端子和开关电路SW2的一个导通电极连接，开关电路SW2的另一个导通电极与时钟信号输入用的CKB端子连接。
在移位寄存器电路301中，在触发器FF的QB信号是Low(低)的期间，开关SW2截止(OFF)，开关电路SW1导通(ON)，因此OUTB信号成为High(高)，在QB信号是High(高)的期间，由于开关电路SW2导通(ON)，开关电路SW1截止(OFF)，因此取入CKB信号，从OUTB端子输出。
在移位寄存器电路301中，本级的OUTB端子与下一级的SB端子连接，下一级的OUTB端子与本级的RB端子连接。例如，n级的移位寄存器电路SRn的OUTB端子与(n+1)级的移位寄存器电路SRn+1的SB端子连接，(n+1)级的移位寄存器电路SRn+1的OUTB端子与n级的移位寄存器电路SRn的RB端子连接。另外，对移位寄存器电路SR的初级SR1的SB端子输入GSPB信号。另外，在栅极驱动器GD中，奇数级的CKB端子和偶数级的CKB端子与不同的GCK线(供给GCK的线)连接，各级的INIT端子与共用的INIT线(供给INIT信号的线)连接。例如，n级的移位寄存器电路SRn的CKB端子与GCK2线连接，(n+1)级的移位寄存器电路SRn+1的CKB端子与GCK1线连接，n级的移位寄存器电路SRn和(n+1)级的移位寄存器电路SRn+1各自的INIT端子与共用的INIT信号线连接。
本发明的液晶显示装置的显示驱动电路还能够采用以下的结构。
上述显示驱动电路对显示面板进行驱动，该显示面板包括：扫描信号线；根据该扫描信号线而导通/截止的开关元件；与该开关元件的一端连接的像素电极；以及，具备多个包括与该像素电极电容耦合的保持电容配线而构成的行，并且与上述各行的开关元件的另一端连接的数据信号线，上述显示驱动电路是用于进行与上述像素电极的电位相应的灰度等级显示的显示驱动电路，包括：输出依次被分配到各行的在水平扫描期间用于使该行的开关元件导通的扫描信号的扫描信号线驱动电路；进行n线反转驱动的数据信号线驱动电路，输出极性与垂直扫描期间同步反转，并且对于同一行的所有像素，极性相同且按每相邻的n(n是2以上的整数)行极性反转的数据信号；和在各行的水平扫描期间之后，输出电位根据该水平扫描期间中的数据信号的极性而在高低电平间转变的保持电容配线信号的保持电容配线驱动电路，上述保持电容配线信号构成为：以使对应的行的开关元件从导通转换为截止的时刻的该行的上述保持电容配线信号的电位按每相邻的n行相互不同的方式，输出该保持电容配线信号。
另外，上述显示驱动电路是在显示装置中使用且具备移位寄存器的显示驱动电路，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使被写入该像素电极的信号电位向与该信号电位的极性相应的朝向变化，其中，与移位寄存器的各级对应地各设置有1个保持电路，并且对各保持电路输入保持对象信号，本级的输出信号和本级的后一级的输出信号被输入到与本级对应的逻辑电路，当该逻辑电路的输出为有效时，与本级对应的保持电路取入并保持上述保持对象信号，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号，供给到与和本级对应的像素形成电容的保持电容配线，使被输入到多个保持电路的保持对象信号的相位与被输入到其他多个保持电路的保持对象信号的相位不同。
另外，上述显示驱动电路是在显示装置中使用且具备移位寄存器的显示驱动电路，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使被写入该像素电极的信号电位向与该信号电位的极性相应的朝向变化，其中，与移位寄存器的各级对应地各设置有1个保持电路，并且对各保持电路输入保持对象信号，本级的输出信号和下一级的后一级的输出信号被输入到与本级对应的逻辑电路，当该逻辑电路的输出为有效时，与本级对应的保持电路取入并保持上述保持对象信号，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号，供给到与和本级对应的像素形成电容的保持电容配线。
另外，上述显示驱动电路是在显示装置中使用的显示驱动电路，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使被写入该像素电极的信号电位向与该信号电位的极性相应的朝向变化，其中，按每n个水平扫描期间(n是2以上的整数)使被供给到数据信号线的数据信号的极性反转，并且使在被供给到与像素连接的扫描信号线的扫描信号从有效变成无效时的保持电容配线信号的电位按每相邻的n行不同，该保持电容配线信号被供给到与该像素的像素电极形成电容的保持电容配线。
本发明的显示驱动电路，其特征在于：是在显示装置中使用的显示驱动电路，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化，上述显示驱动电路使被供给到数据信号线的信号电位的极性按每n个水平扫描期间(n是2以上的整数)反转，并且使从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同。
在上述显示驱动电路中，根据保持电容配线信号，使被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化。由此，实现CC驱动。
而且，根据上述结构，在n线(nH)反转驱动中，从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同。由此，例如在2线反转驱动的情况下，能够消除在显示影像的最初帧中产生的明暗形成的横线。由此，在进行CC驱动的显示装置中，在n线反转驱动的情况下，能够消除显示影像中产生的明暗形成的横线，实现显示品质的提高。
在上述显示驱动电路中，具备包括与多条扫描信号线的各条对应地设置的多级的移位寄存器，与上述移位寄存器的各级对应地各设置有1个保持电路，并且对各保持电路输入保持对象信号，本级的输出信号和本级的后一级的输出信号被输入到与本级对应的逻辑电路，当上述逻辑电路的输出成为有效时，与本级对应的保持电路取入并保持上述保持对象信号，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号，供给到与和本级对应的像素的像素电极形成电容的保持电容配线，使被输入到多个保持电路的保持对象信号的相位与被输入到其他多个保持电路的保持对象信号的相位不同。
在上述显示驱动电路中，具备包括与多条扫描信号线的各条对应地设置的多级的移位寄存器，与上述移位寄存器的各级对应地各设置有1个保持电路，并且对各保持电路输入保持对象信号，本级的输出信号和下一级的后一级的输出信号被输入到与本级对应的逻辑电路，当上述逻辑电路的输出为有效时，与本级对应的保持电路取入并保持上述保持对象信号，将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出作为上述保持电容配线信号，供给到与和本级对应的像素的像素电极形成电容的保持电容配线。
在上述显示驱动电路中，各保持电路在上述移位寄存器的相互不同的级的输出信号为有效的各自的保持定时保持上述保持对象信号，
上述保持对象信号是在规定的定时极性反转的信号，被输入到上述逻辑电路的本级的输出信号为有效时的该保持对象信号的极性，与被输入到该逻辑电路的后一级的输出信号为有效时的该保持对象信号的极性相互不同。
在上述显示驱动电路中，在同一水平扫描期间进行保持动作的2个保持电路中，对一个保持电路输入第一保持对象信号，对另一个保持电路输入第二保持对象信号。
在上述显示驱动电路中，上述第一保持对象信号和第二保持对象信号各自的极性反转定时相互不同。
在上述显示驱动电路中，与本级对应的保持电路包括：输入本级的移位寄存器的输出信号的第一输入部；输入上述保持对象信号的第二输入部；和向与本级对应的保持电容配线输出上述保持电容配线信号的输出部，将被输入到上述第一输入部的上述本级的输出信号为有效时的被输入到上述第二输入部的上述保持对象信号的第一电位，作为上述保持电容配线信号的第一电位输出，在被输入到上述第一输入部的上述本级的输出信号是有效的期间，根据被输入到上述第二输入部的上述保持对象信号的电位的变化，上述保持电容配线信号的电位变化，将被输入到上述第一输入部的上述本级的输出信号为无效时的被输入到上述第二输入部的上述保持对象信号的第二电位，作为上述保持电容配线信号的第二电位输出。
在上述显示驱动电路中，上述移位寄存器的第m级的输出信号和第(m+n)级的输出信号被输入到与第m级对应的逻辑电路，并且被输入到第m级的保持电路的上述保持对象信号的极性按每n个水平扫描期间反转。
在上述显示驱动电路中，上述各保持电路作为D闩锁电路或存储器电路而构成。
本发明的显示装置的特征在于，包括：上述任一种的显示驱动电路；和显示面板。
本发明的显示驱动方法，其特征在于：是对显示装置进行驱动的显示驱动方法，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化，在上述显示驱动方法中，使被供给到数据信号线的信号电位的极性按每n个水平扫描期间(n是2以上的整数)反转，并且使从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同。
另外，本发明的显示装置优选是液晶显示装置。
本发明不限于上述的实施方式，根据技术常识适当变更上述实施方式而得到的实施方式、将它们组合而得到的实施方式也包含在本发明的实施方式中。
产业上的可利用性
本发明能够特别适于应用在有源矩阵型液晶显示装置的驱动中。
附图标记的说明
1：液晶显示装置(显示装置)
10：液晶显示面板(显示面板)
11：源极总线(数据信号线)
12：栅极线(扫描信号线)
13：TFT(开关元件)
14：像素电极
15：CS总线(保持电容配线)
20：源极总线驱动电路(数据信号线驱动电路)
30：栅极线驱动电路(扫描信号线驱动电路)
40：CS总线驱动电路(保持电容配线驱动电路)
4n：CS电路
4na：D闩锁电路(保持电路，保持电容配线驱动电路)
4nb：OR电路(逻辑电路)(或电路)
50：控制电路(control circuit)
SR：移位寄存器电路
CMI：极性信号(保持对象信号)

Claims (11)

1.一种显示驱动电路，其特征在于：
所述显示驱动电路在显示装置中使用，该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化，
所述显示驱动电路使被供给到数据信号线的信号电位的极性按每n个水平扫描期间反转，并且使从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同，其中，n是2以上的整数。
2.根据权利要求1所述的显示驱动电路，其特征在于：
具备移位寄存器，该移位寄存器包括与多条扫描信号线的各条对应地设置的多级，
与所述移位寄存器的各级对应地各设置有1个保持电路，并且对各保持电路输入保持对象信号，
本级的输出信号和本级的后一级的输出信号被输入到与本级对应的逻辑电路，
当所述逻辑电路的输出为有效时，与本级对应的保持电路取入并保持所述保持对象信号，
将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出，作为所述保持电容配线信号供给到与和本级对应的像素的像素电极形成电容的保持电容配线，
使被输入到多个保持电路的保持对象信号的相位与被输入到其他多个保持电路的保持对象信号的相位不同。
3.根据权利要求1所述的显示驱动电路，其特征在于：
具备移位寄存器，该移位寄存器包括与多条扫描信号线的各条对应地设置的多级，
与所述移位寄存器的各级对应地各设置有1个保持电路，并且对各保持电路输入保持对象信号，
本级的输出信号和下一级的后一级的输出信号被输入到与本级对应的逻辑电路，
当所述逻辑电路的输出为有效时，与本级对应的保持电路取入并保持所述保持对象信号，
将本级的输出信号供给到与和本级对应的像素连接的扫描信号线，并且将与本级对应的保持电路的输出，作为所述保持电容配线信号，供给到与和本级对应的像素的像素电极形成电容的保持电容配线。
4.根据权利要求2或3所述的显示驱动电路，其特征在于：
各保持电路在所述移位寄存器的相互不同的级的输出信号为有效的各自的保持定时，保持所述保持对象信号，
所述保持对象信号是在规定的定时极性反转的信号，被输入到所述逻辑电路的本级的输出信号为有效时的该保持对象信号的极性，与被输入到该逻辑电路的后一级的输出信号为有效时的该保持对象信号的极性相互不同。
5.根据权利要求2所述的显示驱动电路，其特征在于：
在同一水平扫描期间进行保持动作的2个保持电路中，对一个保持电路输入第一保持对象信号，对另一个保持电路输入第二保持对象信号。
6.根据权利要求5所述的显示驱动电路，其特征在于：
所述第一保持对象信号和第二保持对象信号各自的极性反转定时相互不同。
7.根据权利要求2或3所述的显示驱动电路，其特征在于：
与本级对应的保持电路包括：
输入本级的移位寄存器的输出信号的第一输入部；
输入所述保持对象信号的第二输入部；和
向与本级对应的保持电容配线输出所述保持电容配线信号的输出部，
将被输入到所述第一输入部的所述本级的输出信号为有效时的被输入到所述第二输入部的所述保持对象信号的第一电位，作为所述保持电容配线信号的第一电位输出，
在被输入到所述第一输入部的所述本级的输出信号为有效的期间，根据被输入到所述第二输入部的所述保持对象信号的电位的变化，所述保持电容配线信号的电位变化，
将被输入到所述第一输入部的所述本级的输出信号为无效时的被输入到所述第二输入部的所述保持对象信号的第二电位，作为所述保持电容配线信号的第二电位输出。
8.根据权利要求2或3所述的显示驱动电路，其特征在于：
所述移位寄存器的第m级的输出信号和第(m+n)级的输出信号被输入到与第m级对应的逻辑电路，并且被输入到第m级的保持电路的所述保持对象信号的极性按每n个水平扫描期间反转。
9.根据权利要求2至8中任一项所述的显示驱动电路，其特征在于：
所述各保持电路作为D闩锁电路或存储器电路而构成。
10.一种显示装置，其特征在于，包括：
权利要求1至9中任一项所述的显示驱动电路；和
显示面板。
11.一种显示驱动方法，其特征在于：
所述显示驱动方法对显示装置进行驱动，
该显示装置通过向与包含在像素中的像素电极形成电容的保持电容配线供给保持电容配线信号，使从数据信号线被写入像素电极的信号电位向与该信号电位的极性相应的朝向变化，
在所述显示驱动方法中，使被供给到数据信号线的信号电位的极性按每n个水平扫描期间反转，并且使从数据信号线被写入像素电极的信号电位的变化的朝向按每相邻的n行不同，其中，n是2以上的整数。
CN201080026978.5A 2009-06-17 2010-02-24 显示驱动电路、显示装置和显示驱动方法 Expired - Fee Related CN102804254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-144752 2009-06-17
JP2009144752 2009-06-17
PCT/JP2010/001254 WO2010146741A1 (ja) 2009-06-17 2010-02-24 表示駆動回路、表示装置及び表示駆動方法

Publications (2)

Publication Number Publication Date
CN102804254A true CN102804254A (zh) 2012-11-28
CN102804254B CN102804254B (zh) 2016-04-20

Family

ID=43356078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080026978.5A Expired - Fee Related CN102804254B (zh) 2009-06-17 2010-02-24 显示驱动电路、显示装置和显示驱动方法

Country Status (3)

Country Link
US (1) US8780017B2 (zh)
CN (1) CN102804254B (zh)
WO (1) WO2010146741A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180209A1 (zh) * 2014-05-26 2015-12-03 深圳市华星光电技术有限公司 液晶面板的电路结构及液晶面板的驱动方法
CN107925558A (zh) * 2015-08-26 2018-04-17 堺显示器制品株式会社 数据收发装置及显示装置
CN108074527A (zh) * 2016-11-17 2018-05-25 上海和辉光电有限公司 一种双向扫描驱动电路、工作方法及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112012008645A2 (pt) 2009-10-16 2016-04-19 Sharp Kk circuito de acionamento de exibição, dispositivo de exibição e método de acionamento de exibição
BR112012008660A2 (pt) 2009-10-16 2016-04-19 Sharp Kk circuito de acionamento de exibição, dispositivo de exibição, e método de acionamento de exibição
JP6668193B2 (ja) * 2016-07-29 2020-03-18 株式会社ジャパンディスプレイ センサ及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532601A (zh) * 2003-03-20 2004-09-29 ������������ʽ���� 液晶显示装置及其驱动方法
JP2006058803A (ja) * 2004-08-24 2006-03-02 Seiko Epson Corp 電気光学装置、その駆動方法及び電子機器
WO2006109376A1 (ja) * 2005-04-05 2006-10-19 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
US20060239085A1 (en) * 2004-04-20 2006-10-26 Innolux Display Corp. Dynamic shift register
US20080055300A1 (en) * 2006-09-01 2008-03-06 Epson Imaging Devices Corporation Electrooptic device, driving circuit, and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3402277B2 (ja) 1999-09-09 2003-05-06 松下電器産業株式会社 液晶表示装置及び駆動方法
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
JP4393549B2 (ja) 2005-03-18 2010-01-06 シャープ株式会社 液晶表示装置
JP2007140191A (ja) 2005-11-18 2007-06-07 Epson Imaging Devices Corp アクティブマトリクス型液晶表示装置
JP2007140192A (ja) 2005-11-18 2007-06-07 Epson Imaging Devices Corp アクティブマトリクス型液晶表示装置
JP4800381B2 (ja) * 2006-04-19 2011-10-26 シャープ株式会社 液晶表示装置およびその駆動方法、テレビ受像機、液晶表示プログラム、液晶表示プログラムを記録したコンピュータ読み取り可能な記録媒体、並びに駆動回路
CN101779233B (zh) * 2007-10-16 2013-07-03 夏普株式会社 显示驱动电路、显示装置及显示驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532601A (zh) * 2003-03-20 2004-09-29 ������������ʽ���� 液晶显示装置及其驱动方法
US20060239085A1 (en) * 2004-04-20 2006-10-26 Innolux Display Corp. Dynamic shift register
JP2006058803A (ja) * 2004-08-24 2006-03-02 Seiko Epson Corp 電気光学装置、その駆動方法及び電子機器
WO2006109376A1 (ja) * 2005-04-05 2006-10-19 Sharp Kabushiki Kaisha 液晶表示装置ならびにその駆動回路および駆動方法
US20080055300A1 (en) * 2006-09-01 2008-03-06 Epson Imaging Devices Corporation Electrooptic device, driving circuit, and electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180209A1 (zh) * 2014-05-26 2015-12-03 深圳市华星光电技术有限公司 液晶面板的电路结构及液晶面板的驱动方法
CN107925558A (zh) * 2015-08-26 2018-04-17 堺显示器制品株式会社 数据收发装置及显示装置
CN107925558B (zh) * 2015-08-26 2020-10-16 堺显示器制品株式会社 数据收发装置及显示装置
CN108074527A (zh) * 2016-11-17 2018-05-25 上海和辉光电有限公司 一种双向扫描驱动电路、工作方法及显示装置

Also Published As

Publication number Publication date
CN102804254B (zh) 2016-04-20
US8780017B2 (en) 2014-07-15
WO2010146741A1 (ja) 2010-12-23
US20120092317A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
CN102460553B (zh) 显示驱动电路、显示装置和显示驱动方法
CN104094345B (zh) 显示装置及其驱动方法
CN102576517B (zh) 显示驱动电路、显示装置和显示驱动方法
US8547368B2 (en) Display driving circuit having a memory circuit, display device, and display driving method
US8305369B2 (en) Display drive circuit, display device, and display driving method
CN102804250B (zh) 显示驱动电路、显示装置和显示驱动方法
CN102460554B (zh) 显示驱动电路、显示装置及显示驱动方法
CN102667909A (zh) 扫描信号线驱动电路以及具备其的显示装置
CN101884062A (zh) 显示装置及显示装置的驱动方法
CN102576516B (zh) 显示驱动电路、显示装置和显示驱动方法
CN102804254B (zh) 显示驱动电路、显示装置和显示驱动方法
CN112509528A (zh) 显示面板的栅极驱动电路、显示装置及栅极驱动方法
KR20090008845A (ko) 공통전압 공급회로 및 이를 구비한 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160420

Termination date: 20200224

CF01 Termination of patent right due to non-payment of annual fee