CN102780494A - 一种基于线性规划的ldpc译码器及译码方法 - Google Patents

一种基于线性规划的ldpc译码器及译码方法 Download PDF

Info

Publication number
CN102780494A
CN102780494A CN2012102346838A CN201210234683A CN102780494A CN 102780494 A CN102780494 A CN 102780494A CN 2012102346838 A CN2012102346838 A CN 2012102346838A CN 201210234683 A CN201210234683 A CN 201210234683A CN 102780494 A CN102780494 A CN 102780494A
Authority
CN
China
Prior art keywords
linear programming
verification
constraint
target function
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102346838A
Other languages
English (en)
Other versions
CN102780494B (zh
Inventor
姜小波
吴文涛
黎红源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201210234683.8A priority Critical patent/CN102780494B/zh
Publication of CN102780494A publication Critical patent/CN102780494A/zh
Application granted granted Critical
Publication of CN102780494B publication Critical patent/CN102780494B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种基于线性规划的LDPC译码器及译码方法,包括输入单元、线性规划器、校验判断器、输出单元以及控制器,输入单元用于对输入数据进行缓冲与同步;线性规划器主要完成线性规划数学模型的建立及求解;校验判断器用于校验约束条件是否满足的判断,并根据判断结果决定数据流的走向;输出单元用于对输出数据进行缓冲与同步;控制器是译码器的信息交互的枢纽,用于控制输入单元、线性规划器、校验判断器、输出单元的工作;本发明在传统LDPC线性规划译码方法的基础上,通过引入自适应和改进线性规划的数学方法,提高解码器的译码效率。

Description

一种基于线性规划的LDPC译码器及译码方法
技术领域
本发明涉及电子通信技术领域,特别涉及一种基于线性规划的LDPC译码器及译码方法。
背景技术
低密度奇偶校验码(LDPC,Low Density Parity Check Code)由于具有优越的性能和易于并行实现的优点,广泛应用于现代通信各个领域中,如高速光纤通信、下一代移动通信系统、高清数字电视广播,并被各种现代通信标准所采纳,例如10GBASE-T、DVB-S2、802.11n、802.16e、802.15.3c、CMMB、DTTB等。
LDPC码的线性规划译码是建立在线性规划松弛数学模型上的一种LDPC译码方法。由于该译码方法具有最大似然特性,即译码器一旦输出码字,那必定是最大似然码字,因此它在最大似然验证性以及性能分析方面比传统的置信传播译码要方便很多。而且,只要建立了译码模型,就可以方便地目前发展成熟的优化算法进行线性规划问题的求解。
传统的LDPC线性规划译码方法,需要在初始化时读入信道的噪声方差来构造线性规划的目标函数;并且在译码过程的添加约束不等式时,LDPC码的每个校验节点所对应的所有约束不等式都需要加入线性规划的模型中;因此LDPC译码的线性规划模型很大,运算复杂度也随之增大,译码效率不高。
发明内容
本发明为了克服现有技术存在的缺点与不足,提供一种基于线性规划的LDPC译码器及译码方法。本发明以最大似然的方法从含有噪声和干扰的接收序列中还原发送端的数据,应用于通讯领域的接收机。
本发明的技术方案:
一种基于线性规划的LDPC的译码方法,包括如下步骤:
(1)预设校验矩阵M×N,i、j分别表示校验矩阵中变量节点和校验节点的集合,n(j)表示与任一校验节点j相连的变量节点的集合,m(i)表示与任一变量节点相连的校验节点的集合;
(2)获取N个经过信道后的信息比特yi,i=1,2,...,N;
(3)建立LDPC译码的线性规划模型,构造目标函数:
Figure BDA00001860664700021
fi∈conv(C)
式中:fi表示校验矩阵中第i个变量节点的取值,所述conv(C)表示满足目标函数的约束的变量集合;
(4)对步骤(3)中建立线性规划模型进行线性规划求解,得到目标函数最小值时
Figure BDA00001860664700022
的取值,所述i=1,2,...,N,k为正整数;
(5)找出n(j)包含的且i∈n(j),将所包含的
Figure BDA00001860664700024
进行降序排列得到i→i'的映射,并对降序排列后的进行四舍五入,得到的取值为0或1;
(6)对于校验节点j,j=1,2,...,M,按照下述校验约束方程,进行模二相加为零的校验判断,并找出不符合校验约束方程的个数为wk个等式,所述校验约束方程为:
Figure BDA00001860664700027
其中,i'即为步骤(5)中所得的降序排列后每个
Figure BDA00001860664700028
所对应的新序号,A表示数集{1~rj}中的奇数集,即{1,3,…,<rj>},B表示数集{1~rj}中的偶数集,即{2,4,…,<rj>};r表示行重,rj表示第j行的行重;
(7)根据步骤(6)所得的不符合校验约束方程的wk个等式,判断等式是否满足终止策略,如果满足终止策略,则停止求解过程,得到译码结果;否则,继续下一步;
所述终止策略为:
w k - w k - 1 w k &le; &delta;and w k &le; &lambda;
其中δ和λ是相对错误率和错误率;
(8)将不符合校验约束条件的wk个等式添加到步骤(3)的目标函数中,继续译码过程;
具体方法为:所述wk个等式所对应的n(j)中,i′∈n(j):等式左边:当i'∈A时,则的系数置1,当i'∈B时,则
Figure BDA000018606647000211
的系数置-1,所述等式结果置0或1;则得到wk个等式约束条件
Figure BDA00001860664700031
并将wk个等式约束条件代入到步骤(3)的目标函数中。
所述conv(C)是满足目标函数的约束的变量集合,包括两个方面,一方面对fi的约束,即0≤fi≤1,另一方面对校验矩阵的约束,所述第k-1次目标函数求解得到wk-1个等式,所述wk-1个等式是第k次目标函数求解过程的约束,且在第1次求解目标函数时,wk初始化为0。
所述对(3)中的线性规划模型进行线性规划求解采用单纯形法,改进单纯形法、原始对偶法或对偶单纯形法。
所述实现译码方法的译码器,包括输入单元、线性规划器、校验判断器、输出单元以及控制器;
所述输入单元,包括缓存寄存器堆,用于对输入数据进行缓冲与同步;
所述线性规划器,包括比较器、加法器、多路选通器,用于线性规划模型的建立及求解;
所述校验判断器,包括比较器和加法器,用于校验约束条件是否满足的判断;
所述输出单元,包括缓存寄存器堆,用于输出数据进行缓冲与同步;
所述控制器,包括多路选通器、比较器、计数器,用于控制输入单元、线性规划器、校验判断器、输出单元的工作;
所述输入单元、线性规划器、校验判断器、输出单元顺次连接,控制器分别与输入单元、线性规划器、校验判断器、输出单元连接。
所述校验判断器中的比较器包括六输入的比较器及两输入的比较器,校验判断器中的加法器为六输入的加法器。
本发明的有益效果:
本发明从求解优化线性规划问题的数学角度出发,简化了线性规划的目标函数,同时通过巧妙的数学变换,最大限度避免了影响求解速度的大量的约束不等式,采用自适应的方式对线性规划模型加入约束,大幅度地降低了求解难度。并且采取提前终止策略,有效地解决了线性规划解码器对LDPC解码的高效性问题。
附图说明
图1是本发明的译码器的结构图;
图2是本发明的译码方法流程图;
图3是本实施例中使用的CMMB标准中1/2码率LDPC码的校验矩阵示意图。
具体实施方式
下面结合实施例及附图,对本发明作进一步地详细说明,但本发明的实施方式不限于此。
实施例
本发明以中国移动多媒体广播(CMMB,China Mobile MultimediaBroadcasting)标准中1/2码率LDPC码为实施例,对本发明所提供的一种基于线性规划的LDPC译码器及译码方法进行详细的说明。
CMMB标准中1/2码率LDPC码的校验矩阵是一个4608×9216维的矩阵,该校验矩阵的行重为6,列重为3,如图3所示,用j和i分别代表校验节点和变量节点的集合,其中j={1,2,...,4608},i={1,2,...,9216};n(j)表示与某一校验节点j相连的变量节点的集合,而m(i)表示与某一变量节点i相连的校验节点的集合。yi表示经过信道后接收到的信息比特。
如图1所示:一种基于线性规划的LDPC译码器包括输入单元、线性规划器、校验判断器、输出单元以及控制器;
所述输入单元,包括缓存寄存器堆,用于对输入数据进行缓冲与同步;
所述线性规划器,包括比较器、加法器、多路选通器,用于线性规划模型的建立及求解;
所述校验判断器,包括比较器和加法器,用于校验约束条件是否满足的判断;
所述输出单元,包括缓存寄存器堆,用于输出数据进行缓冲与同步;
所述控制器,包括多路选通器、比较器、计数器,用于控制输入单元、线性规划器、校验判断器、输出单元的工作;
所述输入单元、线性规划器、校验判断器、输出单元顺次连接,控制器分别与输入单元、线性规划器、校验判断器、输出单元连接。
所述校验判断器中的比较器包括六输入的比较器及两输入的比较器,校验判断器中的加法器为六输入的加法器。
如图2所示为本发明的译码方法流程图:
所述CMMB标准中1/2码率LDPC码的校验矩阵是一个4608×9216维的矩阵。
(1)、获取9216个经过信道后的信息比特yi(i=1,2,...,9216)。
(2)、建立LDPC译码的线性规划模型,构造目标函数:
Figure BDA00001860664700051
fi∈conv(C)
所述conv(C)是满足目标函数的约束的变量集合,包括两个方面:一方面是对判决变量本身的约束,线性规划模型为9216维超立方体[0,1]9216,即对每个fi有如下约束条件:0≤fi≤11,另一方面对校验矩阵的约束,所述第k-1次目标函数求解得到wk-1个等式,所述wk-1个等式是第k次目标函数求解过程的约束,且在第1次求解目标函数时,wk初始化为0。
(3)、对(2)中的线性规划模型进行线性规划求解,得到目标函数最小值时
Figure BDA00001860664700052
的取值,所述表示目标函数第k次求解最小值时fi的取值,i=1,2,...,9216,k为正整数。
(4)、对于任意一个校验节点j(j=1,2,...,4608),找出n(j)包含的变量节点
Figure BDA00001860664700054
由于实施例中的LDPC码的行重为6,所以每个n(j)包含6个不同的
Figure BDA00001860664700055
将其进行降序排列,得到i→i′(i′=1,2,3,4,5,6)的映射,并对每个
Figure BDA00001860664700056
进行四舍五入,即得
Figure BDA00001860664700057
的取值为0或1。
(5)、对于任意一个校验节点j(j=1,2,...,4608)进行模二相加为零的校验判断,找出不符合校验约束方程的wk个等式,因为实施例中的LDPC码的校验矩阵的行重为6,是偶数,所以校验约束条件为:
&Sigma; i &prime; &Element; { 1,3,5 } f i &prime; k - &Sigma; i &prime; { 2,4,6 } f i &prime; k = 0
其中,i′即为步骤4中所得的降序排列后每个所对应的新序号。
(6)、根据步骤5所得的wk个等式判断是否满足终止策略。如果满足终止策略,则停止求解过程,得到译码结果;否则,继续下一步。终止策略为:
w k - w k - 1 w k &le; &delta;and w k &le; &lambda;
其中δ和λ是相对错误率和错误率,依据LDPC解码器的误码性能与复杂度进行折衷选取,可依据实践经验获得,如:δ可取15%,λ可取450。
(7)、将不符合校验约束条件的wk个等式约束添加到步骤(2)的目标函数中,继续译码过程;
具体方法为:把步骤(5)所得的wk个等式所对应的n(j)所包含的i′∈{1,3,5}的那些
Figure BDA00001860664700061
前面系数置1,而i'∈{2,4,6}的那些
Figure BDA00001860664700062
系数置-1,等式右边置0,
因此形成wk个等式约束条件:
Figure BDA00001860664700063
并代入到步骤(2)中的构造函数中,继续译码过程。
本发明主要从三个方面来提高译码效率:一是线性规划模型的目标函数构造方面,从求解优化问题的数学角度出发避免译码器对信道噪声方差的依赖性,使得译码器更高效;二是线性规划模型的校验约束条件的加入方面,巧妙地运用数学原理使大量的不等式约束条件简化为少量的等式约束条件,同时采用自适应加入约束条件的方法,使其收敛速度大大提高,译码器更高效;三是终止策略方面,采用适当的终止值,在不需要添加所有约束情况下,可以终止线性规划问题的求解,从而使译码器更高效。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受所述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (5)

1.一种基于线性规划的LDPC的译码方法,其特征在于包括如下步骤:
(1)预设校验矩阵M×N,i、j分别表示校验矩阵中变量节点和校验节点的集合,n(j)表示与任一校验节点j相连的变量节点的集合,m(i)表示与任一变量节点相连的校验节点的集合;
(2)获取N个经过信道后的信息比特yi,i=1,2,...,N;
(3)建立LDPC译码的线性规划模型,构造目标函数:
fi∈conv(C)
式中:fi表示校验矩阵中第i个变量节点的取值,所述conv(C)表示满足目标函数的约束的变量集合;
(4)对步骤(3)中建立线性规划模型进行线性规划求解,得到目标函数最小值时
Figure FDA00001860664600012
的取值,所述
Figure FDA00001860664600013
表示目标函数第k次求解最小值时fi的取值,i=1,2,...,N,k为正整数;
(5)找出n(j)包含的
Figure FDA00001860664600014
且i∈n(j),将所包含的
Figure FDA00001860664600015
进行降序排列得到i→i′的映射,并对降序排列后的进行四舍五入,得到
Figure FDA00001860664600017
的取值为0或1;
(6)对于校验节点j,j=1,2,...,M,按照下述校验约束方程,进行模二相加为零的校验判断,并找出不符合校验约束方程的wk个等式,所述校验约束方程为:
Figure FDA00001860664600018
其中,i'即为步骤(5)中所得的降序排列后每个
Figure FDA00001860664600019
所对应的新序号,A表示数集{1~rj}中的奇数集,即{1,3,…,<rj>},B表示数集{1~rj}中的偶数集,即{2,4,…,<rj>};r表示行重,rj表示第j行的行重;
(7)根据步骤(6)所得的不符合校验约束方程的wk个等式,判断等式是否满足终止策略,如果满足终止策略,则停止求解过程,得到译码结果;否则,继续下一步;
所述终止策略为:
w k - w k - 1 w k &le; &delta;and w k &le; &lambda;
其中δ和λ是相对错误率和错误率;
(8)将不符合校验约束条件的wk个等式添加到步骤(3)的目标函数中,继续译码过程;
具体方法为:所述wk个等式所对应的n(j)中,i′∈n(j):等式左边:当i'∈A时,则
Figure FDA00001860664600021
的系数置1,当i'∈B时,则
Figure FDA00001860664600022
的系数置-1,所述等式右边置0或1;则得到wk个等式约束条件
Figure FDA00001860664600023
并将wk个等式约束条件代入到步骤(3)的目标函数中。
2.根据权利要求1所述的一种基于线性规划的LDPC的译码方法,其特征在于,所述conv(C)是满足目标函数的约束的变量集合,包括两个方面,一方面对fi的约束,即0≤fi≤1,另一方面对校验矩阵的约束,所述第k-1次目标函数求解得到wk-1个等式,所述wk-1个等式是第k次目标函数求解过程的约束,且在第1次求解目标函数时,wk初始化为0。
3.根据权利要求1所述的译码方法,其特征在于,所述对(3)中的线性规划模型进行线性规划求解采用单纯形法,改进单纯形法、原始对偶法或对偶单纯形法。
4.实现权利要求1-3之一所述译码方法的译码器,其特征在于,包括输入单元、线性规划器、校验判断器、输出单元以及控制器;
输入单元,包括缓存寄存器堆,用于对输入数据进行缓冲与同步;
线性规划器,包括比较器、加法器、多路选通器,用于线性规划模型的建立及求解;
校验判断器,包括比较器和加法器,用于校验约束条件是否满足的判断;
输出单元,包括缓存寄存器堆,用于输出数据进行缓冲与同步;
控制器,包括多路选通器、比较器、计数器,用于控制输入单元、线性规划器、校验判断器、输出单元的工作;
所述输入单元、线性规划器、校验判断器、输出单元顺次连接,控制器分别与输入单元、线性规划器、校验判断器、输出单元连接。
5.根据权利要求4所述的译码器,其特征在于,所述校验判断器中的比较器包括六输入的比较器及两输入的比较器,校验判断器中的加法器为六输入的加法器。
CN201210234683.8A 2012-07-06 2012-07-06 一种基于线性规划的ldpc译码器及译码方法 Expired - Fee Related CN102780494B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210234683.8A CN102780494B (zh) 2012-07-06 2012-07-06 一种基于线性规划的ldpc译码器及译码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210234683.8A CN102780494B (zh) 2012-07-06 2012-07-06 一种基于线性规划的ldpc译码器及译码方法

Publications (2)

Publication Number Publication Date
CN102780494A true CN102780494A (zh) 2012-11-14
CN102780494B CN102780494B (zh) 2015-09-02

Family

ID=47125271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210234683.8A Expired - Fee Related CN102780494B (zh) 2012-07-06 2012-07-06 一种基于线性规划的ldpc译码器及译码方法

Country Status (1)

Country Link
CN (1) CN102780494B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965652B1 (en) * 2000-06-28 2005-11-15 Marvell International Ltd. Address generator for LDPC encoder and decoder and method thereof
CN102130745A (zh) * 2011-04-07 2011-07-20 山东大学 一种改进的ldpc码的线性规划译码方法
CN102158233A (zh) * 2011-05-09 2011-08-17 山东大学 一种ldpc码的线性规划与最小和级联译码方法
CN203039671U (zh) * 2012-07-06 2013-07-03 华南理工大学 一种基于线性规划的ldpc译码器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965652B1 (en) * 2000-06-28 2005-11-15 Marvell International Ltd. Address generator for LDPC encoder and decoder and method thereof
CN102130745A (zh) * 2011-04-07 2011-07-20 山东大学 一种改进的ldpc码的线性规划译码方法
CN102158233A (zh) * 2011-05-09 2011-08-17 山东大学 一种ldpc码的线性规划与最小和级联译码方法
CN203039671U (zh) * 2012-07-06 2013-07-03 华南理工大学 一种基于线性规划的ldpc译码器

Also Published As

Publication number Publication date
CN102780494B (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
CN101141133B (zh) 一种结构化低密度校验码的编码方法
CN102882533B (zh) 基于查找表的dtmb中ldpc串行编码器和编码方法
CN101355406B (zh) 分层的非规则低密度校验码译码器及译码处理方法
CN102075198B (zh) 准循环低密度奇偶校验卷积码编译码系统及其编译码方法
CN105262494A (zh) 一种具有迭代早停止机制的极化码bp译码方法
CN103916134B (zh) 低密度奇偶校验码的混叠译码方法及多核协同混叠译码器
CN105515590A (zh) 一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法及其译码构架
CN103618556A (zh) 基于rmp调度的部分并行qc-ldpc译码方法
CN104702292A (zh) 一种部分并行ldpc译码器的实现方法
CN102857324A (zh) 基于查找表的深空通信中ldpc串行编码器和编码方法
CN101072036A (zh) 支持多速率多码长的串行低密度奇偶校验码译码器
CN102291153B (zh) Cmmb中ldpc码的译码方法及部分并行译码器
CN101277118A (zh) 基于ldpc码的级联码的编码方法
CN102739261B (zh) 多相加比选前向回溯Viterbi译码器
CN101345607A (zh) 多维交叉并行级联单奇偶校验码的编、译码方法
CN101594152A (zh) 实现水平运算和垂直运算同时运行的ldpc码译码方法
CN101106437B (zh) 一种有限几何低密度奇偶校验码的译码方法
CN203039671U (zh) 一种基于线性规划的ldpc译码器
CN102857239B (zh) 基于查找表的cmmb中ldpc串行编码器和编码方法
CN100539441C (zh) 一种低密度奇偶校验码的译码方法
CN101420279A (zh) 移动多媒体广播中高速ldpc译码器及译码方法
CN102780494A (zh) 一种基于线性规划的ldpc译码器及译码方法
CN101777920B (zh) 低密度奇偶校验码的编码方法和编码译码装置
CN101557232A (zh) 一种低密度奇偶校验码解码方法
CN103036577B (zh) 一种低复杂度的低密度奇偶校验ldpc码编码电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150902

Termination date: 20210706