CN102769459B - 增强型通信电路 - Google Patents

Abstract

本发明提供一种增强型通信电路，其包括：两个差分比较器和逻辑判断电路。每个差分比较器的两个输入端分别与所述增强型通信电路的两个通信引脚相连，其输出端连接逻辑判断电路的第一输入端和第二输入端。所述增强型通信电路的两个通信引脚分别与两根通讯总线相连，在通信总线不通信时，所述逻辑判断电路根据两个差分比较器的输入信号来记录一组输入信号，在所述增强型通信电路与通信总线通信时，所述逻辑判断电路在两个差分比较器的一组输入信号与记录的一组输入信号一致时，输出第一逻辑电平，不一致时，输出第二逻辑电平。这样无论两个通信引脚如何连接，通过逻辑判断电路的逻辑判断可以选择正确的输出逻辑，从而可以确保正常通信。

Description

增强型通信电路

【技术领域】

本发明涉及一种电路涉及领域，尤其涉及一种增强型通信电路。

【背景技术】

RS485通信电路已广泛应用于工业控制、仪器、仪表、多媒体网络、机电一体化产品等诸多领域。然而，RS485的通信总线有A线和B线之分，RS485通信电路的通信引脚也有A、B之分。为了实现正常的通信功能，RS485通信电路的通信引脚A必须连接至所述通信总线中的A线，RS485通信电路的通信引脚B必须连接至所述通信总线中的B线。假如出现反接，即通信引脚A连接通信总线中的B线，而通信引脚B连接通信总线中的A线，则通信会出现瘫痪。

【发明内容】

本发明的目的在于提供一种增强型通信电路，其通信管脚可以随意连接，并不会影响到其正常的通信。

根据本发明的目的，本发明提供一种增强型通信电路，其包括：第一差分比较器、第二差分比较器和逻辑判断电路。第一差分比较器的两个输入端分别与所述增强型通信电路的两个通信引脚相连，其输出端连接逻辑判断电路的第一输入端，第二差分比较器的两个输入端分别与所述增强型通信电路的两个通信引脚相连，其输出端连接逻辑判断电路的第二输入端，第一差分比较器和第二差分比较器的使能端连接所述增强型通信电路的接收使能引脚，逻辑判断电路的输出端连接所述增强型通信电路的接收引脚。所述增强型通信电路的两个通信引脚分别与两根通讯总线相连，在通信总线不通信时，所述逻辑判断电路根据两个差分比较器的输入信号来记录一组输入信号，在所述增强型通信电路与通信总线通信时，所述逻辑判断电路在两个差分比较器的一组输入信号与记录的一组输入信号一致时，输出第一逻辑电平，不一致时，输出第二逻辑电平。

与现有技术相比，本发明中的增强型通信电路，这样无论两个通信引脚如何连接，通过逻辑判断电路的逻辑判断可以选择正确的输出逻辑，从而可以确保正常通信。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为本发明中的增强型通信电路在一个实施例中的结构框图；

图2为图1中的逻辑判断电路在一个实施例中的结构框图。

【具体实施方式】

本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

图1为本发明中的增强型通信电路100在一个实施例中的结构框图。所述增强型通信电路100包括有第一差分比较器（A1）110、第二差分比较器(A2)120、差分驱动器(A3)130和逻辑判断电路140。在一个实施例中，所述增强型通信电路100为增强型485通信电路。

第一差分比较器110的两个输入端(正相输入端和反相输入端)分别连接所述增强型通信电路100的两个通信引脚A和B，其输出端连接所述逻辑判断电路140的第一输入端。第二差分比较器120的两个输入端(正相输入端和反相输入端)也分别连接所述增强型通信电路100的两个通信引脚A和B，其输出端连接所述逻辑判断电路140的第二输入端。第一差分比较器110和第二差分比较器的使能端连接所述增强型通信电路100的接收使能引脚RE。逻辑判断电路140的两个输入端分别连接第一差分比较器110和第二差分比较器120的输出端，其输出端连接所述增强型通信电路100的接收引脚RO。

在所述接收使能引脚RE处于使能状态时，第一差分比较器110和第二差分比较器120处于使能状态(enable state)，即可以工作的状态，此时第一差分比较器110和第二差分比较器120能够比较其两个输入端的信号并得到相应的比较结果，比如在所述差分比较器的正相输入端的电压高于反相输入端的电压时，输出高电平，在所述差分比较器的正相输入端的电压低于反相输入端的电压时，输出低电平，当然还可以有其它的比较方式。在所述接收使能引脚RE处于非使能状态时，所述差分比较器110处于非使能状态(disenable state)，即不可以工作的状态，此时第一差分比较器110和第二差分比较器120不能比较其两个输入端的信号。

所述差分驱动器130的输入端连接所述增强型通信电路100的发送引脚DI，其两个输出端分别连接至所述通信引脚A和B，其使能端连接所述增强型通信电路100的发送使能引脚DE。在所述发送使能引脚DE处于使能状态时，所述差分驱动器130处于使能状态(enable state)，即可以工作的状态，此时所述差分驱动器130能够根据输入端的输入信号得到一对差分信号，并通过两个输出端输出。在所述发送使能引脚DE处于非使能状态时，所述差分驱动器130处于非使能状态(disenable state)，即不可以工作的状态。

需要知道的是，在通讯总线不进行通信时，通信总线A的电平通常会高于通信总线B的电平。因此，假如所述增强型通信电路100的两个通信引脚A和B分别与通信总线A和B相连，那么在不通信时，如图1所示的连接方式，第一差分比较器110将输出高电平，第二差分比较器120也将会输出高电平，接收引脚RO上的信号应该为高电平。假如所述增强型通信电路100的两个通信引脚A和B分别与通信总线B和A相连，那么在不通信时，如图1所示的连接方式，第一差分比较器110将输出低电平，第二差分比较器120也将会输出低电平，接收引脚RO上的信号也同样应该是高电平。在通信总线不通信时，所述逻辑判断电路根据两个差分比较器的输入信号来确定一组输入信号，在所述增强型通信电路与通信总线通信时，所述逻辑判断电路在两个差分比较器的一组输入信号与确定的一组输入信号一致时，输出预定逻辑电平(比如高电平)，不一致时，输出另一逻辑电平(比如低电平)。

图2示出了图1中的逻辑判断电路140在一个实施例中的结构框图。如图2所示，所述逻辑判断电路140包括判断处理电路141、计时电路142、第一寄存电路143和第二寄存器144。

在所述接收使能引脚RE处于使能状态且通讯总线不进行通信时，所述判断处理电路141接收第一差分比较器110的输出信号In1和第二差分比较器120的输出信号In2，所述计时电路142对判断处理电路141接收到一组输入信号的持续时长进行计时以得到计时值，在该计时值超过预定时间(比如0.8秒)时，则将该组输入信号存入第一寄存器143中。每组输入信号包括两个输入信号，一个是来自第一差分比较器110的输入信号In1，另一个是来自第二差分比较器120的输入信号In2，每组输入信号记录为(In1，In2)，假如两个差分比较器相同，则每组输入信号一般可能为(1，1)，(0，0)，其中1表示高电平，0表示低电平。在一个示例中，假设判断处理电路141在某一时刻接收到的一组输入信号为(1，1)，那么所述计时电路142开始进行计时，在计时过程中如果该组输入信号一直不变则一直计时，如果该组输入信号发生了改变，比如变成了(0，0)，那么计时电路142则对计时值进行重置，之后重新开始对该组输入信号的持续时长进行计时。假如对一组输入信号(1，1)的持续时长进行计时，在计时电路142得到的计时值大于预定时间0.8秒后，则将该组输入信号(1，1)存储入第一寄存器143中。

假如第一寄存器143中存储的两个输入信号相同，比如都为1或0，则在增强型通信电路100与通讯总线A和B进行通信时，如果所述判断处理电路141接收到的一组输入信号与第一寄存器143中存储的那组输入信号相同，则判断处理电路141输出一预定逻辑电平，比如高电平。如果所述判断处理电路141接收到的一组输入信号与第一寄存器143中存储的那组输入信号不相同，则判断处理电路141输出另一预定逻辑电平，比如低电平。举例来说，假如第一寄存器143中存储为(1，1)，如果判断处理电路141接收到的一组输入信号为(1，1)，那么判断处理电路141输出1，如果判断处理电路141接收到的一组输入信号为(0，0)，(0，1)或(1，0)，那么判断处理电路141输出0。

在一个优选的实施例中，第一差分比较器110的比较阈值Vth1为大于0且近于0的负数，比如-0.1，即正相输入端的电压Va与反相输入端的电压Vb的差值等于比较阈值Vth1时发生翻转，比如Va-Vb>Vth1时，第一差分比较器输出高电平，否则输出低电平；第二差分比较器110的比较阈值Vth2为小于0且近于0的正数，比如0.1，即正相输入端的电压Va与反相输入端的电压Vb的差值等于比较阈值Vth2时发生翻转，比如Va-Vb>Vth2时，第二差分比较器输出高电平，否则输出低电平。由于第一差分比较器110和第二差分比较器120设置了不同的比较阈值，因此两个输出In1，In2不仅可以为(0，0)和（1，1），假如Vth2>Va-Vb>Vth1时，两个输出In1，In2还可以是(1，0)。

如上文所述，在所述接收使能引脚RE处于使能状态且通讯总线不进行通信时，假如所述判断处理电路141接收到的一组输入信号，且持续时长超过了预定时间，则将该组输入信号存储入第一寄存器143。由于两个差分比较器设置有不同的比较阈值，因此存储入第一寄存器143的两个输入信号可能是相同的，比如都是1或0，也可能是不同的，比如一个为1，另一个为0。如果第一寄存器143中的两个输入信号不同，那么则还会将持续时间超过预定时间的该组输入信号(1,0)或(0,1)跳变的下一组输入信号(0，0)或(1，1)存储入第二寄存器144中。如果第一寄存器143中的两个输入信号相同，则不会继续将下一组输入信号存储入第二存储器144中。

在增强型通信电路100与通讯总线A和B进行通信时，同时在第一寄存器中存储的两个输入信号不同时，如果所述判断处理电路141接收到的一组输入信号与第二寄存器144中存储的那组输入信号相同，则判断处理电路141输出一预定逻辑电平，比如低电平；如果所述判断处理电路141接收到的一组输入信号与第二寄存器144中存储的那组输入信号不相同，则判断处理电路141输出另一预定逻辑电平，比如高电平。举例来说，假如第一寄存器143中存储为(1，0)，第二存储器144中存储有(1,1)，如果判断处理电路141接收到的一组输入信号为(1，1)，那么判断处理电路141输出0，如果判断处理电路141接收到的一组输入信号为(1，0)或(0，0)，那么判断处理电路141输出1。

这样，本发明中的增强型通信电路100与两根通信总线(A总线和B总线)进行连接时，可以将所述通信引脚A和B与两根通信总线进行随意连接，比如可以将通信引脚A连接至通信总线B，将通信引脚B连接至通信总线A，再比如可以将通信引脚A连接至通信总线A，将通信引脚B连接至通信总线B。通过逻辑判断电路140在通信总线不通信时的连接初始化过程的判断，可以自动选择正确的逻辑进行输出。

在标准485通信的实际应用中，现有的485通信电路一般只有一个差分比较器，其需要通信引脚A与通信总线A连接，通信引脚B与通信引脚B连接，该差分比较器通常设计为负比较阈值Vth3(小于0但接近于0，比如0.1伏)，即正相输入端Va的电压与负相输入端的电压Vb的差值等于比较阈值时发生翻转，比如Va-Vb>Vth3时输出高电平，也就是说Va比Vb低值小于|Vth3|时仍输出高电平。负比较阈值的设置可以使得有些情况下输出高电平的判断更为有效和准确。然而，假如通信引脚A与通信总线B连接，通信引脚B与通信引脚A连接，虽然通过其他方式使得485通讯电路能够正常通讯，但是此时的差分比较器相当于正比较阈值了，这将会影响到通讯的质量。因此，在本发明中设置有一个正比较阈值的差分比较器，和一个负比较阈值的差分比较器，从而实现了无论通信引脚如何连接，都能起到负比较阈值的效果。

图1中的差分比较器的正相输入端接通信引脚A，负相输入端接通信引脚B，作为一种改变，差分比较器的正相输入端可以接通信引脚B，负相输入端接通信引脚A，通信引脚A和B分别与通信总线A和B相连，此时在不通信时，两个差分比较器将输出低电平，接收引脚RO上的信号应该为高电平。假如两个通信引脚A和B分别与通信总线B和A相连，那么在不通信时，两个差分比较器将输出高电平，接收引脚RO上的信号也同样应该是高电平。这样，本发明中的逻辑都需要适应性的变化，以实现正常的通讯。

此外，本发明中逻辑判断电路140可以采用数字逻辑电路来实现，实现简单易行。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (3)

1.一种增强型通信电路，其特征在于，其包括：第一差分比较器、第二差分比较器和逻辑判断电路，

第一差分比较器的两个输入端分别与所述增强型通信电路的两个通信引脚相连，其输出端连接逻辑判断电路的第一输入端，第二差分比较器的两个输入端分别与所述增强型通信电路的两个通信引脚相连，其输出端连接逻辑判断电路的第二输入端，第一差分比较器和第二差分比较器的使能端连接所述增强型通信电路的接收使能引脚，逻辑判断电路的输出端连接所述增强型通信电路的接收引脚，

所述增强型通信电路的两个通信引脚分别与两根通信总线相连，在通信总线不通信时，所述逻辑判断电路根据两个差分比较器的输入信号来记录一组输入信号，在所述增强型通信电路与通信总线通信时，所述逻辑判断电路在两个差分比较器的一组输入信号与记录的一组输入信号一致时，输出第一逻辑电平，不一致时，输出第二逻辑电平，

第一差分比较器的比较阈值小于0，第二差分比较器的比较阈值大于0，

所述逻辑判断电路包括判断处理电路、计时电路和第一寄存器，

在所述接收使能引脚处于使能状态且通信总线不进行通信时，所述判断处理电路接收第一差分比较器的输出信号和第二差分比较器的输出信号，所述计时电路对判断处理电路接收到一组输入信号的持续时长进行计时以得到计时值，在该计时值超过预定时间时，则将该组输入信号记录入第一寄存器中，

在第一寄存器中存储的一组输入信号中的两个输入信号相同，且所述增强型通信电路与通信总线通信时，所述逻辑判断电路在两个差分比较器的一组输入信号与第一寄存器中记录的一组输入信号一致时，输出第一逻辑电平，不一致时，输出第二逻辑电平。

2.根据权利要求1所述的增强型通信电路，其特征在于：所述逻辑判断电路包括第二寄存器，

在第一寄存器中记录的一组输入信号中的两个输入信号不相同时，则还会将持续时间超过预定时间的该组输入信号跳变的下一组输入信号记录入第二寄存器中，

在第一寄存器中存储的一组输入信号中的两个输入信号不相同，且所述增强型通信电路与通信总线通信时，所述逻辑判断电路在两个差分比较器的一组输入信号与第二寄存器中记录的一组输入信号一致时，输出第二逻辑电平，不一致时，输出第一逻辑电平。

3.根据权利要求1-2任一所述的增强型通信电路，其特征在于：所述增强型通信电路还包括差分驱动器，所述差分驱动器的输入端连接所述增强型通信电路的发送引脚，其两个输出端分别连接至所述增强型通信电路的两个通信引脚，其使能端连接所述增强型通信电路的发送使能引脚。