CN102760402B - 一种led模块的信号接口电路及led显示装置 - Google Patents

Abstract

本发明公开了一种LED模块的信号接口电路，旨在提供一种接线少、成本低的LED模块的信号接口电路，其包括输入插座、LVDS接口芯片、晶振、输出插座、LED点阵和与所述LED点阵连接的行驱动电路和列驱动电路，所述LVDS接口芯片具有：差分数据输入端；差分数据输出端；差分时钟输入端；差分时钟输出端；本地时钟输入端；与列驱动电路分别相连且用于输出RGB数据的RGB输出端；LED扫描控制信号输出端；行扫描控制信号输出端；并化器；时钟生成模块；RGB数据截取和控制信号生成模块；串化器。本发明还公开了一种具有上述LED模块的信号接口电路的LED显示装置。本发明适用于各种LED显示屏。

Description

一种LED模块的信号接口电路及LED显示装置

技术领域

本发明涉及LED显示领域，尤其是涉及一种LED模块的信号接口电路及具有该信号接口电路的LED显示装置。

背景技术

在LED显示屏的应用中，LED模块间的电路连接是很重要的一环，从90年代起，目前一般LED模块间的连接一直采用16-20线并行接口技术，其信号包括移位时钟SCLK、锁存信号/LATCH、开通信号/OE、数据R[n:0]、G[n:0]、B[n:0]、可选的虚拟数据X[n:0]、行扫描信号H[m:0]和地线，其中RGB数据的组数n可以为0-3，即1-4组，行扫描信号的数目m根据占空比的不同可以为0-3或无，即在占空比为1/2、1/4、1/8、1/16动态扫描时分别为0、1、2、3，在占空比为1静态扫描时没有行扫描信号，地线则占用其余非信号管脚，至少为1位。

下面具体分析一下现有LED模块的接口电路设计技术。

图3为一种RGB数据的组数为2，占空比支持1/16的动态扫描LED模块的20线接口布局，包括6位数据线R[1..0]、G[1..0]、B[1..0]，1位移位时钟、1位行锁存信号/LATCH、1位开通信号/OE、4位行扫描信号H[3..0]，有效的数据和控制信号线数为13，地线和空置管脚数为7。

图4为一占空比为1/8，分辨率为32×16的动态LED模块的传统接口设计电路原理图，图中接口电路包括3片CMOS缓冲驱动芯片74HC245，1片CMOS 74HC138行译码器，1片CMOS74HC123无信号关断保护芯片和两个20 P插座。其中：1片74HC245用于RGB输入数据的驱动，分2组R[]、G[]、B[]共6位分别输出到列驱动电路，作为上下两组RGB恒流芯片阵列的数据输入；1片74HC245用于控制信号的驱动，分2组SCLK、/LATCH、/OE信号共6位，一组CT[]输出到RGB恒流芯片去控制RGB数据的移位、锁存、开通和灰度显示，/OE还同时输出到CMOS74HC138去控制行切换时的行关断消隐，另一组CT_out输出到下一LED模块；1片74HC245用于行扫描信号的驱动，分2组行扫描信号共6位，一组输出H[]到本模块CMOS74HC138进行行译码，一组H_out输出到下一 LED模块；输入控制信号中的/LATCH还同时接入CMOS74HC123去实现无行扫描信号时的LED关断保护。这种并行的RGB数据和控制信号接口电路及采用的芯片74HC245、74HC138和74HC123流行多年，被各个公司广泛采用。其次，也有少数采用专用接口芯片的厂商，但处理的仍然是并行数据，这一点并未改变。

由于在现有LED模块的信号接口电路设计中，各路RGB数据和控制信号一般均采用并行传送模式，它需要多片CMOS 74HC245作总线驱动器，动态扫描时还需要行译码器件74HC138作行译码。例如在占空比为1／4，分辨率为32列×16行的RGB全彩色LED模组设计中，RGB数据有12位，控制信号有5位，在传输速率为20MHz时，需要3片74HC245，一片74HC138，并采用20P插座和20芯扁平电缆，来完成RGB数据和LED扫描信号的缓冲驱动、译码和传送。该种现有技术虽然具有通用和利于各种LED模块设计的统一、便于采购和生产的优点，但是，却具有以下缺陷：1、该并行传送模式传送的数据和控制信号多达17位，连接线多，箱体布线显得繁杂；2、占用了较多FPGA的I／O资源；3、信号少时空脚多，显得不够经济；4、采用的接口芯片较多，不利于低密度LED显示屏的设计，且成本较高；5、由于尚无行业标准，迫使LED生产商开发出各种不同的HUB接口板来适应各公司不同LED模块的接口布局，增加了成本。

发明内容

本发明为了解决现有技术LED模块的信号接口电路存在连接线多、布线复杂、占用了较多FPGA的I/O资源且成本较高的技术问题，提供了一种LED模块的信号接口电路及LED显示装置。

为解决上述技术问题，本发明采用的技术方案为设计一种LED模块的信号接口电路，包括LED点阵、与所述LED点阵连接的行驱动电路和列驱动电路，所述LED模块的信号接口电路包括输入插座、输出插座、LVDS芯片和用于产生本地基准时钟的晶振，所述LVDS接口芯片具有：

用于差分输入的差分输入端，其与所述输入插座连接；

用于差分输出的差分输出端，其与所述输出插座连接；

与所述列驱动电路连接且输出RGB数据至列驱动电路的RGB输出端；

与所述列驱动电路连接且输出LED扫描控制信号至列驱动电路的LED扫描控制信号输出端；

与所述行驱动电路连接且输出行扫描控制信号至所述行驱动电路的行扫描控制信号输出端。

所述差分输入端包括用于接收RGB视频数据的数据差分输入端和用于接收时钟信号的时钟差分输入端，所述差分输出端包括用于输出RGB视频数据的数据差分输出端和用于输出时钟信号的时钟差分输出端。

所述LVDS接口芯片还包括：

与数据差分输入端和时钟差分输入端连接的并化器，其将数据差分输入端输入的RGB视频数据转换成并行数据输出；

一根据本地基准时钟生成本地时钟信号的时钟生成模块，其与所述晶振连接；

一输入端与所述并化器输出端、时钟差分输入端和时钟生成模块的输出端连接，输出端与所述RGB输出端、LED扫描控制信号输出端、行扫描控制信号输出端和串化器相连的RGB数据截取和控制信号生成模块，其接收所述并化器输出的并行数据，并在时钟差分输入端接收到的时钟信号和时钟生成模块生成的本地时钟信号的作用下完成并行数据的译码、缓冲、转换和对应LED模块的RGB视频数据的截取，并分别输出截取的RGB视频数据、LED扫描控制信号和行扫描控制信号至所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端，同时输出RGB视频数据到串化器；

一与所述RGB数据截取和控制信号生成模块的输出端及数据差分输出端相接的串化器，所述串化器接收所述RGB数据截取和控制信号生成模块输出的RGB视频数据，并将接收到的RGB视频数据转换成串行数据输出至数据差分输出端；

所述时钟差分输出端与所述时钟生成模块的输出端相连。

所述输入插座为4P插座。

所述输出插座为4P插座。

本发明还提供了一种具有上述LED模块的信号接口电路的LED显示装置。

本发明还提供了一种LED模块的LVDS接口芯片，包括：

用于差分输入的差分输入端，所述差分输入端包括用于接收RGB视频数据的数据差分输入端和用于接收时钟信号的时钟差分输入端；

用于差分输出的差分输出端，所述差分输出端包括用于输出RGB视频数据的数据差分输出端和用于输出时钟信号的时钟差分输出端；

用于输出RGB数据的RGB输出端；

用于输出LED扫描控制信号的LED扫描控制信号输出端；

用于输出行扫描控制信号的行扫描控制信号输出端；

与数据差分输入端和时钟差分输入端连接的并化器，其将数据差分输入端输入的RGB视频数据转换成并行数据输出；

一根据本地时钟生成本地时钟信号的时钟生成模块；

一输入端与所述并化器输出端、时钟差分输入端和时钟生成模块的输出端连接，输出端与所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端相连的RGB数据截取和控制信号生成模块，其接收所述并化器输出的并行数据，并在时钟差分输入端接收到的时钟信号和时钟生成模块生成的本地时钟信号的作用下完成并行数据的译码、缓冲、转换和对应LED模块的RGB视频数据的截取，并分别输出截取的RGB视频数据、LED扫描控制信号和行扫描控制信号至所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端，同时输出RGB视频数据；

一与所述RGB数据截取和控制信号生成模块的输出端及数据差分输出端相接的串化器，所述串化器接收所述RGB数据截取和控制信号生成模块输出的RGB视频数据，并将接收到的RGB视频数据转换成串行数据输出至数据差分输出端；

所述时钟差分输出端与所述时钟生成模块的输出端相连。

本发明通过设置LVDS接口芯片，只需要4根信号线即可，连接线明显减少，箱体布线非常简单，而且大幅度减少了占用FPGA的I／O口资源，同时，采用的接口芯片少，有利于LED显示屏的设计，且有利于LED模块连接的标准化，成本也较低。

附图说明

下面结合实施例和附图对本发明进行详细说明，其中：

图1是本发明LED模块接口逻辑电路示意图；

图2是本发明LVDS接口芯片逻辑电路设计示意图；

图3是现有LED模块20线接口示意图；

图4是现有LED模块接口逻辑电路示意图。

具体实施方式

纵观现代的数据通讯技术，我们不难发现，随着对信息流量需求的不断增长，传统并行接口技术已成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SerDes正在取代传统并行总线而成为高速接口技术的主流。

SERDES是并串行与串并行转换器SERializer/DESerializer(串化器/并化器)的缩写。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体，如光缆或铜线等，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。

低压差分传送技术是基于LVDS（Low Voltage Differential Signa，低压差分信号）的传送技术，LVDS接口又称RS644总线接口。LVDS是一种小振幅差分信号技术，它使用非常低的幅度信号，通过一对平行的PCB走线或平衡电缆传输数据。该传输标准采用恒流两线差分驱动模式，抗共模噪声干扰能力强，电磁辐射小，不会产生振铃和信号切换带来的尖峰信号，具有良好的EMI特性，还具有数据反转快、功耗低等优点。采用这种技术，只要保证平行传输线的长度足够一致，并在接收端提供良好的阻抗匹配减少信号反射，一对线就可以将数据的传输速率提高到800MHz以上，传输距离则随频率的增加而递减，可达几十米至几十厘米。由于LVDS具有这些优良特性，已广泛用于USB接口、 PCI Ex，都采用了差分式的数据传送方式。

然而，近20年间，LED模块间的数据流传输通讯技术，依然停止并局限于分离CMOS器件的应用而没有得到发展，模块之间的连接依然采用20线扁平电缆连接，模组的布局连接线多不简洁，用的芯片较多，体积偏大，成本偏高，尤其是应用于低密度屏时显得尤为突出，同时因公司而异的20线信号的杂乱分配，也不利于信号标准的建立和统一，不利于LED显示屏的高层次发展和进步。基于此，本发明提出一种采用SerDes通讯和低压差分传送技术的LED模块通讯芯片和电路设计方案， 通过内部设置有LVDS差分串行接口的专用芯片用于LED模组数据和控制信号的接入，它应用传输速率高达几百Mbps的LVDS差分通讯信号，仅需2对双绞线即可实现LED模块间全部数据和控制信号的传送。同时利用内部的可编程逻辑资源，完成RGB数据的截取、LED控制信号的生成和输出。

请参见图1和图2，本发明LED模块的信号接口电路包括LVDS接口芯片、晶振（图中未示出）、输入4P插座、输出4P插座、LED点阵、与所述LED点阵连接的行驱动电路和与所述LED点阵连接的列驱动电路。

晶振（图中未示出）用于产生本地基准时钟，输出到LVDS接口芯片。

LVDS接口芯片包括：数据差分输入端、时钟差分输入端、数据差分输出端、时钟差分输出端、RGB输出端、LED扫描控制信号输出端、行扫描控制信号输出端、并化器、时钟生成模块、RGB数据截取和控制信号生成模块和串化器。其中：

数据差分输入端用于接收RGB视频数据，时钟差分输入端用于接收时钟信号。数据差分输入端和时钟差分输入端构成用于差分输入的差分输入端。数据差分输出端用于输出RGB视频数据至下一LVDS接口芯片，时钟差分输出端用于输出时钟信号至下一LVDS接口芯片，数据差分输出端和时钟差分输出端构成用于差分输出的差分输出端。

RGB输出端与所述列驱动电路相连，用于输出RGB数据至列驱动电路驱动LED灯工作。

LED扫描控制信号输出端与所述列驱动电路相连，用于输出LED扫描控制信号至LED列驱动电路。

行扫描控制信号输出端与所述行驱动电路的输入端相连，用于输出行扫描控制信号至行驱动电路控制行驱动电路。

输入4P插座与所述差分输入端相连，用于接收上一级LED模块或扫描控制器的RGB视频数据，所述RGB视频数据中含有LED模块控制信号和模块参数。其中两针与数据差分输入端SD_in±相连，两针与时钟差分输入端CLK_in±相连，输入线只有4根。

输出4P（四针）插座与所述差分输出端相连，用于与下一级LED模块的输入4P插座连接，其中两针与数据差分输出端SD_out±相连，两针与时钟差分输出端CLK_out±相连，输出线只有4根。

并化器（Des）与数据差分输入端和时钟差分输入端连接，其将数据差分输入端输入的RGB视频数据转换成并行数据输出。

本地时钟输入端与所述晶振（图中未示出）相连，用于接收本地基准时钟。

时钟生成模块输入端与所述晶振（图中未示出）相连，根据本地时钟生成所需时钟信号，时钟生成模块的输出端与时钟差分输出端相连，为下一LVDS接口芯片提供差分时钟信号。

RGB数据截取和控制信号生成模块，其输入端与所述并化器输出端、时钟差分输入端和时钟生成模块的输出端连接，输出端与所述RGB输出端、LED扫描控制信号输出端、行扫描控制信号输出端和串化器相连。RGB数据截取和控制信号生成模块接收所述并化器输出的并行数据，并在时钟差分输入端接收到的时钟信号和时钟生成模块生成的本地时钟信号的作用下完成并行数据的译码、缓冲、转换和对应LED模块的RGB视频数据的截取，并分别输出截取的RGB视频数据、LED扫描控制信号和行扫描控制信号至所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端，同时输出RGB视频数据到串化器。

串化器（Ser）与所述RGB数据截取和控制信号生成模块的输出端及数据差分输出端相接。串化器接收所述RGB数据截取和控制信号生成模块输出的RGB视频数据，并将接收到的RGB视频数据转换成串行数据输出至数据差分输出端。

本发明LED模块的信号接口电路的工作原理为：差分数据输入SD_in±接收来自扫描控制板或上一LVDS接口芯片的视频和系统控制数据，在来自扫描控制板或上一LVDS接口芯片的差分传送时钟输入CLK_in±的作用下，通过Des（Deserializes ，并化器）8B/10B解码、串并转换后输出到RGB数据截取和扫描控制信号发生器；RGB数据截取和扫描控制信号发生模块在接收时钟和本地时钟的作用下完成原始数据的译码、缓冲、转换和本LED模块R[]、G[]、B[]视频数据的截取，再通过RGB数据截取和扫描控制信号发生模块内置的扫描控制信号发生模块生成LED扫描控制信号C[]，包括移位时钟SCLK、数据锁存信号/LATCH、灰度门控信号/EN和已译码的行扫描信号Ho[7..0]，并通过并行口驱动输出以实现RGB数据的视频显示，同时原始数据通过Ser（Serializes，串化器） 8B/10B编码和串化处理后经差分数据输出SD_out±连接到下一级LVDS接口芯片，由本地时钟模块产生且和差分数据输出SD_out±同步的差分时钟输出CLK_out±也输出到下一级LVDS接口芯片。

LVDS信号接口芯片的并行输出口可这样设计，显示数据输出R[3..0]、G[3..0]、B[3..0]共四组RGB数据，其输出功能可通过软件编程，除支持1-4组数据结构的各种LED模块外，采用R[3..0]、G[1..0]、B[1..0]数据结构支持虚拟像素显示；采用R[0]、G[0]、B[0]单组数据结构，剩余的R[3..1]、G[3..1]、B[3..1]的8位可作为1/16动态扫描的高位行扫描线；采用R[1..0]、G[1..0]、B[1..0]2组数据结构，剩余的R[3..2]、G[3..2]、B[3..2]可作为多分枝LED扫描控制信号SCLK、数据锁存信号/LATCH和灰度门控信号/EN输出，以方便LED模块设计。固定的行扫描信号则为Ho[7..0]共8位，支持1/2、1/4、1/8动态扫描显示和静态显示，同时可通过编程实现1/3、1/5、1/6和1/7任意占空比的动态扫描显示。这里还要指出的是，LVDS信号接口芯片中的SerDes可采用SerDes IP模块来实现，还可以采用速率为几百兆的软件来实现。

至于LVDS信号接口芯片的封装，可以采用微型TQFP封装、QFN封装，如采用BGA封装，则在四层板的LED模块设计中更具有优势。

本发明LED模块的信号接口电路可用于各种LED显示装置，如单色LED显示屏、双基LED显示屏、全彩LED显示屏等。

本发明具有如下优点：

1．利用SerDes技术，采用2条高速LVDS串行链路，一路数据，一路时钟，仅需4根信号线，即可实现LED模块全部数据和控制信号的缓冲驱动、译码和传送功能。

2．利用芯片的内部资源完成LED模块的数据及控制信号的截取、驱动和译码，支持1­-8行动态扫描或静态驱动。

3．传输数据量大、抗干扰性好、可靠性高，LVDS 数据速率可高达270Mbps以上，同时分离CMOS芯片被集成的接口芯片所代替，相比现有技术其电路大大简化。

4．大幅度减少了LED模块间信号连接线的数量，使LED箱体布线设计更简洁，成本降低。

5．大幅度减少扫描控制板FPGA的I/O口输出，允许采用更小封装的FPGA或更简单的器件，进一步降低了成本。

6．有利于LED模块连接和通讯协议的标准化工作。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种LED模块的信号接口电路，包括LED点阵、与所述LED点阵连接的行驱动电路和列驱动电路，其特征在于：所述LED模块的信号接口电路包括输入插座、输出插座、LVDS接口芯片和用于产生本地基准时钟的晶振，所述LVDS接口芯片具有：

用于差分输入的差分输入端，其与所述输入插座连接，所述差分输入端包括用于接收RGB视频数据的数据差分输入端和用于接收时钟信号的时钟差分输入端；

用于差分输出的差分输出端，其与所述输出插座连接；所述差分输出端包括用于输出串行数据的数据差分输出端和用于输出时钟信号的时钟差分输出端；

与所述列驱动电路连接且输出截取的RGB 视频数据至列驱动电路的RGB输出端；

与所述列驱动电路连接且输出LED扫描控制信号至列驱动电路的LED扫描控制信号输出端；

与所述行驱动电路连接且输出行扫描控制信号至所述行驱动电路的行扫描控制信号输出端；

与数据差分输入端和时钟差分输入端连接的并化器，其将数据差分输入端输入的RGB视频数据转换成并行数据输出；

一根据本地基准时钟生成本地时钟信号的时钟生成模块，其与所述晶振连接；

一输入端与所述并化器输出端、时钟差分输入端和时钟生成模块的输出端连接，输出端与所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端相连的RGB数据截取和控制信号生成模块，其接收所述并化器输出的并行数据，并在时钟差分输入端接收到的时钟信号和时钟生成模块生成的本地时钟信号的作用下完成并行数据的译码、缓冲、转换和对应LED模块的RGB视频数据的截取，并分别输出截取的RGB视频数据、LED扫描控制信号和行扫描控制信号至所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端，同时输出原始的RGB视频数据；

一与所述RGB数据截取和控制信号生成模块的输出端及数据差分输出端相接的串化器，所述串化器接收所述RGB数据截取和控制信号生成模块输出的原始的RGB视频数据，并将接收到的原始的RGB视频数据转换成所述串行数据输出至数据差分输出端；

所述时钟差分输出端与所述时钟生成模块的输出端相连。

2.根据权利要求1所述的LED模块的信号接口电路，其特征在于：所述输入插座为4P插座。

3.根据权利要求1所述的LED模块的信号接口电路，其特征在于：所述输出插座为4P插座。

4.一种具有权利要求1至3任一项所述LED模块的信号接口电路的LED显示装置。

5.一种用于LED模块的LVDS接口芯片，其特征在于包括：

用于差分输入的差分输入端，其与输入插座连接，所述差分输入端包括用于接收RGB视频数据的数据差分输入端和用于接收时钟信号的时钟差分输入端；

用于差分输出的差分输出端，其与输出插座连接，所述差分输出端包括用于输出串行数据的数据差分输出端和用于输出时钟信号的时钟差分输出端；

与一列驱动电路连接且输出截取的RGB 视频数据至列驱动电路的RGB输出端；

与所述列驱动电路连接且输出LED扫描控制信号至列驱动电路的LED扫描控制信号输出端；

与一行驱动电路连接且输出行扫描控制信号至所述行驱动电路的行扫描控制信号输出端；

与数据差分输入端和时钟差分输入端连接的并化器，其将数据差分输入端输入的RGB视频数据转换成并行数据输出；

一根据本地基准时钟生成本地时钟信号的时钟生成模块，其与晶振连接；

一输入端与所述并化器输出端、时钟差分输入端和时钟生成模块的输出端连接，输出端与所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端相连的RGB数据截取和控制信号生成模块，其接收所述并化器输出的并行数据，并在时钟差分输入端接收到的时钟信号和时钟生成模块生成的本地时钟信号的作用下完成并行数据的译码、缓冲、转换和对应LED模块的RGB视频数据的截取，并分别输出截取的RGB视频数据、LED扫描控制信号和行扫描控制信号至所述RGB输出端、LED扫描控制信号输出端和行扫描控制信号输出端，同时输出原始的RGB视频数据；

一与所述RGB数据截取和控制信号生成模块的输出端及数据差分输出端相接的串化器，所述串化器接收所述RGB数据截取和控制信号生成模块输出的原始的RGB视频数据，并将接收到的原始的RGB视频数据转换成所述串行数据输出至数据差分输出端；

所述时钟差分输出端与所述时钟生成模块的输出端相连。