CN102752561A - 接脚共用电路 - Google Patents

Abstract

本发明公开了一种接脚共用电路，接口电路耦接于接脚，当输入时钟为致能时，该接口电路输出输入时钟，当输入时钟为非致能时，该接口电路输出致能的电源关闭信号。核心电路耦接至接口电路，接收输入时钟或电源关闭信号。因此，输入时钟与该电源关闭信号可共用一接脚。在另一实施例中，相位调整电路接收输入时钟以产生输出时钟。因此，输入时钟与输出时钟可共用一接脚。

Description

接脚共用电路

技术领域

本发明涉及一种集成电路，特别涉及一种影像传感器的接脚共用电路。

背景技术

影像传感器普遍使用于电子装置，而随着电子装置的小型化，影像传感器的芯片面积也需跟着减小。在减小芯片面积的过程中，接脚(pin)数目是重要的决定因素之一。图1示出视频图形阵列(video graphics array，VGA)规格的互补式金属氧化物半导体(CMOS)影像传感器的接脚示意图，其接脚包含有Data[7:0]、HSYNC、VSYNC、SCL、SDA、VDD、GND、MCLK、PCLK及PWRDN，总共需17支接脚。

以硅晶穿孔(through-silicon via，TSV)的球形阵列(ball grid array，BGA)封装技术为例，4×4的焊球排列并无法容纳VGA影像传感器的17支接脚，因而必须采用4×5排列的焊球。如此一来，则浪费了3支焊球面积。此时，如果能够将部分接脚的功能合并于单一接脚并能保有其原始功能，即可使用较小阵列的焊球而达到减小芯片面积的目的。

因此，亟需提出一种或多种接脚共用的机制，通过合并部分接脚功能以减少影像传感器芯片的接脚总数。

发明内容

鉴于上述，本发明实施例的目的之一在于提出各种接脚共用电路，通过合并集成电路的部分接脚功能于单一接脚，以减少接脚总数，因而得以减小集成电路的芯片面积。

根据本发明第一实施例，接脚共用电路包含触变(toggle)检知电路与电源关闭信号产生电路。触变检知电路接收输入时钟以产生检知信号。电源关闭信号产生电路根据检知信号以产生电源关闭信号。

根据本发明第二实施例，接脚共用电路包含相位调整电路，其接收输入时钟以产生输出时钟。

根据本发明第三实施例，接脚共用电路包含控制器、电源关闭信号传送门、功能信号传送门及功能切换开关。当选择输出时钟功能时，控制器发出第一状态的功能信号，当选择电源关闭功能时，控制器发出第二状态的功能信号。功能信号传送门受控于电源关闭信号传送门的输出，以决定传送或阻挡该功能信号，以产生选择信号。功能切换开关根据选择信号以切换一接脚于输出时钟功能与电源关闭功能之间。其中，当接脚被切换至输出时钟功能时，控制器发出输出时钟，经由功能切换开关而直接由接脚输出；当接脚被切换至电源关闭功能时，接脚接收电源关闭信号，经由功能切换开关，再经由电源关闭信号传送门而传送至控制器，其中，电源关闭信号传送门受控于选择信号，以决定传送或阻挡电源关闭信号。

附图说明

图1示出视频图形阵列(VGA)规格的互补式金属氧化物半导体(CMOS)影像传感器的接脚示意图。

图2A示出本发明第一实施例的接脚共用电路的方块图。

图2B例示图2A所示第一实施例的详细电路图。

图2C例示输入时钟MCLK、延迟输入时钟MCLK及检知信号DET的波形。

图3A示出本发明第二实施例的接脚共用电路的方块图。

图3B例示图3A所示第二实施例的详细电路图。

图4A示出本发明第三实施例的接脚共用电路的方块图。

图4B例示图4A所示第三实施例的详细电路图。

【主要元件符号说明】

2      接脚共用电路

20     触变检知电路

201    延迟电路

203    异或门

22        电源关闭信号产生电路

221       施密特触发电路

24        软件电源关闭电路

241       与门

243       非门

200       接口电路

300       核心电路

3         接脚共用电路

30        相位调整电路

301       相位调整装置

4         接脚共用电路

40        接脚

41        功能切换开关

411       非门

42        接脚

43        控制器

45        功能信号传送门

451       非门

453       或非门

47        电源关闭信号传送门

471       非门

473       或非门

MCLK      输入时钟

DET       检知信号

PWRDN     电源关闭信号

SPD       软件电源关闭信号

HPD       硬件电源关闭信号

PCLK      输出时钟

PCLK_en   功能信号

SEL       选择信号

SWA  第一开关

SWB  第二开关

P    PMOS晶体管

N    NMOS晶体管

C    电容

R1   电阻

R2   电阻

C1   电容

具体实施方式

以下实施例以互补式金属氧化物半导体(CMOS)影像传感器作为例示，通过共用一部分的接脚而达到减少接脚总数的目的。这些实施例也可适用于其它影像传感器或者非影像传感器的集成电路。这些实施例的集成电路可使用各种封装技术，例如硅晶穿孔(TSV)的球形阵列(BGA)技术，但不限于此。

图2A示出本发明第一实施例的接脚共用电路2的方块图。本实施例可根据输入时钟MCLK以产生电源关闭(power down)信号PWRDN，因而让输入时钟MCLK与电源关闭信号PWRDN共用同一接脚。换句话说，集成电路因而省略了电源关闭信号PWRDN接脚。

如图2A所示，本实施例的接脚共用电路2主要包含接口电路200，其包含触变(toggle)检知电路20及电源关闭信号产生电路22，也可省略触变检知电路20。接口电路200耦接于接脚，其接收输入时钟MCLK，当输入时钟MCLK为致能时，接口电路200输出该输入时钟MCLK，当输入时钟MCLK为非致能时，接口电路200输出致能的电源关闭信号PWRDN。其中，触变检知电路20接收输入时钟MCLK以产生检知信号DET。接着，电源关闭信号产生电路22根据检知信号以产生电源关闭信号PWRDN。例如，当输入时钟MCLK为致能时，则触变检知电路20会产生致能的检知信号；接着，电源关闭信号产生电路22根据该致能的检知信号以产生非致能的电源关闭信号PWRDN。反之，当输入时钟MCLK为非致能时，则产生致能的电源关闭信号PWRDN，可据以进行电源关闭。接口电路200还包含软件电源关闭电路24，受控于软件电源关闭信号SPD，以控制是否让电源关闭信号PWRDN通过，其中该软件电源关闭信号SPD可由内部缓存器提供。例如，当集成电路欲进行软件电源关闭时，即会发出致能的软件电源关闭信号SPD，以阻挡电源关闭信号PWRDN的通过。反之，当软件电源关闭信号SPD为非致能时，(致能)电源关闭信号PWRDN可通过核心电路24，以产生硬件电源关闭信号HPD。本实施例还包含核心电路300，耦接至接口电路200，用以接收输入时钟MCLK或电源关闭信号PWRDN。

图2B例示图2A所示第一实施例的详细电路图。在本实施例中，触变检知电路20包含延迟电路201与异或(exclusive OR，XOR)门203。其中，延迟电路201延迟所接收的输入时钟MCLK，而异或门203则对输入时钟MCLK及延迟的输入时钟MCLK进行异或运算，以产生检知信号DET。图2C例示输入时钟MCLK、延迟输入时钟MCLK及检知信号DET的波形。如图2C所示，当输入时钟MCLK为致能时，则检知信号DET为致能的脉波信号；否则，检知信号DET为非致能的低电位信号。

本实施例的电源关闭信号产生电路22包含N型金属氧化物半导体(NMOS)晶体管N、P型金属氧化物半导体(PMOS)晶体管P、电容C及施密特触发电路(Schmitt trigger)221。其中，PMOS晶体管P的栅极受偏压而作为一电阻；串联的PMOS晶体管P与NMOS晶体管N连接于电源供给与地之间；NMOS晶体管N的栅极接收检知信号DET，其源极、漏极间并联该电容C；施密特触发电路221接收PMOS晶体管P与NMOS晶体管N的接点信号，以产生电源关闭信号PWRDN。当检知信号DET为致能时，其会间歇地开启NMOS晶体管N，将电容C放电，因而产生接近低电位信号，其经由施密特触发电路221处理后则产生(低电位)非致能的电源关闭信号PWRDN；反之，当检知信号DET为非致能时，其会关闭NMOS晶体管N，让电容C充电，因而产生接近高电位信号，其经由施密特触发电路221处理后则产生(高电位)致能的电源关闭信号PWRDN。

本实施例的软件电源关闭电路24包含与(AND)门241及非(NOT)门243。其中，非门243接收软件电源关闭信号SPD，而经反相的软件电源关闭信号SPD及电源关闭信号PWRDN输入至与门241，以产生硬件电源关闭信号HPD。当软件电源关闭信号SPD为致能的高电位时，会阻挡电源关闭信号PWRDN通过与门241。反之，当软件电源关闭信号SPD为非致能的低电位时，电源关闭信号PWRDN可通过与门241而产生硬件电源关闭信号HPD。

图3A示出本发明第二实施例的接脚共用电路3的方块图。本实施例可根据输入时钟MCLK以产生输出时钟PCLK，因而让输入时钟MCLK与输出时钟PCLK共用同一接脚。换句话说，集成电路因而省略了输出时钟PCLK接脚。

如图3A所示，本实施例的接脚共用电路3主要包含相位调整电路30，其接收输入时钟MCLK以产生输出时钟PCLK。由于集成电路省略了输出时钟PCLK接脚，因而可减少集成电路的噪声且可减轻集成电路的驱动要求。

图3B例示图3A所示第二实施例的详细电路图。在本实施例中，相位调整电路包含串联的电阻R1、电容C1及相位调整装置301。其中，相位调整装置301，例如除法器或/且反相器，接收输入时钟MCLK；电阻R1未与电容C1连接的一端耦接至相位调整装置301的输出，而电容C1未与电阻R1连接的一端耦接至地；电阻R1与电容C1的接点则产生该输出时钟PCLK。

图4A示出本发明第三实施例的接脚共用电路4的方块图。本实施例可切换于第一实施例(图2A)所提供第一功能(功能A)与第二实施例(图3A)所提供第二功能(功能B)之间。当选择功能A时，标示MCLK的接脚40除了接收输入时钟MCLK外，还可据以产生电源关闭信号PWRDN，其细节如图2A/B所述的第一实施例；而标示PWRDN/PCLK的接脚42则单纯作为输出时钟PCLK接脚使用。当选择功能B时，标示MCLK的接脚40除了接收输入时钟MCLK外，还可据以产生输出时钟PCLK，其细节如图3A/B所述的第二实施例；而标示PWRDN/PCLK的接脚42则单纯作为电源关闭信号PWRDN接脚使用。

在本实施例中，接脚共用电路4包含功能切换开关41、控制器43、功能信号传送门45及电源关闭信号传送门47。当选择功能A时，控制器43会发出第一状态的功能信号PCLK_en；接着，功能信号传送门45受控于电源关闭信号传送门47的输出，以决定传送或阻挡功能信号PCLK_en，以产生选择信号SEL；功能切换开关41则根据选择信号SEL以切换接脚PWRDN/PCLK 42，使其切换于PCLK与PWRDN之间。当接脚42被切换作为PCLK时，亦即功能A时，控制器43所发出的输出时钟PCLK经由功能切换开关41而直接由接脚43输出。当选择功能B时，控制器43会发出第二状态的功能信号PCLK_en，功能信号传送门45所产生的选择信号SEL使接脚42切换为PWRDN，其接收电源关闭信号PWRDN，经由功能切换开关41，再经由电源关闭信号传送门47而传送至控制器43；其中电源关闭信号传送门47受控于选择信号SEL，以决定传送或阻挡电源关闭信号PWRDN。

此外，接脚42还可连接下拉电阻R2。在重置模式下，接脚42通过下拉电阻R2产生低电位信号，控制器43控制功能切换开关41，使接脚42切换为PWRDN，其接收低电位信号，经由功能切换开关41，再经由电源关闭信号传送门47而传送至控制器43，以进行电源开启(power up)。

图4B例示图4A所示第三实施例的详细电路图。在本实施例中，功能信号传送门45包含非门451与或非门453。其中，非门451接收功能信号PCLK_en，其输出与电源关闭信号传送门47的输出则输入或非门453，以产生选择信号SEL。当电源关闭信号传送门47的输出为低电位时，功能信号PCLK_en可通过功能信号传送门45；否则，功能信号传送门45恒输出低电位。

本实施例的功能切换开关41包含第一开关SWA及第二开关SWB。其中，第一开关SWA受控于选择信号SEL，当选择功能A时，第一开关SWA让控制器43所发出的输出时钟PCLK传送至接脚42。第二开关SWB受控于经非门411所反相的选择信号SEL，当选择功能B时，第二开关SWB让接脚42输入的电源关闭信号PWRDN传送至电源关闭信号传送门47。简而言之，根据选择信号SEL所表示的选择功能A或B，仅有第一开关A或第二开关B会闭合，以提供路径给相关功能，用以传送输出时钟PCLK或电源关闭信号PWRDN。

本实施例的电源关闭信号传送门47包含非门471与或非门473。其中，非门471接收第二开关SWB的输出，非门471的输出与选择信号SEL则输入或非门473。当选择信号SEL为低电位时，电源关闭信号PWRDN可通过电源关闭信号传送门47；否则，电源关闭信号传送门47恒输出低电位。

以上所述仅为本发明的优选实施例而已，并非用以限定本发明的保护范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修改，均应包含在下述的权利要求的范围内。

Claims (18)

1.一种接脚共用电路，包含：

接脚，接收输入时钟；

接口电路，耦接于所述接脚，当所述输入时钟为致能时，所述接口电路输出所述输入时钟，当所述输入时钟为非致能时，所述接口电路输出致能的所述电源关闭信号；以及

核心电路，耦接至所述接口电路，接收所述输入时钟或所述电源关闭信号。

2.如权利要求1所述的接脚共用电路，其中所述接口电路包含触变(toggle)检知电路，耦接于所述接脚，接收所述输入时钟以产生检知信号。

3.如权利要求2所述的接脚共用电路，其中所述接口电路还包含电源关闭信号产生电路，根据所述检知信号以产生电源关闭信号。

4.如权利要求3所述的接脚共用电路，当所述输入时钟为致能时，则所述触变检知电路产生致能的所述检知信号，所述电源关闭信号产生电路根据所述致能的检知信号以产生非致能的所述电源关闭信号；反之，当所述输入时钟为非致能时，则产生致能的所述电源关闭信号。

5.如权利要求2所述的接脚共用电路，其中所述触变检知电路包含：

延迟电路，其延迟所述输入时钟；以及

异或(XOR)门，对所述输入时钟及所述延迟的输入时钟进行异或运算，以产生所述检知信号。

6.如权利要求3所述的接脚共用电路，其中所述电源关闭信号产生电路包含：

N型金属氧化物半导体(NMOS)晶体管，其栅极接收所述检知信号；

P型金属氧化物半导体(PMOS)晶体管，其栅极受偏压以作为一电阻，其中所述NMOS晶体管与所述PMOS晶体管串联于电源供给与地之间；

电容，并联于所述NMOS晶体管的源极、漏极间；以及

施密特触发电路(Schmitt trigger)，接收所述PMOS晶体管与所述NMOS晶体管的接点信号，以产生所述电源关闭信号。

7.如权利要求1所述的接脚共用电路，其中所述接口电路还包含软件电源关闭电路，受控于软件电源关闭信号，以控制是否让所述电源关闭信号通过。

8.如权利要求7所述的接脚共用电路，其中所述软件电源关闭电路包含：

非(NOT)门，接收所述软件电源关闭信号；及

与(AND)门，输入所述反相的软件电源关闭信号及所述电源关闭信号，以产生硬件电源关闭信号。

9.如权利要求1所述的接脚共用电路，其适用于影像传感器，其中所述输入时钟与所述电源关闭信号共用一接脚。

10.一种接脚共用电路，包含：

相位调整电路，接收输入时钟以产生输出时钟。

11.如权利要求10所述的接脚共用电路，其中所述相位调整电路包含：

电阻；

电容，连接于所述电阻，其中所述电容未与所述电阻连接的一端耦接至地，且所述电阻与所述电容的接点产生所述输出时钟；以及

相位调整装置，接收所述输入时钟，其输出耦接至所述电阻未与所述电容连接的一端。

12.如权利要求10所述的接脚共用电路，其中所述相位调整装置为除法器或/和反相器。

13.如权利要求10所述的接脚共用电路，其适用于影像传感器，其中所述输入时钟与所述输出时钟共用一接脚。

14.一种接脚共用电路，包含：

控制器，当选择输出时钟功能时，所述控制器发出第一状态的功能信号，当选择电源关闭功能时，所述控制器发出第二状态的功能信号；

电源关闭信号传送门；

功能信号传送门，受控于所述电源关闭信号传送门的输出，以决定传送或阻挡所述功能信号，以产生选择信号；以及

功能切换开关，根据所述选择信号以切换一接脚于所述输出时钟功能与所述电源关闭功能之间；

其中，当所述接脚被切换至所述输出时钟功能时，所述控制器发出输出时钟，经由所述功能切换开关而直接由所述接脚输出；当所述接脚被切换至所述电源关闭功能时，所述接脚接收电源关闭信号，经由所述功能切换开关，再经由所述电源关闭信号传送门而传送至所述控制器，其中，所述电源关闭信号传送门受控于所述选择信号，以决定传送或阻挡所述电源关闭信号。

15.如权利要求14所述的接脚共用电路，还包含下拉电阻，连接于所述接脚以产生低电位信号，在重置模式下，所述控制器控制所述功能切换开关，使所述接脚切换至所述电源关闭功能，所述接脚接收所述低电位信号，经由所述功能切换开关，再经由所述电源关闭信号传送门而传送至所述控制器。

16.如权利要求14所述的接脚共用电路，其中所述功能信号传送门包含：

非门，接收所述功能信号；以及

或非门，输入所述非门的输出与所述电源关闭信号传送门的输出，以产生所述选择信号。

17.如权利要求14所述的接脚共用电路，其中所述功能切换开关包含：

第一开关，受控于所述选择信号，当选择所述输出时钟功能时，所述第一开关让所述控制器所发出的所述输出时钟传送至所述接脚；

非门，用以将所述选择信号反相；以及

第二开关，受控于所述反相的选择信号，当选择所述电源关闭功能时，所述第二开关让所述接脚所输入的所述电源关闭信号传送至所述电源关闭信号传送门。

18.如权利要求17所述的接脚共用电路，其中所述的电源关闭信号传送门包含：

非门，接收所述第二开关的输出；以及

或非门，输入所述非门的输出与所述选择信号。

Images