TWM503705U - 隨臨界電壓而變的功率閘驅動器及計算系統 - Google Patents

隨臨界電壓而變的功率閘驅動器及計算系統 Download PDF

Info

Publication number
TWM503705U
TWM503705U TW102221140U TW102221140U TWM503705U TW M503705 U TWM503705 U TW M503705U TW 102221140 U TW102221140 U TW 102221140U TW 102221140 U TW102221140 U TW 102221140U TW M503705 U TWM503705 U TW M503705U
Authority
TW
Taiwan
Prior art keywords
node
power supply
power
coupled
gate
Prior art date
Application number
TW102221140U
Other languages
English (en)
Inventor
hong yun Tan
Anant S Deval
Hose, Jr
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TWM503705U publication Critical patent/TWM503705U/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

隨臨界電壓而變的功率閘驅動器及計算系統
本新型係有關隨臨界電壓而變的功率閘驅動器。
功率閘電晶體被用來提供閘控電源(gated power supply)給一或多個邏輯單元(例如，處理器核心、記憶體區塊、輸入-輸出(I/O)單元等)。“閘控電源”通常指的是藉由元件(例如，電晶體)來予以控制的電源。例如，當通過閘(pass-gate)被打開時由通過閘之源極/汲極端子輸出所提供的電源為閘控電源，而功率閘(power-gate)之汲極/源極端子接收做為輸入的電源為非閘控電源(un-gated power supply)。
功率閘電晶體(power-gate transistor)具有被用來打開或關閉功率閘電晶體的閘極端子。非閘控電源被提供至功率閘電晶體的其中一個端子(源極或汲極)，且提供自功率閘電晶體做為輸出的閘控電源供應給邏輯單元。通常，功率閘電晶體的體積非常大，這是因為其被設計來能夠提供電源給積體電路之大的邏輯區塊(logic block)。
在當閘控電源係實質上接近接地的情況中，打開功率閘導致閘控電源斜向上升(ramp up)。當閘控電源斜向上升時，該閘控電源供應軌(gated power supply rail)經歷di/dt與dv/dt事件，其可能被誤判為靜電放電(ESD)事件。在此情況中，ESD箝制器(clamp)會被打開，且過早地箝制閘控電源，並抑制用於積體電路的電源斜向上升過程。
各實施例揭示隨臨界電壓而變的功率閘驅動器，其打開功率閘緩慢到足以(亦即，微弱地)導致閘控電源斜向上升，但不被靜電放電(ESD)箝制單元所箝制。例如，閘控電源以超過100奈秒的時間從接地而斜向上升到它的供電位準。在一個實施例中，隨臨界電壓而變的功率閘驅動器包括在當閘控電源斜向上升的時間期間，抑制驅動器之電壓餘量(headroom)的電路。例如，電壓餘量從非閘控電源位準與接地之間的差，縮小到非閘控電源位準與高於接地之臨界電壓之間的差。在此實施例中，隨臨界電壓而變之功率閘驅動器之輸出電壓擺動(swing)被限制在非閘控電源位準與高於接地的臨界電壓之間。
在一個實施例中，當閘控電源正被斜向上升時，一開始，使用臨界電壓來微弱地打開功率閘，而不是使用施加於功率閘之閘極的最高(full)接地位準電壓。在這些實施例中，功率閘為p型元件。在閘控電源的斜向上升周期期間抑制電壓餘量的一項技術效果為閘控電源的斜向上升速 率受到控制，使其緩慢到不會導致ESD箝制器打開。在一個實施例中，當閘控電源接近被斜向上升時(亦即，接近到達它的標稱供應位準)，電壓餘量抑制被取消，以允許功率閘能夠完全打開，以使閘控電源完全地斜向上升。
在一個實施例中，數位式控制單元控制複數個隨臨界電壓而變的功率閘驅動器，以致使這些驅動器在時域中以交錯(staggered)的方式打開複數個功率閘。在一個實施例中，數位式控制單元包含移位暫存器鏈，其能夠一次(或以交錯的方式)打開複數個隨臨界電壓而變之功率閘驅動器中的每一個，以控制閘控電源的整體di/dt與dv/dt。
在一個實施例中，隨臨界電壓而變的功率閘驅動器接收非閘控電源做為它的電源。在一個實施例中，隨臨界電壓而變的功率閘驅動器包含反相器，其具有耦接到臨界調整邏輯的虛擬接地節點。在一個實施例中，當隨臨界電壓而變的功率閘驅動器將它的輸出信號斜向下降時，臨界調整邏輯係可操作來設定虛擬接地節點的電壓比接地位準至少高一個臨界電壓，該輸出信號被功率閘的閘極所接收。
在一個實施例中，當輸出信號已完全或接近完全打開功率閘時，隨臨界電壓而變的功率閘驅動器的操作如同一般的反相器驅動器。在此實施例中，臨界調整邏輯調整虛擬接地節點上的電壓，使其不再是高於接地位準的臨界值，而是實質上接近(或正好在)接地位準。在一個實施例中，當輸出信號在開始完全打開功率閘的位準時，上拉與下拉保持裝置被接合(亦即，打開)，以提高隨臨界電壓而 變之功率閘驅動器的驅動器強度。在一個實施例中，當閘控電源開始斜向上升時，上拉與下拉保持裝置被斷開(亦即，為三態的)。
100‧‧‧電路
101‧‧‧隨臨界電壓而變的功率閘極驅動器
MPG‧‧‧功率閘極
102‧‧‧暫存器
103‧‧‧負載
104‧‧‧驅動器
105‧‧‧臨界調整邏輯
MPkr‧‧‧p型上拉保持裝置
MNkr‧‧‧n型下拉保持裝置
105a‧‧‧虛擬接地節點
200‧‧‧控制邏輯單元
201‧‧‧鎖存器
202，203‧‧‧多工器
204‧‧‧反相器
205‧‧‧反相器
206‧‧‧反相器
207‧‧‧反相器
300‧‧‧電路
301‧‧‧移位暫存器鏈
302‧‧‧隨臨界電壓而變的驅動器
303‧‧‧功率閘極
304‧‧‧負載
400‧‧‧處理器
401‧‧‧功率控制單元
403‧‧‧I/O緩衝器
500‧‧‧電路
501‧‧‧移位暫存器鏈
502‧‧‧功率閘極
503‧‧‧閘控邏輯
503a‧‧‧NOR邏輯閘
1600‧‧‧智慧型裝置
1610‧‧‧處理器
1690‧‧‧處理器
1670‧‧‧網路介面
1620‧‧‧音頻子系統
1630‧‧‧顯示子系統
1632‧‧‧顯示器介面
1640‧‧‧I/O控制器
1650‧‧‧電源管理
1660‧‧‧記憶子系統
1670‧‧‧連接
1672‧‧‧細胞式連接
1674‧‧‧無線連接
1680‧‧‧周邊連接
1682‧‧‧周邊裝置
1684‧‧‧周邊裝置
從以上的詳細描述及所揭示之各實施例的附圖，可更完整地瞭解所揭示的實施例，不過，並非將揭示限制於特定的實施例，這些實施例只是用於解釋及對其的瞭解。
圖1係具有按照實施例之隨臨界電壓而變之功率閘驅動器的電路。
圖2係按照實施例的控制邏輯單元，用於控制隨臨界電壓而變的功率閘驅動器。
圖3A係按照實施例之電路，說明複數個隨臨界電壓而變之功率閘驅動器藉由移位暫存器來控制。
圖3B係按照實施例之複數個隨臨界電壓而變之功率閘驅動器用來打開複數個功率閘的輸出波形。
圖3C係按照實施例之複數個隨臨界電壓而變之功率閘驅動器用來關閉複數個功率閘的輸出波形。
圖4係按照實施例之具有用來控制隨臨界值而變之功率閘驅動器與功率閘之電源控制單元的處理器。
圖5按照實施例之電路500說明具有用於對應之功率閘之本地隨臨界值而變之功率閘驅動器及移位暫存器式的控制單元。
圖6係按照實施例之具有隨臨界電壓而變之功率閘驅 動器之智慧型裝置或系統晶片(SOC)的電腦系統。
在以下的描述中會討論很多細節，以提供本揭示之實施例更徹底的解釋。不過，熟悉此方面技術之人士將可明瞭，實行本揭示的實施例可以沒有這些特定的細節。在其它例中，為了避免模糊了本揭示的實施例，習知的結構與裝置將以方塊圖而非細節的型式來予以顯示。
注意，在各實施例的對應圖式中，信號是以線來表示。某些較粗的線被用來指示多組成的信號路徑，及/或一或多個端子具有箭頭的粗線被用來指示主要的訊息流向。這些指示並無意用來限制。反之，這些線被用來連接一或多個例示性實施例，以便於更容易瞭解電路或邏輯單元。任何代表的信號，如設計需要或偏好所要求，可實際上包含一或多個信號，其可在兩個方向上行進，並且可用任何適合的信號設計類型來予以實施。
在本說明書的全文及申請專利範圍中，用語“連接”意指與被其所連接之物件間沒有任何中間裝置的直接電氣連接。用語“耦接”意指與被其所連接之物件間直接的電氣連接，或經過一或多個被動或主動式中間裝置的間接連接。用語“電路”意指一或多個被動及/或主動式組件，其被配置成彼此合作以提供所要的功能。用語“信號”意指至少一個電流信號、電壓信號或資料/時脈信號。“一個”與“該個”的意義包括複數個參考。“在其中”的意義包括“在其中”與 “在其上”。
用語“換算”通常意指將設計(概圖與布局)從一個處理技術轉換成另一個處理技術。用語“縮放”通常也意指縮小相同技術節點內之布局及元件的尺寸。用語“實質上”、“接近”、“近似”、“接近”、“大約”通常意指在目標值的+/-20%以內。
除非另有說明，否則“第一”、“第二”、“第三”等序數形容詞係用來描述一通用的物件，僅指示所指之相同物件之不同的情況，並無意暗示如此描述之物件無論是依時地、空間地、依排序或以任何其它方式必須按指定的順序。
對各實施例來說，電晶體為金屬氧化物半導體(MOS)電晶體，其包括汲極、源極、閘極、及大型端子。電晶體也包括3閘極電晶體及/或鯺式場效電晶體(FinFET)。在本文中，源極與汲極端子可以是相同的端子，且可互換地使用。熟悉此方面技術之人士可明瞭，也可使用其它的電晶體，例如，雙極接面電晶體一BJT PNP/NPN、BiCMOS、CMOS、eFET等，不會偏離本揭示的範圍。用語“MN”指示n型電晶體(例如，NMOS、NPN BJT等)及用語“MP”指示p型電晶體(例如，PMOS、PNP BJT等)。
圖1為具有按照本揭示之實施例之隨臨界電壓而變之功率閘驅動器的電路100。在一個實施例中，電路100包含隨臨界電壓而變的功率閘驅動器101、暫存器或邏輯單元102、功率閘MPG、及負載103。在一個實施例中，隨 臨界電壓而變的功率閘驅動器101、暫存器102及功率閘MPG在它們的電源節點(也稱為第一節點)處接收非閘控電源。在一個實施例中，負載103接收來自MPG的閘控電源。
在一個實施例中，隨臨界電壓而變的功率閘驅動器101包含驅動器104、臨界調整邏輯105、p型上拉保持裝置MPkr、及n型下拉保持裝置MNkr。在一個實施例中，驅動器104為反相器(或緩衝器)，包含與n型元件串聯耦接的p型元件，其中，p型元件的源極端子被耦接到非閘控電源節點，而n型元件的源極端子被耦接到虛擬接地節點(也稱為第二電源節點)105a。在一個實施例中，驅動器104的輸出被耦接至功率閘MPG的閘極端子。
在一個實施例中，臨界調整邏輯105包含二極體連接的n型元件MNd與另一n型元件MN1並聯耦接。在一個實施例中，MNd與MN1的源極端子被耦接到接地節點，而它們的汲極端子被耦接到節點105a。在一個實施例中，MN1係藉由pulldnkpr信號(也稱為第二信號)來予以控制，該信號也控制下拉保持裝置MNkr。在一個實施例中，上拉保持裝置MPkr係藉由pullupkpr信號(也稱為第一信號)來予以控制。pullupkpr、pulldnkpr、及pgctrl信號之產生將參考圖2來加以討論。在一個實施例中，在閘控電源之初始斜向上升期間，pullupkpr與pulldnkpr被設定成導致MPkr與MNkr係處於三態的狀況。
回頭參閱圖1，在一個實施例中，暫存器102為鎖存 器或緩衝器，其提供pgctrl信號做為驅動器104的輸入。在一個實施例中，驅動器104產生具有受控制之斜坡的pgctrl_b(pgctrl的邏輯反轉)，用以控制MPG的打開行為。在一個實施例中，當閘控電源正被斜向上升且MPG正開始微弱地打開時，MN1被關閉。在此實施例中，臨界調整邏輯105的MNd致使虛擬接地節點105a高於接地的臨界電壓(Vth)。在此實施例中，臨界電壓為呈二極體連接之MNd的臨界電壓。
在此實施例中，驅動器104以非閘控電源與高於接地之臨界電壓的虛擬接地節點105a之間的受抑制的餘量來操作。例如，如果MNd的臨界電壓為0.3V且非閘控電源為1.0V，則驅動器104被迫以0.7V(1.0V-0.3V)的餘量來操作。藉由抑制餘量，pgctrl_b的電壓擺動為在MNd的臨界電壓與非閘控電源之間。例如，pgctrl_b的電壓擺動為0.7V(相對於0V)而不是1.0V。在閘控電源斜向上升期間抑制餘量的一項技術上非限制性的效果為MPG微弱地打開，致使閘控電源斜向上升緩慢到不足以接合ESD箝制器來箝制閘控電源。
當pgctrl_b從非閘控電源位準下降到MNd的臨界電壓位準且pgctrl_b到達接近MNd的臨界電壓位準時，MPkr與MNkr被接合，使得MNkr被打開，且同時MPkr保持關閉。在此實施例中，MN1打開，其去除對操作餘量105a的抑制，亦即，操作餘量105a現在變成接地位準而不是高於接地位準的臨界電壓。在此實施例中，MPG 被完全打開，且允許閘控電源位準變成實質上與非閘控電源位準相同。在一個實施例中，當MPG被關閉時，MPkr被打開且MNkr被關閉。在此實施例中，MPkr幫助MPG快速地關閉。
在一個實施例中，負載103為具有靜電放電(ESD)單元的輸入-輸出(I/O)緩衝器(或驅動器)、處理器核心、記憶體控制器、或快取記憶體等的至少其中之一。在一個實施例中，I/O緩衝器為符合雙資料率(DDR)的I/O(例如，DDR3、DDR4等)。在其它實施例中，也可使用其它類型的I/O緩衝器。
圖2為按照本揭示之實施例，用以控制隨臨界電壓而變的功率閘驅動器的控制邏輯單元200。在此先指出，圖2中與任何其它圖中之元件具有相同參考編號(或名稱)的那些元件，其可按與該些描述類似但不限於其的任何方式操作或運作。
在一個實施例中，控制單元200包括鎖存器201、多工器202及203、及反相器204、205、206、及207。控制單元200為一個例示性實施例，其為電路100產生信號pgctrl、pulldnkpr、及pullupkpr。也可使用其它採用不同邏輯單元的電路來獲致與控制單元200相同的邏輯功能。
在此實施例中，“Keeper clampen”被用來致能與去能上拉與下拉剔除器(kicker)MPkr與MNkr的信號，且“capture”信號是為了除錯目的(例如)而使鎖存器201透通或將其阻擋。信號“Keeper clampen_b”為“Keeper clampen”的邏輯反 轉。在正常模式中，鎖存器201為透通(transparent)鎖存器。在一個實施例中，鎖存器201被移除，且來自產生pgctrl_d(其邏輯地等於pgctrl)之另一邏輯的輸出被直接提供給驅動器104的節點pgctrl。
在一個實施例中，當閘控電源正被斜向上升時，控制單元200的功能為要致使MPkr與MNkr成為三態的。在此實施例中，多工器202及203的選擇信號選擇接地與邏輯高值(非閘控電源位準)做為它們的輸出，此輸出致使MPkr與MNkr成為三態的。在一個實施例中，一旦閘控電源位準接近正被完全斜向上升，多工器202及203選擇pgctrl做為輸出來控制MPkr與MNkr，其致使MPkr關閉及MNkr打開。在一個實施例中，當MPG被關閉時，多工器202及203選擇pgctrl做為輸出來控制MPkr與MNkr，其致使MPkr打開及MNkr關閉。
圖3A為按照本揭示之實施例的電路300，說明藉由移位暫存器來控制的複數個隨臨界電壓而變的功率閘驅動器。在此先指出，圖3A中與任何其它圖中之元件具有相同參考編號(或名稱)的那些元件，其可按與該些描述類似但不限於其的任何方式操作或運作。
在一個實施例中，電路300包含移位暫存器鏈與邏輯單元301、複數個隨臨界電壓而變的驅動器302、複數個功率閘303及負載304。在一個實施例中，移位暫存器鏈與邏輯單元301提供pgctrl1-N 信號給複數個隨臨界電壓而變的驅動器302中的每一個(1011-N ，其中，“N”為大於1 的整數)。複數個隨臨界電壓而變的驅動器302的輸出為pgctrl_b1-N ，其驅動功率閘MPG1-N ，其中，“N”為大於1的整數。在一個實施例中，移位暫存器鏈與邏輯單元301的功能被用來經由複數個隨臨界電壓而變的驅動器302一次一個地打開與關閉303的MPG1-N ，以使得到達負載304的閘控電源緩慢地斜向上升(亦即，慢到不足以導致任何ESD箝制器箝制閘控電源)。
圖3B為按照一個實施例之複數個隨臨界電壓而變的功率閘驅動器用以打開複數個功率閘的輸出波形320。在此先指出，圖3B中與任何其它圖中之元件具有相同參考編號(或名稱)的那些元件，其可按與該些描述類似但不限於其的任何方式操作或運作。
該等波形說明用以驅動功率閘MPG1-N 之pgctrl_b1-N 信號的時序。在一個實施例中，移位暫存器301在時域中以交錯之方式為複數個隨臨界電壓而變的電壓驅動器1011-N 產生pgctrl1-N 信號。在一個實施例中，隨臨界電壓而變的電壓驅動器1011-N 也在時域中以交錯之方式產生pgctrl_b1-N 信號。在一個實施例中，隨臨界電壓而變的電壓驅動器1011-N 藉由將虛擬接地位準升高為高於接地的臨界電壓來抑制驅動器的餘量。當閘控電源正被斜向上升時，被抑制的餘量允許隨臨界電壓而變的電壓驅動器1011-N 微弱地打開各自的功率閘，以使監視閘控電源的任何ESD箝制器不會箝制閘控電源(亦即，不會將閘控電源的斜向上升誤認為ESD事件)。
圖3C為按照一個實施例之複數個隨臨界電壓而變的功率閘驅動器用以關閉複數個功率閘的輸出波形330。在此先指出，圖3C中與任何其它圖中之元件具有相同參考編號(或名稱)的那些元件，其可按與該些描述類似但不限於其的任何方式操作或運作。
圖3C的波形與圖3B的波形類似，但被用來關閉功率閘。該等波形說明用以驅動功率閘MPG1-N 之pgctrl_b1-N 信號的時序。移位暫存器301在時域中以交錯之方式為複數個隨臨界電壓而變的電壓驅動器1011-N 產生pgctrl1-N 信號。在一個實施例中，隨臨界電壓而變的電壓驅動器1011-N 也在時域中以交錯之方式產生pgctrl_b1-N 信號。在一個實施例中，隨臨界電壓而變的電壓驅動器1011-N 藉由將虛擬接地位準升高為高於接地的臨界電壓來抑制驅動器的餘量。當閘控電源正被斜向下降時，被抑制的餘量允許隨臨界電壓而變的電壓驅動器1011-N 微弱地關閉各自的功率閘，以使監視閘控電源的任何ESD箝制器不會箝制閘控電源。
圖4為按照本揭示之實施例之具有用以控制隨臨界電壓而變的功率閘驅動器與功率閘之功率控制單元(PCU)的處理器400。在此先指出，圖4中與任何其它圖中之元件具有相同參考編號(或名稱)的那些元件，其可按與該些描述類似但不限於其的任何方式操作或運作。
在一個實施例中，處理器400包含PCU 401、多處理器核心(例如，核心1-4)、及每一個核心中的I/O緩衝器 (或驅動器)403。在一個實施例中，PCU 401包含用來驅動各個功率閘之隨臨界電壓而變的驅動器101。雖然實施例所顯示的隨臨界電壓而變的驅動器101要被整合在PCU 401中，但隨臨界電壓而變的驅動器101可與MPG實體地耦接，且可位在其各自之MPG的旁邊。在本實施例中，每一個處理器核心具有其自己的MPG以控制到達該核心的電源。
在一個實施例中，I/O緩衝器403包含其自己的MPG與ESD單元。在一個實施例中，隨臨界電壓而變的驅動器101為I/O緩衝器403中的MPG斜向上升閘控電源，以使得ESD單元不會箝制閘控電源。在一個實施例中，I/O緩衝器403為符合DDR4的I/O驅動器。在另一實施例中，也可使用其它類型的I/O緩衝器。
圖5說明按照本揭示之實施例的電路500，其具有用於對應之功率閘之本地隨臨界電壓而變的功率閘驅動器及移位暫存器式的控制單元。在此先指出，圖5中與任何其它圖中之元件具有相同參考編號(或名稱)的那些元件，其可按與該些描述類似但不限於其的任何方式操作或運作。
在一個實施例中，電路500包含掃描鏈(或移位暫存器鏈)501、隨臨界電壓而變的驅動器及對應的功率閘502、閘控邏輯503、及負載103。圖5之實施例為圖3之實施例的詳細型式。在此實施例中，所說明的移位暫存器鏈501接收輸入資料din，並為每一個隨臨界電壓而變的驅動器產生控制信號。在此實施例中，隨臨界電壓而變的 驅動器係緊貼地(實體地)耦接於各自的功率閘。例如，502a說明隨臨界電壓而變的驅動器101對及對應的MPG，用以提供閘控電源給負載103。
在一個實施例中，移位暫存器鏈(或移位暫存器)501緩慢地移位控制信號(pgctrl)給不同的隨臨界電壓而變的驅動器(例如，101)以打開愈來愈多群組的功率閘MPG，以緩慢地使用於負載103的閘控電源斜向上升。在一個實施例中，為了控制需要被打開/關閉之MGP的整體大小尺寸，移位暫存器鏈501包含複數個多工器501a與移位暫存器501b，以控制隨臨界電壓而變的驅動器(例如，101)的打開/關閉。MPG的逐漸打開/關閉調整了閘控電源軌上的dv/dt與di/dt。在一個實施例中，移位暫存器鏈501允許閘控電源軌上之dv/dt與di/dt的數位控制。在一個實施例中，複數個多工器501a被耦接在一起，按此方式，可以加速經由驅動器電路(例如，502中的101)而完全打開/關閉MGP的總潛時周期。
在一個實施例中，多工器501a的選擇線(輸入到多工器)可操作來提供開/關502中之驅動器的潛時設定(例如，4種設定)。在一個實施例中，選擇線的第一種設定設置最緩慢的移位暫存器鏈501，一次打開一個驅動器。在一個實施例中，選擇線的第二種設定設置移位暫存器鏈501一次打開兩個驅動器(502中的兩個101)。在一個實施例中，選擇線的第三種設定設置移位暫存器鏈501一次打開4個驅動器(502中的4個101)。在一個實施例中，選擇線 的第四種設定設置移位暫存器鏈501一次打開8個驅動器(502中的8個101)。
在一個實施例中，閘控邏輯503提供502中之MPG之逐步開/關的除錯特徵。在一個實施例中，閘控邏輯503包含NOR邏輯閘(例如，503a)，其接收移位暫存器鏈501的輸出，並將該輸出傳送給驅動器(例如，502的101)以打開/關閉MPG。在一個實施例中，MPG之逐漸打開/關閉的特徵可藉由NOR邏輯閘(或功能類似的邏輯閘)的另一輸入而被去能。在一個實施例中，移位暫存器鏈501的功能可藉由送至NOR邏輯閘的其它輸入而被旁通。在一個實施例中，NOR邏輯閘可以被能夠導致相同效果的任何其它邏輯閘所取代。
圖6為按照本揭示之實施例之具有隨臨界電壓而變的功率閘驅動器的智慧型裝置1600或電腦系統或晶片上系統(SOC)。在此先指出，圖6中與任何其它圖中之元件具有相同參考編號(或名稱)的那些元件，其可按與該些描述類似但不限於其的任何方式操作或運作。
圖6說明行動裝置之實施例的方塊圖，其中，可使用平面介面連接器。在一個實施例中，計算裝置1600代表行動計算裝置，諸如平板電腦、行動電話或智慧型手機、具無線功能的電子書、或其它無線行動裝置。需瞭解，某些組件被一般性地顯示出，且在裝置1600中並未顯示出這類裝置的所有組件。
按照本文所討論之實施例，在一個實施例中，計算裝 置1600包括具有圖1之隨臨界電壓而變的功率閘驅動器101(或積體電路100)的第一處理器1610及具有圖1之隨臨界電壓而變的功率閘驅動器101(或積體電路100)的第二處理器1690。計算裝置之具有I/O驅動器的其它方塊也可包括圖1之隨臨界電壓而變的功率閘驅動器101(或積體電路100)。本揭示之各種不同實施例內也可包含諸如無線介面的網路介面1670，以便系統實施例可被結合入無線裝置內，例如，行動電話或個人數位或助理。
在一個實施例中，處理器1610可包括一或多個實體裝置，諸如微處理器、應用程式處理器、微控制器、可程式邏輯裝置、或其它處理機構。由處理器1610所實施的處理操作包括作業平台或作業系統之執行，而應用程式及/或裝置功能則被執行於作業平台或作業系統上。處理操作包括有關於與使用人或與其它裝置之輸入/輸出的操作、有關於電源管理的操作、及/或有關於將計算裝置1600連接到另一裝置的操作。處理操作也包括有關於音頻I/O及/或顯示I/O的操作。
在一個實施例中，計算裝置1600包括音頻子系統1620，其代表與提供音頻功能給計算裝置相關的硬體(例如，音頻硬體與音頻電路)與軟體(例如，驅動器、編碼解碼器)組件。音頻功能可包括喇叭及/或耳機輸出、以及麥克風輸入。這些功能的裝置可被整合進裝置1600內，或連接到計算裝置1600。在一個實施例中，使用者藉由提供音頻命令與計算裝置1600互動，音頻命令則被處理器 1610所接收及處理。
顯示子系統1630代表提供視覺及/或觸覺顯示給使用者以與計算裝置互動的硬體(例如，顯示裝置)與軟體(例如，驅動軟體)組件。顯示子系統1630包括顯示器介面1632，其包括用以提供顯示給使用者的特定螢幕或硬體裝置。在一個實施例中，顯示器介面1632包括與處理器1610分離的邏輯，用以實施至少某些與顯示器相關的處理。在一個實施例中，顯示子系統1630包括觸控螢幕(或觸控板)裝置，其提供輸出與輸入給使用者。
I/O控制器1640代表有關於與使用者互動的硬體裝置及軟體組件。I/O控制器1640係可操作來管理硬體，其為音頻子系統1620及/或顯示子系統1630的一部分。此外，I/O控制器1640說明用於附加裝置的連接點，使用者可經由這些連接至裝置1600的附加裝置而與系統互動。例如，可附接於計算裝置1600的裝置可包括麥克風裝置、喇叭或立體聲系統、視訊系統或其它顯示裝置、鍵盤或小鍵盤裝置、或其它與特定應用程式一起使用的I/O裝置，諸如讀卡機或其它裝置。
如前所述，I/O控制器1640可與音頻子系統1620及/或顯示子系統1630互動。例如，經由麥克風或其它音頻裝置的輸入可為計算裝置1600的一或多個應用軟體或功能提供輸入或命令。此外，可提供音頻輸出以取代或加入到顯示輸出。在另一例中，如果顯示子系統包括觸控螢幕，則顯示裝置也可做為輸入裝置，其至少部分可藉由 I/O控制器1640來予以管理。計算裝置1600上也可有額外的按鈕或開關，以提供由I/O控制器1640所操縱的I/O功能。
在一個實施例中，I/O控制器1640管理諸如加速計、照相機、光感測器或其它的環境感測器等裝置，或是可包括在計算裝置1600內的其它硬體。輸入可以是指導使用者互動的一部分，以及提供環境輸入給系統以影響它的操作(諸如過濾雜音、亮度偵測以調整顯示器、應用快閃記憶體或照相機，或其它特性)。
在一個實施例中，計算裝置1600包括電源管理1650，其管理電池之使用、電池之充電、及與節電操作相關的各種特徵。記憶子系統1660包括在裝置1600內用來儲存資訊的記憶裝置。記憶體可包括非揮發性(如果供給記憶裝置的電源被中斷，則其狀態不改變)及/或揮發性(如果供給記憶裝置的電源被中斷，則其狀態不定)記憶體裝置。記憶體1660可儲存應用程式資料、使用者資料、音樂、照片、文件或其它資料、以及與執行計算裝置1600之應用程式與功能相關的系統資料(不論是長期或暫時的)。
實施例的元件也可被提供做為用來儲存電腦可執行指令(例如，用來實施本文所討論之任何其它處理的指令)的機器可讀取媒體(例如，記憶體1660)。機器可讀取媒體(例如，記憶體1660)可包括但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁或 光卡、或適合用於儲存電子或電腦可執行指令之其它類型的機器可讀取媒體。例如，所揭示的實施例可被下載成為電腦程式(例如，BIOS)，其可經由通訊鏈結(例如，數據機或網路連接)藉由資料信號而從遠方電腦(例如，伺服器)傳送到發出請求的電腦(例如，用戶端)。
連接1670包括硬體裝置(例如，無線及/或有線連接器及通訊硬體)與軟體組件(例如，驅動程式、協定堆疊)以使計算裝置1600可與外部裝置相通訊。裝置1600可以是獨立的裝置，諸如其它的計算裝置、無線存取點或基地台、以及諸如耳機、印表機等周邊裝置、或其它裝置。
連接1670可包括多種不同類型的連接。泛言之，以細胞式連接1672與無線連接1674來說明計算裝置1600。細胞式連接1672通常意指藉由無線載波所提供的細胞式網路連接，諸如經由GSM(行動通訊全球系統)或其變形或衍生、CDMA(多碼多重存取)或其變形或衍生、TDM(分時多工)或其變形或衍生、或其它的細胞式服務標準所提供。無線連接1674意指非細胞式的無線連接，其可包括個人區域網路(諸如，藍牙、近場等)、區域網路(諸如Wi-Fi)、及/或廣域網路(諸如，WiMax)、或其它無線通訊。
周邊連接1680包括硬體介面與連接器，以及形成周邊連接的軟體組件(例如，驅動程式、協定堆疊)。須瞭解，計算裝置1600可以是到其它計算裝置的周邊裝置(“到”1682)，以及具有連接到它的周邊裝置(“來 自”1684)。基於諸如管理(例如，下載及/或上傳、更改、同步)裝置1600上之內容的目的，計算裝置1600通常具有連接到其它計算裝置的“擴充座”連接器。此外，擴充座連接器可允許裝置1600連接到允許計算裝置1600控制輸出到例如影音或其它系統之內容的某些周邊。
除了專用的擴充座連接器或其它專用的連接硬體之外，計算裝置1600可經由通用或標準式連接器來做周邊連接1680。通用類型可包括通用串列匯流排(USB)連接器(其可包括任何數量之不同的硬體介面)、DisplayPort包括MiniDisplayPort(MDP)、高清晰度多媒體介面(HDMI)、火線(Firewire)、或其它類型。
本說明書所參考的“實施例”、“一個實施例”、“某些實施例”、或“其它實施例”意指所描述之與該等實施例相關的特定特徵、結構、或其它特性包括在至少某些實施例中，但並不必然包括在所有實施例中。“實施例”、“一個實施例”、“某些實施例”之各式不同的外觀並不必然全都參考相同的實施例。如果說明書陳述“可以”、“可能”、“能”包括組件、特徵、結構、或特性，該等特定的組件、特徵、結構、或特性並不必需被包括。如果說明書或申請專利範圍稱“一”組件，並非意指僅只該等組件其中之一。如果說明書或申請專利範圍稱“一額外”組件，其並非排除具有多於一個的額外組件。
此外，在一或多個實施例中，特定的特徵、結構、功能、或特性可按任何適當的方式結合。例如，第一實施例 可與第二實施例結合，與該兩實施例相關的特定的特徵、結構、功能、或特性在任何地方都不互斥。
雖然已連同特定的實施例描述了本揭示，但由於前文的描述，熟悉此方面技術之人士將可明瞭此等實施例的很多替換、修改及變異。
例如，可抑制非閘控電源與接地的餘量而非只是將接地位準升高到接地以上的臨界值。在一個實施例中，功率閘包含p型與n型元件(如通過閘一般)。在此實施例中，如前文之討論，驅動器104被用來控制p型通過閘電晶體的打開行為，且同時另一驅動器被用來控制n型通過閘電晶體的打開行為。在此實施例中，另一驅動器具有虛擬非閘控電源節點，當n型功率閘被緩慢(亦即，微弱地)打開時，該節點為低於非閘控電源位準的一個臨界值。在一個實施例中，p型二極體連接的裝置被用來提供在非閘控電源以下的臨界值的給該另一驅動器。在此實施例中，當閘控電源接近被完全斜向上升時，耦接到另一驅動器之輸出節點的MPkr被打開以完全打開n型功率閘電晶體。在一個實施例中，當功率閘被打開且閘控電源被斜向上升時，該等驅動器(驅動器104及另一驅動器)的有效餘量為(非閘控電源-Vtp)減(接地+Vtn)。
所揭示的實施例意欲包含關於落在所附申請專利範圍之廣義範圍內的所有這些替代、修改、變異。
此外，為了簡化說明及討論，且不致模糊了本揭示，在所呈現的圖中可能有或沒有顯示到積體電路(IC)晶片之 習知的電源/接地連接及其它組件。此外，為了避免模糊了本揭示，且由於事實上實施此等方塊圖配置之相關的細節與實施本揭示的平台密切相關(即此等細節應在熟悉此方面技術之人士所習知的範圍內)，因此，各配置以方塊圖的型式來予以顯示。為了描述本揭示的例示實施例而陳述了特定的細節(例如，電路)，但熟悉此方面技術之人士應明瞭，沒有這些特定細節，或改變這些特定細節，本揭示都可實行。因此，描述應被視為說明而非限制。
以下的實例屬於進一步的實施例。該等實例中的細節可用於一或多個實施例中任何之處。本文所描述之設備所有可選用的特徵也可用相關的方法與程序來實施。
例如，在一個實施例中，一種設備包含：用以提供非閘控電源的第一節點；用以提供隨臨界值而變之電源的第二節點；具有輸入與輸出的反相器(或緩衝器)，反相器係耦接至第一與第二節點，反相器在其電源節點處接收非閘控電源及接收該隨臨界值而變的電源，用以在其接地節點處供應接地電源；以及電晶體，其閘極端子係耦接至反相器的輸出，電晶體提供閘控電源給一或更多個邏輯單元。
在一個實施例中，第二節點係耦接至二極體連接的n型元件與可控制的n型元件。在一個實施例中，二極體連接的n型元件具有源極端子耦接至接地節點，且其中，可控制的n型元件具有源極端子耦接至接地節點。在一個實施例中，該設備進一步包含：n型剔除器元件，係耦接至反相器的輸出與接地節點，其中，n型剔除器元件係藉由 第二信號來予以控制。在一個實施例中，可控制的n型剔除器元件係藉由與第一信號不同的第二信號來予以控制。
在一個實施例中，該設備進一步包含：p型剔除器元件，係耦接至反相器的輸出及第一節點，其中，p型剔除器元件係藉由第一信號來予以控制。在一個實施例中，電晶體為功率閘電晶體，係耦接至第一節點用以在電晶體的其中一端子處接收非閘控電源。在一個實施例中，反相器之輸入係藉由移位暫存器鏈之暫存器的輸出來予以驅動。
在一個實施例中，一或多個邏輯單元包括下列的至少其中之一：具有靜電放電(ESD)單元的輸入輸出(I/O)；處理器核心；記憶體控制器；或快取記憶體。
在另一實例中，該設備包含：複數個功率閘元件，係耦接至提供非閘控電源的第一節點，該複數個功率閘元件可操作來提供閘控電源給一或多個邏輯單元；用以提供隨臨界值而變的電源的第二節點；用以驅動複數個功率閘元件的複數個緩衝器；以及移位暫存器鏈，用以為複數個緩衝器產生複數個驅動信號，其中，複數個緩衝器包括具有輸入與輸出的緩衝器，緩衝器係耦接至第一與第二節點，緩衝器在其電源節點處接收非閘控電源，及接收隨臨界值而變的電源，用以在其接地節點處供應接地電源。
在一個實施例中，第二節點係耦接至二極體連接的n型元件與可控制的n型元件。在一個實施例中，二極體連接的n型元件具有源極端子耦接至接地節點，且其中，可控制的n型元件具有源極端子耦接至接地節點。
在一個實施例中，該設備進一步包含：n型剔除器元件，係耦接至緩衝器的輸出及接地節點，n型剔除器元件藉由第二信號來予以控制，其中，可控制的n型元件係藉由第二信號來予以控制。在一個實施例中，移位暫存器鏈以交錯的方式在時域中產生複數個驅動信號，用以將複數個驅動信號每次一個地提供給複數個緩衝器。
在一個實施例中，一或多個邏輯單元包括下列的至少其中之一：具有靜電放電(ESD)單元的輸入輸出(I/O)；處理器核心；記憶體控制器；或快取記憶體。
在另一實例中，一種系統包含：記憶體單元；以及處理器，係耦接至該記憶體單元，處理器具含有靜電放電(ESD)單元的輸入-輸出(I/O)驅動器，處理器包含：用以提供非閘控電源的第一節點；用以提供隨臨界值而變之電源的第二節點；具有輸入與輸出的緩衝器，緩衝器係耦接至第一與第二節點，緩衝器在其電源節點處接收非閘控電源，及接收隨臨界值而變的電源，用以在其接地節點處供應接地電源；以及電晶體，其閘極端子係耦接至緩衝器之輸出，電晶體用以提供閘控電源給I/O驅動器而不導致ESD單元來箝制該閘控電源。
在一個實施例中，第二節點係耦接至二極體連接的n型元件與可控制的n型元件。在一個實施例中，二極體連接的n型元件具有源極端子耦接至接地節點，且其中，可控制的n型元件具有源極端子耦接至接地節點。在一個實施例中，處理器進一步包含：n型剔除器元件，係耦接至 緩衝器的輸出及接地節點，n型剔除器元件藉由第二信號來予以控制，其中，可控制的n型剔除器元件係藉由第二信號來予以控制；以及p型剔除器元件，耦接至緩衝器的輸出及第一節點，p型剔除器元件係藉由第一信號來予以控制，第一信號不同於第二信號。在一個實施例中，系統進一步包含：用以允許該處理器與另一元件通訊的無線介面；以及顯示器單元。
提供摘要以使讀者能清楚知道所揭示之技術的性質與要點。要瞭解，所提出的摘要不是用來限制申請專利範圍的範圍或意義。特將以下的申請專利範圍併入實施方式，每一項申請專利範圍都各自獨立為個別的實施例。
100‧‧‧電路
101‧‧‧隨臨界電壓而變的功率閘極驅動器
MPG‧‧‧功率閘極
102‧‧‧暫存器
103‧‧‧負載
104‧‧‧驅動器
105‧‧‧臨界調整邏輯
MPkr‧‧‧p型上拉保持裝置
MNkr‧‧‧n型下拉保持裝置
105a‧‧‧虛擬接地節點

Claims (20)

  1. 一種隨臨界電壓而變的功率閘驅動器，包含：第一節點，用以提供非閘控電源；第二節點，用以提供隨臨界值而變的電源；具有輸入與輸出的反相器，該反相器係耦接至該第一與該第二節點，該反相器在其電源節點處接收非閘控電源及接收該隨臨界值而變的電源，用以在其接地節點處供應接地電源；以及電晶體，該電晶體之閘極端子係耦接至該反相器的該輸出，該電晶體提供閘控電源給一或更多個邏輯單元。
  2. 如申請專利範圍第1項之隨臨界電壓而變的功率閘驅動器，其中，該第二節點係耦接至二極體連接的n型元件與可控制的n型元件。
  3. 如申請專利範圍第2項之隨臨界電壓而變的功率閘驅動器，其中，該二極體連接的n型元件具有源極端子耦接至接地節點，且其中，該可控制的n型元件具有源極端子耦接至該接地節點。
  4. 如申請專利範圍第2項之隨臨界電壓而變的功率閘驅動器，進一步包含：n型剔除器元件，係耦接至該反相器的該輸出及接地節點，其中，該n型剔除器元件係藉由第二信號來予以控制。
  5. 如申請專利範圍第4項之隨臨界電壓而變的功率閘驅動器，其中，該可控制的n型剔除器元件係藉由與第一 信號不同之該第二信號來予以控制。
  6. 如申請專利範圍第1項之隨臨界電壓而變的功率閘驅動器，進一步包含：p型剔除器元件，係耦接至該反相器的該輸出及該第一節點，其中，該p型剔除器元件係藉由第一信號來予以控制。
  7. 如申請專利範圍第1項之隨臨界電壓而變的功率閘驅動器，其中，該電晶體為功率閘電晶體，係耦接至該第一節點用以在該電晶體的其中一端子處接收非閘控電源。
  8. 如申請專利範圍第1項之隨臨界電壓而變的功率閘驅動器，其中，該反相器之該輸入係藉由移位暫存器鏈之暫存器的輸出來予以驅動。
  9. 如申請專利範圍第1項之隨臨界電壓而變的功率閘驅動器，其中，該一或多個邏輯單元包括下列的至少其中之一：具有靜電放電(ESD)單元的輸入輸出(I/O)；處理器核心；記憶體控制器；或快取記憶體。
  10. 一種隨臨界電壓而變的功率閘驅動器，包含：複數個功率閘元件，係耦接至提供非閘控電源的第一節點，該複數個功率閘元件可操作來提供閘控電源給一或多個邏輯單元；第二節點，用以提供隨臨界值而變的電源； 複數個緩衝器，用以驅動該複數個功率閘元件；以及移位暫存器鏈，用以為該複數個緩衝器產生複數個驅動信號，其中，該複數個緩衝器包括具有輸入與輸出的緩衝器，該緩衝器係耦接至該第一與該第二節點，該緩衝器在其電源節點處接收該非閘控電源，及接收該隨臨界值而變的電源，用以在其接地節點處供應接地電源。
  11. 如申請專利範圍第10項之隨臨界電壓而變的功率閘驅動器，其中，該第二節點係耦接至二極體連接的n型元件與可控制的n型元件。
  12. 如申請專利範圍第11項之隨臨界電壓而變的功率閘驅動器，其中，該二極體連接的n型元件具有源極端子耦接至接地節點，且其中，該可控制的n型元件具有源極端子耦接至該接地節點。
  13. 如申請專利範圍第12項之隨臨界電壓而變的功率閘驅動器，進一步包含：n型剔除器元件，係耦接至該緩衝器的該輸出及接地節點，該n型剔除器元件藉由第二信號來予以控制，其中，該可控制的n型元件係藉由第二信號來予以控制。
  14. 如申請專利範圍第10項之隨臨界電壓而變的功率閘驅動器，其中，該移位暫存器鏈以交錯的方式在時域中產生複數個驅動信號，用以將該複數個驅動信號每次一個地提供給該複數個緩衝器。
  15. 如申請專利範圍第10項之隨臨界電壓而變的功率閘驅動器，其中，該一或多個邏輯單元包括下列的至少其 中之一：具有靜電放電(ESD)單元的輸入輸出(I/O)；處理器核心；記憶體控制器；或快取記憶體。
  16. 一種計算系統，包含：記憶體單元；以及處理器，係耦接至該記憶體單元，該處理器具含有靜電放電(ESD)單元的輸入-輸出(I/O)驅動器，該處理器包含；第一節點，用以提供非閘控電源；第二節點，用以提供隨臨界值而變的電源；具有輸入與輸出的緩衝器，該緩衝器係耦接至該第一及該第二節點，該緩衝器在其電源節點處接收該非閘控電源，及接收該隨臨界值而變的電源，用以在其接地節點處供應接地電源；以及電晶體，該電晶體的閘極端子係耦接至該緩衝器之該輸出，該電晶體用以提供閘控電源給該I/O驅動器而不導致該靜電放電(ESD)單元箝制該閘控電源。
  17. 如申請專利範圍第16項之計算系統，其中，該第二節點係耦接至二極體連接的n型元件與可控制的n型元件。
  18. 如申請專利範圍第17項之計算系統，其中，該二極體連接的n型元件具有源極端子耦接至接地節點，且其中，該可控制的n型元件具有源極端子耦接至該接地節 點。
  19. 如申請專利範圍第18項之計算系統，其中，該處理器進一步包含：n型剔除器元件，係耦接至該緩衝器的該輸出及該接地節點，該n型剔除器元件藉由第二信號來予以控制，其中，該可控制的n型剔除器元件係藉由該第二信號來予以控制；以及p型剔除器元件，耦接至該緩衝器的該輸出及該第一節點，該p型剔除器元件係藉由第一信號來予以控制，該第一信號不同於該第二信號。
  20. 如申請專利範圍第16項之計算系統，進一步包含：無線介面，用以允許該處理器與另一元件通訊；以及顯示器單元。
TW102221140U 2012-12-19 2013-11-12 隨臨界電壓而變的功率閘驅動器及計算系統 TWM503705U (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/720,471 US8922252B2 (en) 2012-12-19 2012-12-19 Threshold voltage dependent power-gate driver

Publications (1)

Publication Number Publication Date
TWM503705U true TWM503705U (zh) 2015-06-21

Family

ID=50930621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102221140U TWM503705U (zh) 2012-12-19 2013-11-12 隨臨界電壓而變的功率閘驅動器及計算系統

Country Status (3)

Country Link
US (2) US8922252B2 (zh)
CN (1) CN204145445U (zh)
TW (1) TWM503705U (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348487A1 (en) * 2014-06-02 2015-12-03 Apple Inc. Electronic Device Display With Display Driver Power-Down Circuitry
TWI688211B (zh) * 2015-01-29 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置、電子組件及電子裝置
US9893724B2 (en) * 2015-07-31 2018-02-13 Texas Instruments Incorporated Isolated output switching circuit
CN105576946B (zh) * 2015-12-28 2018-09-25 上海数明半导体有限公司 功率管驱动电路及方法
US11159154B2 (en) * 2017-03-22 2021-10-26 Intel Corporation Power gate ramp-up control apparatus and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563540A (en) 1993-09-17 1996-10-08 International Business Machines Corporation Electronic switch having programmable means to reduce noise coupling
US6486816B2 (en) * 2001-04-03 2002-11-26 Texas Instruments Incorporated CDAC operation at low supply voltages
US6552932B1 (en) 2001-09-21 2003-04-22 Sandisk Corporation Segmented metal bitlines
JP4286041B2 (ja) * 2002-07-15 2009-06-24 株式会社ルネサステクノロジ 半導体装置
US7119601B2 (en) 2004-08-04 2006-10-10 Texas Instruments Incorporated Backgate pull-up for PMOS pass-gates
US7274242B2 (en) 2004-11-02 2007-09-25 Rambus Inc. Pass transistors with minimized capacitive loading
US8044685B2 (en) * 2006-06-12 2011-10-25 System General Corp. Floating driving circuit
US7710796B2 (en) 2007-11-06 2010-05-04 International Business Machines Corporation Level shifter for boosting wordline voltage and memory cell performance
US7659781B2 (en) 2008-06-23 2010-02-09 Sun Microsystems, Inc. Active resistor used in a feedback amplifier particularly useful for proximity communication
KR101053532B1 (ko) 2009-09-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치 및 비트라인 감지증폭회로 구동방법
JP5711116B2 (ja) * 2009-12-03 2015-04-30 パナソニック株式会社 半導体集積回路およびそれを備えた昇圧回路
US8436642B1 (en) 2011-08-23 2013-05-07 Xilinx, Inc. Control of termination capacitance for maximum transmitter bandwidth extension
US8604829B2 (en) 2011-09-07 2013-12-10 Advanced Micro Devices, Inc. Low-power wide-tuning range common-mode driver for serial interface transmitters

Also Published As

Publication number Publication date
US9712167B2 (en) 2017-07-18
US8922252B2 (en) 2014-12-30
US20140168881A1 (en) 2014-06-19
CN204145445U (zh) 2015-02-04
US20150249452A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
TWI630613B (zh) Ｓｒａｍ位元線及寫入輔助設備與用於降低動態功率和峰值電流之方法、以及雙輸入位準移位器
TWI564895B (zh) 高電壓耐受字元線驅動器
US8558603B2 (en) Multiplexer with level shifter
EP2758887B1 (en) System and method for reducing cross coupling effects
TWM503705U (zh) 隨臨界電壓而變的功率閘驅動器及計算系統
US8947966B2 (en) Power gated memory device with power state indication
CN112514258A (zh) 低功率时钟门电路
TW202044762A (zh) 耦接至輸入輸出襯墊的電路以及防止突波的方法
US8354872B2 (en) Cascode switching circuit
TWI608493B (zh) 具有低功率軌對軌輸入共同模式範圍的高速感測放大器閂鎖
KR20150105809A (ko) 로드 스위치를 포함하는 제어 회로, 로드 스위치를 포함하는 전자 장치 및 그 스위치 제어 방법
TWI733753B (zh) 減小擺動位元線裝置及方法
CN203387172U (zh) 用于钳位静电放电的装置及其系统
TW201328096A (zh) 電源保護電路
US9537485B2 (en) Adaptive dynamic keeper circuit
KR102629920B1 (ko) 전력 게이트 램프-업 제어 장치 및 방법
KR101903866B1 (ko) 전기 과부하 보호를 위한 저전력 클램프
US9276575B2 (en) Low leakage state retention synchronizer
CN109075702B (zh) 用于降低di/dt的装置和方法
JP2014045464A (ja) 入出力回路、半導体装置およびバス通信システム
US10374584B1 (en) Low power retention flip-flop with level-sensitive scan circuitry
JP2007208483A (ja) 出力回路
CN106874231B (zh) 一种总线保持器及电子装置

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees