CN102749856B

CN102749856B - 一种上电时序控制电路和方法

Info

Publication number: CN102749856B
Application number: CN201210173880.3A
Authority: CN
Inventors: 柳胜杰; 邵宗有; 沙超群; 郑臣明; 王卫钢; 刘立; 胡远明; 王晖; 王英; 姚文浩
Original assignee: Dawning Information Industry Beijing Co Ltd
Current assignee: Dawning Information Industry Beijing Co Ltd; Dawning Information Industry Co Ltd
Priority date: 2012-05-30
Filing date: 2012-05-30
Publication date: 2016-04-20
Anticipated expiration: 2032-05-30
Also published as: CN102749856A

Abstract

本发明提供了一种上电时序控制电路和方法，所述系统包括：自适应电路和延时电路；所述方法通过直流电源1(P1)对其余的直流电源进行延时控制。本发明提供的PCIE板卡的上电时序控制系统和方法，让板卡在较短时间T完成上电，保证子卡需要的各个电源按照一定的顺序完成上电，采用子卡支持插槽和外接电源双电源供电自适应方式，支持热复位功能，且在过热保护后，子卡温度降到安全范围后，子卡自动恢复正常工作而无需重新启动主板。

Description

一种上电时序控制电路和方法

技术领域

本发明属于计算机领域，具体涉及一种上电时序控制电路和方法。

背景技术

现有的一些PCIE子卡由于上电时序设计问题导致子卡不能被主板正常识别的情况时有发生，但是reboot主板就可以识别到，原因就在于子卡上电过慢，复位不正常，目前很多子卡上电慢的原因还在于以下原因：随着子卡功能要求越来越复杂，子卡设计逐渐复杂化，子卡上的电源种类也不断增多，而子卡上的各个供电电源之间又有上电顺序要求，大多数人通常的上电顺序控制做法是P1ok后，让P1去控制P2开始上电，P2控制P3去上电，以此类推Pn由P(n-1)控制，这样的话，Pn模块最终的上电时间是P1+P2+P3+...+P(n-1)+Pn的电源爬升时间，再加P1到P2的delay控制时间，P2到P3的delay直到P(n-1)到Pn的控制时间，往往由于P1，P2，P3...Pn电源模块总的爬升时间太长造成子卡上电过慢，最终主板发给子卡的reset_L已经拉高失效，而子卡电源尚未稳定，从而无法完成正常的reset_L，造成功能不正常的问题。

随着现在PCIE卡上的芯片功耗逐渐增大的情况下，仅仅是PCIE槽75W供电可能会不足以满足供电要求，而且有些主板设计时由于种种限制因素无法提供75W供电，从而导致有些按照规范设计的PCIE子卡供电不足而无法正常工作，而通常有些子卡的做法是在子卡上预留一个电源连接器，当主板供电不足时通过外供电，做法是在PCIE金手指和预留的电源连接器间做切换，通常会用焊接不同的通路来做选择，或者是使用跳线的方式，这两种方式都有明显的缺陷，选焊的方式不灵活，对于不同的主板供电能力可能需要去调整，一致性差，而且操作麻烦，形成产品后再去焊接的话会带来不便，使用跳线的方式，需要先给主板下电，取下子卡而且由于子卡功耗大，需要电流较大，从而需要多用几个跳线并联，PCB布线影响较大，而且同样会使一些子卡的装配不一致，给产品化来带不便，甚至是子卡不一致时会导致混乱出错，技术支持麻烦，使用起来也不太便利，使用效率低等缺点。如果都统一使用电源连接器外接线缆供电的话，有时候也做不到，因为有的插PCIE卡的设备上并不太方便接线缆，因此自适应显得比较重要。

发明内容

为克服上述缺陷，本发明提供了一种上电时序控制电路和方法，让板卡在较短时间T(如50ms)内完成上电，保证子卡需要的各个电源按照一定的顺序完成上电，采用子卡支持插槽和外接电源双电源供电自适应方式。

为实现上述目的，本发明提供一种上电时序控制电路，其包括：直流电源(P1，P4)和芯片(1，2)；其改进之处在于，所述上电时序控制系统包括：自适应电路和延时上电单元；所述自适应电路一端分别接入12V外接电源和12VPCIE电源，另一端与所述直流电源(P1)连接；所述芯片(1)分别与所述直流电源(P1)和所述延时上电单元连接。

本发明提供的优选技术方案中，所述自适应电路包括：依次连接的分压电路、三极管和电子开关；所述分压电路与12V外接电源连接；所述电子开关接入12V外接电源和12VPCIE电源，并与所述直流电源(P1)的Vin输入连接。

本发明提供的第二优选技术方案中，所述延时上电单元包括：延时电路(1，2)、电子开关(2，3)和直流电源(P2，P3)；所述延时电路(1)、电子开关(2)和直流电源(P2)依次连接；所述延时电路(2)、电子开关(3)和直流电源(P3)依次连接；所述延时电路(1)和所述延时电路(2)分别与所述直流电源(P1)连接；所述直流电源(P2)和所述直流电源(P3)分别接收所述自适应电路传输的12V电压，所述直流电源(P2)与所述芯片(1)连接。

本发明提供的第三优选技术方案中，所述延时电路包括：电阻(R490、R491、R492、R683、R881、R882、R883)、电容(C812、C814)、三极管(Q79、Q81)和电源模块；所述电源模块设置连接端(1，2，3，4，5，6，7，8)；R491一端接收数据信号，另一端与C812和R492的并联结构、以及Q79的基极连接，C812和R492的并联结构的另一端和Q79的发射极接地；Q79的集电极通过R490和3.3V直流电源连接，并通过R882与Q81的基极连接；Q81的发射极接地、集电极与R883的一端连接；R883的另一端分别与C814的一端和R683的一端连接；C814与R883连接的一端还与所述电源模块的端(3)连接；在所述电源模块中，端(1)为电源输入管脚，端(4)为悬空管脚，端(5)连接调压电阻R881，R881另一端接地，端(6)为输出电源达到所要求的稳定值后的指示信号，可以悬空，端(2，7)接地，端(8)为电源模块输出管脚，端(3)是电源模块使能控制端。

本发明提供的第四优选技术方案中，所述芯片(1)为带有PCIE接口的芯片。

本发明提供的第五优选技术方案中，提供一种上电时序控制方法，其改进之处在于，所述方法包括如下步骤：

(1).通过直流电源(P1)对芯片(1)进行上电；

(2).测试直流电源Pi的开启时间tsi(1＜＝i＜＝n，n＜＝3)；

(3).计算给芯片(1)供电的直流电源(P2，P3)分别与直流电源(P1)电源完成上电的时间间隔Ti(1＜i＜＝n，n＜＝3)；

(4).计算直流电源(P3)与直流电源(P1)间的延时电路的延时时间td3；

(5).计算延时电路2的参数；

(6).计算直流电源(P2)与直流电源(P1)间的延时电路的延时时间td2；

(7).计算延时电路1的参数；

(8).根据得到的时间间隔Ti和直流电源的开启时间tsi，对直流电源Pi的延迟电路的延迟时间进行计算(1＜i＜＝n，n＜＝3)；

(9).根据计算结果，对直流电源Pi(1＜i＜＝n，n＜＝3)进行上电操作。

本发明提供的第六优选技术方案中，在所述步骤3中，Ti的计算公式如下：

Ti＝(T-10-ts1)*(i-1)/(n-1)

其中，Ti是第i个电源与第1个电源完成上电的时间间隔记作，则：

Ti＝tdi+tsi＝(T-10-ts1)*(i-1)/(n-1)(1＜＝i＜n，n＜＝3)

T-10表示所有电源在t-10ms内都上完电；(T-10-ts1)/(n-1)为n个直流电源中每两个相邻直流电源完成上电的间隔时间；(T-10-ts1)*(i-1)/(n-1)为第i个电源和第一个电源P1间的完成上电的时间间隔；tdi为P1到Pi的延时电路的延时时间，tsi为第i个电源模块的开启时间，即第i个电源模块的Vin达到输入电压要求范围后，从RC管脚被拉高使能到输出稳定的所需要的P1电压值所需的时间，本发明中将用第i个电源模块的开启时间来解释tsi，含义即此处描述；第i个电源的上电时间记作Tio＝Ti+ts1；最后一个直流电源Pn的上电时间Tno需满足Tno＝Tn+ts1＜(T-10)ms。

本发明提供的第七优选技术方案中，在所述步骤5中：

由KCL基本定律得到如下关系：Vo/K2i+Ci*dVo/dt＝(P1-Vo)/Ki1，

求解微分方程得到：t＝tdi＝(K2i//K1i)*Ci*In[V∞/(V∞-Vo)](1)

V∞＝P1*K2i/(K1i+K2i)(2)

令Vo＝VBEsat(3)

令t＝tdi＝(T-10)*(i-1)/(n-1)-tsi-ts1(4)

其中，(K2i//K1i)表示R492和R491的并联，P1为第一个上电的直流电源电压值；VBEsat为Q79饱和导通电压；T为芯片要求的上完所有的电的时间；i为按顺序第i个完成上电；n为芯片有上电时序要求的电源的个数；ts1为第1个电源模块Vin达到输入电压要求范围后，从RC管脚被拉高使能到输出稳定的所需要的P1电压值所需的时间。

与现有技术比，本发明提供的一种上电时序控制电路和方法，成本低廉，PCB布线容易，能让板卡在较短时间T(如50ms)内完成上电，保证子卡需要的各个电源按照一定的顺序完成上电，子卡支持插槽和外接电源双电源供电自适应方式，当子卡插在主板上，没有外接供电时，子卡由金手指供电，当子卡插上外接电源线时自动切换为外接供电；使用自动切换电路，当主板的PCIE插槽供电不足时，将外接电源线插上则供电电路自动切换到由外接电源连接器处供电，产品一致性好，操作简便，技术支持容易，使用起来便利。

附图说明

图1为上电时序控制电路框图。

图2为外接12V_OUT侦测电路结构示意图。

图3为自适应电路的结构示意图。

图4为延时电路的原理设计图。

图5为为延时上电的时序图。

具体实施方式

本发明是利用同一个控制电源P1去控制P2，P3，…Pn，P1稳定的时间设为t1＝P1，P2电源稳定的时间是t2＝P1+P2+t12，P3的电源稳定的时间为t3＝P1+P3+t13，Pn的电源稳定的时间为tn＝P1+Pn+t1n，其中P1，P2，…Pn表示每个电源模块的电源爬升时间，t1n为P1电源稳定时与Pn电源的enable开启之间的间隔时间，只要保证t1＜t2＜t3＜…＜tn且tn＝P1+Pn+t1n＜T成立即满足设计要求，实际上P1+Pn+t1n就是最后一个上电的电源，总的上电时间也就是tn＝P1+Pn+t1n，远小于很多板卡的设计方法递推的控制方法得到的P1+P2+P3+…+P(n-1)+Pn时间，大多数板卡采取的递推控制的方法在于每个电源模块的爬升时间都在下一级被累加进去了，而本发明则是都用P1去控制，相当与P2，P3，…Pn电源不必等待另一个电源完全爬升ok后再开始爬升，而是一起爬升或者是等待前一个电源爬升一会但还不待完全爬升ok后即开始爬升，只要保证P1，P2，P3，…Pn依次爬完即可，利用P1去控制Pi(i为第i个电源的模块)的enable(RC或inhibit)，P1和enable间的delay时间tdi补偿不同电源模块间的爬升时间快慢来保证P1，P2，P3，…Pn依次上电，先设置好最慢的电源Pn爬升到稳定的时间tn＝t1+tdi+tn，再依次倒推出前几个电源的爬升到稳定的时间，从而设置好P1和Pi的enable间的delay时间。另外本发明是采用简单的RC阻容做延时控制电路，成本较低，使用FPGA/CPLD也可做为控制delay的方法，不过成本相对较高，而且占据较大PCB面积，因为本发明有成本低廉，PCB布线容易的优势。

首先实现12V切换自适应电路，具体步骤如下：

第一步：设计外接12V_OUT侦测电路：设计一个外接12V侦测电路，用来侦测外接12V_OUT是否接入，叫做12V_out_Sensor_L，外接12V未接入时12V_out_Sensor_L是一个高电平状态，当外接12V接入时是一个低电平状态，可以用一个三极管的开关特性做到状态的变化，参数选择方法如下：

12V_OUT*R849/(R849+R819)＝V∞-----------------------------(1)

(VBesat查Q9017的datasheet即可)

根据KCL定律得：

VBE/R849+C744*dVBE/dt＝(12V_OUT-VBE)/R819

解微分方程得：dt＝C744*(R849//R819)In[V∞/(V∞-VBE)]-------(2)

C744的作用是做延时作用，保证12V_OUT稳定

令VBE＝VBEsat---------------------------------------------(3)

VBesat为Q9017的饱和导通电压，查看Q9017器件的datasheet即可。

令dt＝10ms------------------------------------------------(4)

根据上述(1)(2)(3)(4)结合实际常见的电阻，电容值可以选择合适的

C744，R819，R849的值。具体实现电路如图2所示。

如图3所示，自适应电路：利用不同这个12V_out_Sensor_L为低电平时将12V_out(12V_外接)接入到主电路作为12V电源，当12V_out_Sensor_L为高电平时将12V_PCIE接入到主电路作为12V电源，具体实现电路如下：chose的实现方法即上图2的电路，当chose为0，即12V_out_Sensor_L为低电平时(侦测到12V_OUT插入)，则让电子开关切换到12V_外接(12V_OUT)与12V供电导通给子卡供电12V，当chose为1，即12V_out_Sensor_L为高电平时(未侦测到12V_OUT插入)，则让电子开关切换到12V_PCIE与12V供电导通给子卡供电12V。

将12V接到各个PowerModule上。

设计最先上电的那个电源P1的电路：将要求最先上电的那个电源所用的电源电路的enablepin(一般叫做RUN，RC，Inhibit等名称)直接拉高(绝大多数电源模块的enablepin悬空即为高电平)，第一个电源记作P1。(后续设计过热保护还需将P1的enablepin接到过热保护IC的alertpin，见后续步骤，暂不设计此功能，后续再设计)

计算设置每相邻两个电源的上电先后时间间隔：假设芯片要求Tms时间内上完电，我们为留有一定的安全范围，选择(T-10)ms时间内上完电，P1，P2，...P(n-1)，P(n)每相邻两个电源上电先后间隔(T-10-ts1)ms/(n-1)。

计算Pn的电源电路跟P1间的delay时间tdn：

根据选择的(T-10)ms完成所有的上电要求，P1和Pn间的tdn＝delay(n-1)＝(T-10)-ts1-tsn，采用RC做delay电路，选择P1和Pn电源模块的需要满足如下要求：ts1+tdn+tsn＜＝(T-10)ms且ts1+tsn＜(T-10)ms。

注：第1个电源模块Vin达到输入电压要求范围后，从RC管脚被拉高使能到输出稳定的所需要的P1电压值所需的时间为ts1ms，最后一个电源模块Vin达到输入电压要求范围后，从RC管脚被拉高使能到输出稳定的所需要的Pn电压值所需的时间为tsnms，则P1和Pn间的delay(n)最大为T-10-ts1-tsnms，ts参见powerModule的datasheet即可，如果是自行设计的powermodule，则可以先测量出power的上电时间ts，PCIE卡多数使用的是模块(受限于PCB布线空间)。

计算其他各个电源Pi(Pi为第i个电源)跟P1电源达到要求稳定值(即完成上电)的时间间隔Ti：(T-10-ts1)*(i-1)/(n-1)，

Ti是第i个电源与第1个电源完成上电的时间间隔记作，则：

Ti＝tdi+tsi+ts1＝(T-10-ts1)*(i-1)/(n-1)(其中1＜i＜n)

注：(1)(T-10)为所有电源在t-10ms内都上完电

(2)(T-10-ts1)ms/(n-1)为n个电源每两个相邻电源完成上电的间隔时间

(3)(T-10-ts1)*(i-1)/(n-1)为第i个电源和第一个电源P1间的完成上电的时间间隔。

(4)tdi为P1到Pi的delay电路延时，

delay2，...delayn，这个值不包含电源模块的ts上升时间。

(5)第i个电源的上电时间记作Tio＝Ti+ts1

(6)最后一个电源的上电时间需满足Tno＝Tn+ts1＜(T-10)ms。

延时电路：tdi＝(T-10-ts1)*(i-1)/(n-1)-tsi，约束条件是tdi＞0。

首先选择一个三极管，用来做开关控制，假设三极管的导通电压为Vo，则选择P1跟各个电源之间的delay时间由RC和三极管控制如下图4，

由KCL基本定律得到如下关系：Vo/K2i+Ci*dVo/dt＝(P1-Vo)/Ki1，

求解微分方程得到：t＝tdi＝(K2i//K1i)*Ci*In[V∞/(V∞-Vo)]-----①

(K2i//K1i)表示K2i和K1i的并联，P1为第一个上电的电源电压值。

V∞＝P1*K2i/(K1i+K2i)---------------------------------------②

令Vo＝VBEsat------------------------------------------------③

VBEsat为BJT(Q79的饱和导通电压)，查器件的datasheet即可。

令t＝tdi＝(T-10-ts1)*(i-1)/(n-1)-tsi------------------------④

参数说明：(1)T为芯片要求的上完所有的电的时间

(2)i为按顺序第i个完成上电

(3)n为芯片有上电时序要求的电源的个数

(4)ts1为第1个上电的电源所选电源模块的开启时间，即从

电源模块被enable开启开始输出电源到Pi稳定为设置所需到达的电压pi值的时间，参见电源模块的datasheet的ts即可。

(5).电源模块1的Vin达到输入电压要求范围后，从RC管脚被拉高使能到输出稳定的所需要的P1电压值所需的时间。

图5为上电时序图。

综合上面的①②③④三个方程式即可得到Ci，K1i，K2i的值

微调Ci，K1i，K2i的值：由于实际阻容值不是连续的，而是离散值，根据求解出来的C，K值，去找相近的电容值，阻值代入t＝tdi＝(K2i//K1i)*Ci*In[V∞/(V∞-Vo)]----①求得P1到Pi电源的delay开启时间，最后只需同时满足如下⑤⑥关系即可：

tdi+ts1+tsi＜td(i+1)+ts1+ts(i+1)----------⑤即第i个电比第i+1个电先上

ts1+td(n)+ts(n)＜(T-10)ms--------------------------⑥即从第一个电开始爬升到第n个(最后一个电)爬升完的时间在芯片要求时间T范围内即可((T-10)ms是预留了10ms的富余量)，Pi(1＜i＜＝n)延时电路的电路原理图设计方法如下图4，电源模块的RCpin为enable使能pin，有些电源模块叫Inhibitpin，功能相同。

一种PCIE板卡的上电时序控制方法，包括如下步骤：

(1).通过直流电源(P1)对芯片(1)进行上电；

(2).测试直流电源Pi的开启时间tsi(1＜＝i＜＝n，n＜＝3)；

(5).计算延时电路2的参数；

(7).计算延时电路1的参数；

在所述步骤3中，Ti的计算公式如下：

Ti＝(T-10-ts1)*(i-1)/(n-1)

Ti＝tdi+tsi＝(T-10-ts1)*(i-1)/(n-1)(1＜i＜n，n＜＝3)

T-10表示所有电源在t-10ms内都上完电；T-10ms是为了留有一定的富余量保证在Tms内完成上电，理论上Tms即可，(T-10-ts1)/(n-1)为n个直流电源中每两个相邻直流电源完成上电的间隔时间；(T-10-ts1)*(i-1)/(n-1)为第i个电源和第一个电源P1间的完成上电的时间间隔；tdi为P1到Pi的延时时间，tsi为第i个上电的直流电源的开启时间(ts)；第i个电源的上电时间记作Tio＝Ti+ts1；最后一个直流电源Pn的上电时间Tno需满足Tno＝Tn+ts1＜(T-10)ms。

在所述步骤8中：

由KCL基本定律得到如下关系：Vo/K2i+Ci*dVo/dt＝(P1-Vo)/Ki1，

求解微分方程得到：t＝tdi＝(K2i//K1i)*Ci*In[V∞/(V∞-Vo)](1)

V∞＝P1*K2i/(K1i+K2i)(2)

令Vo＝VBEsat(3)

令t＝tdi＝(T-10-ts1)*(i-1)/(n-1)-tsi(4)

其中，(K2i//K1i)表示R492和R491的并联，P1为第一个上电的直流电源电压值；VBEsat为Q79饱和导通电压；T为芯片要求的上完所有的电的时间；i为按顺序第i个完成上电；n为芯片有上电时序要求的电源的个数；ts1为第1个上电的直流电源的从开启到输出符合要求的稳定值的时间。

所述PCIE板卡的上电时序控制方法也可对n个直流电源(P1...Pi...Pn)；其中，P1表示第一个上电的直流电源，Pn表示最后一个上电的直流电源。

所述的上电时序控制系统的PCIE板卡的上电时序控制方法，所述方法包括如下步骤：

(1).通过直流电源(P1)对芯片(1)进行上电；

(2).计算给芯片(1)供电的每个直流电源(Pi)与直流电源(P1)分别完成上电的时间间隔Ti；

(3).计算最后一个给芯片(1)供电的电源完成上电的直流电源(Pn)跟直流电源(P1)间的延迟时间tdn；

(4).根据得到的时间间隔(Ti)和Tsi，Tsi表示第i个直流电源的开启时间，并根据得到的Ti以及Pi，P1各自直流电源的tsi，ts1；对除P1的各个直流电源(Pi...Pn)的延迟电路的延迟时间进行计算；

(5).根据计算结果，对除P1的各个直流电源(Pi...Pn)进行上电操作。

需要声明的是，本发明内容及具体实施方式意在证明本发明所提供技术方案的实际应用，不应解释为对本发明保护范围的限定。本领域技术人员在本发明的精神和原理启发下，可作各种修改、等同替换、或改进。但这些变更或修改均在申请待批的保护范围内。

Claims

1.一种上电时序控制电路，其包括：直流电源P1,直流电源P4和芯片1；其特征在于，所述上电时序控制电路包括：自适应电路和延时上电单元；所述自适应电路一端分别接入12V外接电源和12VPCIE电源，另一端与所述直流电源P1连接；所述芯片1分别与所述直流电源P1和所述延时上电单元连接；

所述自适应电路包括：依次连接的分压电路、三极管和电子开关；所述分压电路与12V外接电源连接；所述电子开关接入12V外接电源和12VPCIE电源，并与所述直流电源P1的Vin输入连接；

所述延时上电单元包括：延时电路1,延时电路2、电子开关2,电子开关3和直流电源P2,直流电源P3；所述延时电路1、电子开关2和直流电源P2依次连接；所述延时电路2、电子开关3和直流电源P3依次连接；所述延时电路1和所述延时电路2分别与所述直流电源P1连接；所述直流电源P2和所述直流电源P3分别接收所述自适应电路传输的12V电压，所述直流电源P2与所述芯片1连接。

2.根据权利要求1所述的上电时序控制电路，其特征在于，所述延时电路包括：电阻R490、R491、R492、R683、R881、R882、R883、电容C812、C814、三极管Q79、Q81和电源模块；所述电源模块设置连接端，分别为端1,端2,端3,端4,端5,端6,端7,端8；R491一端接收数据信号，另一端与C812和R492的并联结构、以及Q79的基极连接，C812和R492的并联结构的另一端和Q79的发射极接地；Q79的集电极通过R490和3.3V直流电源连接，并通过R882与Q81的基极连接；Q81的发射极接地、集电极与R883的一端连接；R883的另一端分别与C814的一端和R683的一端连接；C814与R883连接的一端还与所述电源模块的端3连接；在所述电源模块中，端1为电源输入管脚，端4为悬空管脚，端5连接调压电阻R881，R881另一端接地，端6为输出电源达到所要求的稳定值后的指示信号，可以悬空，端2,7接地，端8为电源模块输出管脚，端3是电源模块使能控制端。

3.根据权利要求1所述的上电时序控制电路，其特征在于，所述芯片1为带有PCIE接口的芯片。

4.根据1-3项权利要求任一项所述的上电时序控制电路的上电时序控制方法，其特征在于，所述方法包括如下步骤：

(1).通过直流电源P1对芯片1进行上电；

(2).测试直流电源Pi的开启时间tsi(1<＝i<＝n，n<＝3)；

(3).计算给芯片1供电的直流电源P2、直流电源P3分别与直流电源P1电源完成上电的时间间隔Ti(1<i<＝n，n<＝3)；

(4).计算直流电源P3与直流电源P1间的延时电路的延时时间td3；

(5).计算延时电路2的参数；

(6).计算直流电源P2与直流电源P1间的延时电路的延时时间td2；

(7).计算延时电路1的参数；

(8).根据得到的时间间隔Ti和直流电源的开启时间tsi，对直流电源Pi的延迟电路的延迟时间进行计算(1<i<＝n，n<＝3)；

(9).根据计算结果，对直流电源Pi(1<i<＝n，n<＝3)进行上电操作。

5.根据权利要求4所述的上电时序控制方法，其特征在于，在所述步骤3中，Ti的计算公式如下：

Ti＝(T-10-ts1)*(i-1)/(n-1)

Ti＝tdi+tsi＝(T-10-ts1)*(i-1)/(n-1)(1<i<＝n,n<＝3)

T-10表示所有电源在t-10ms内都上完电；(T-10-ts1)/(n-1)为n个直流电源中每两个相邻直流电源完成上电的间隔时间；(T-10-ts1)*(i-1)/(n-1)为第i个电源和第一个电源P1间的完成上电的时间间隔；tdi为P1到Pi的延时电路的延时时间，tsi为第i个电源模块的开启时间，即第i个电源模块的Vin达到输入电压要求范围后，从RC管脚被拉高使能到输出稳定的所需要的P1电压值所需的时间，本发明中将用第i个电源模块的开启时间来解释tsi，含义即此处描述；第i个电源的上电时间记作Tio＝Ti+ts1；最后一个直流电源Pn的上电时间Tno需满足Tno＝Tn+ts1<(T-10)ms。

6.根据权利要求4所述的上电时序控制方法，其特征在于，在所述步骤8中：

由KCL基本定律得到如下关系：Vo/K2i+Ci*dVo/dt＝(P1-Vo)/Ki1，

求解微分方程得到：t＝tdi＝(K2i//K1i)*Ci*ln[V∞/(V∞-Vo)](1)

V∞＝P1*K2i/(K1i+K2i)(2)

令Vo＝VBEsat(3)

令t＝tdi＝(T-10)*(i-1)/(n-1)–tsi-ts1(4)