CN102740039B - 图像处理装置 - Google Patents

图像处理装置 Download PDF

Info

Publication number
CN102740039B
CN102740039B CN201210110594.2A CN201210110594A CN102740039B CN 102740039 B CN102740039 B CN 102740039B CN 201210110594 A CN201210110594 A CN 201210110594A CN 102740039 B CN102740039 B CN 102740039B
Authority
CN
China
Prior art keywords
pixel data
frame
pixel
stored
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210110594.2A
Other languages
English (en)
Other versions
CN102740039A (zh
Inventor
于欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Publication of CN102740039A publication Critical patent/CN102740039A/zh
Application granted granted Critical
Publication of CN102740039B publication Critical patent/CN102740039B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

提供了图像处理装置。示意性图像处理装置包括：存储器控制电路，用于将像素数据存储在帧存储器中；图像处理电路，用于对存储在帧存储器中的像素数据进行处理；以及输出电路，用于输出处理的像素数据。存储器控制电路将像素数据划分成高位部分以及低位部分，并且低位处理电路通过以下中的一个将低位部分存储在帧存储器中：(i)将像素数据的每一个的低位部分划分成n个单元部分并且在n个连续帧时段的每一个期间将n个单元部分的相应一个存储在帧存储器中以及(ii)将构成帧的每一个的像素划分成n个组并且在n个连续帧时段的每一个期间将n个组的相应一个组中的像素的像素数据的低位部分存储在帧存储器中。

Description

图像处理装置
技术领域
该公开涉及通过使用存储在帧存储器中的像素数据或图像数据来执行诸如双速率转换处理的帧速率转换处理的图像处理装置。具体地，该公开涉及在将像素数据或图像数据存储在帧存储器中之前对像素数据或图像数据进行压缩的图像处理装置。
背景技术
诸如利用液晶显示器的电视机的图像处理装置接收多种类型的像素数据，例如标准电视图像的每一个帧或场的像素数据以及与片源图像的每一个影片帧相对应的每一个帧的像素数据。图像处理装置对输入像素数据的类型进行检测并且根据所检测到的类型执行转换处理并且产生用于显示图像的输出像素数据。
近来，诸如在由本申请人所提交的日本特开专利JP 2011-19037(专利文献1)中所描述的装置的执行帧速率转换的图像显示装置已在商业上使用。这样的装置以输入帧速率接收每一个帧的像素数据并且通过在连续帧之间插入内插图像来执行诸如双速率转换处理的帧速率转换处理。帧速率转换处理对于降低片源图像中的抖动以及改善液晶显示器对运动图像的响应是有效的。
此外，近年来，显示10位像素数据的图像显示装置广泛地用于显示准确的颜色电平。在这样的显示装置中所使用的图像处理装置接收10位像素数据，其可以具有30位的总位数，包括用于R(红)、G(绿)、以及B(蓝)原色中的每一个的10位。传统地，执行双速率转换操作的图像处理装置将10位输入像素数据和10位内插像素数据的整个位存储在帧存储器中。
当显示运动图像时，人眼不能区分以10位像素数据所显示的图像与以8位像素数据所显示的图像。因此，具有8位分辨率的像素数据足以显示运动图像。另一方面，当显示静止图像时，人眼能够清楚地区分以10位像素数据所显示的图像与以8位像素数据所显示的图像。因此，具有10位分辨率的像素数据优选用于显示静止图像。
建议了一种利用人眼的该特征的技术。也就是说，如图7中所示，将输入的10位像素数据划分成高8位部分和低位部分并且将其单独地存储在帧存储器中。此外，通过仅使用输入像素数据的高位部分产生8位内插像素数据并且将其存储在帧存储器中。向8位内插像素数据添加输入像素数据的低2位部分以产生用于显示内插图像的10位内插像素数据。
在图7中所示的图像处理装置50中，划分电路52将当前帧的10位输入像素数据划分成高8位部分和低2位部分并且将其单独地存储在帧存储器56的相应存储区中。内插图像产生电路54从(i)从划分电路52输入的当前帧像素数据的高8位部分以及(ii)从帧存储器56所读取的先前帧输入像素数据的高8位部分产生当前帧内插像素数据的高8位部分。将内插图像产生电路54所产生的当前帧内插像素数据的高8位部分存储在帧存储器56中。
然后，加法器58将(i)以预定顺序从帧存储器56所读取的输入像素数据或内插像素数据的高8位部分的每一个与(ii)也是从帧存储器56所读取的输入像素的低2位部分的相应一个相加。从而，产生10位输出像素数据。
日本特开专利JP 2008-304763(专利文献2)描述了另一技术。也就是说，(i)将显示场数据的高位部分和低位部分存储在帧存储器中的单独存储区中，并且(ii)从帧存储器仅读取高位部分作为在运动图像加重处理单元中所使用的先前帧显示数据。
然而，执行帧速率转换操作的这些现有技术的图像处理装置需要将整个10位输入像素数据存储在帧存储器中。与存储8位像素数据相比，存储10位像素数据需要更大的存储器容量和更宽的访问带宽。因此，通常采用像素数据的压缩。具体地，可对像素数据的高位部分进行有效地压缩。例如，在存储在帧存储器中之前，以50％的压缩比率对像素数据的高8位部分进行压缩。
另一方面，很难以高压缩比率对低位部分进行压缩。因此，通常将低位部分无压缩地存储在帧存储器中。如果以50％的压缩比率对高8位部分进行压缩，并且不对低2位部分进行压缩，则总压缩比率是40％，这不足够高。
发明内容
[要解决的问题]
本发明的示意性目的是提供能够降低需要的存储器容量的图像处理装置。本发明的进一步示意性目的是提供能够降低访问带宽的图像处理装置。
[解决问题的手段]
该公开的方面提供一种图像处理装置，包括：存储器控制电路，用于在多个帧时段的每一个期间接收多个像素数据并且将所述多个像素数据存储在帧存储器中，所述多个像素数据的每一个表示构成多个帧的每一个的多个像素的每一个的值；图像处理电路，用于对存储在所述帧存储器中的所述多个像素数据进行处理以产生多个处理的像素数据；以及输出电路，用于输出所述多个处理的像素数据。所述存储器控制电路包括：划分电路，用于将所述多个像素数据的每一个划分成高位部分以及除所述高位部分之外的低位部分以产生所述多个像素数据的多个高位部分和多个低位部分；高位处理电路，用于将所述高位部分存储在所述帧存储器中；以及低位处理电路，用于将所述低位部分存储在所述帧存储器中。所述图像处理电路通过使用存储在所述帧存储器中的所述多个像素数据的所述高位部分产生所述多个处理的像素数据。所述低位处理电路通过以下中的一个将所述低位部分存储在所述帧存储器中：(i)将所述多个像素数据的每一个的所述低位部分划分成每一个包括至少一位的n个单元部分，其中n是大于1的整数，并且在所述帧时段的n个连续帧时段的每一个期间将所述多个像素数据的每一个的n个单元部分的相应一个存储在所述帧存储器中；以及(ii)将构成所述多个帧的每一个的所述多个像素划分成n个组，并且在所述帧时段的n个连续帧时段的每一个期间将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的所述低位部分存储在所述帧存储器中。
在示例中，所述低位处理电路包括时分电路，用于以时分方式将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的每一个的所述低位部分存储在所述帧存储器中。
在实施例中，所述图像处理电路产生所述多个处理的像素数据的每一个的高位部分；以及所述输出电路包括加法器，用于在所述输出电路输出所述多个处理的像素数据的每一个之前将所述多个处理的像素数据的每一个的所述高位部分以及从所述帧存储器所读取的所述多个像素数据的相应一个的所述低位部分相加。
在另一实施例中，高位处理电路进一步包括压缩电路，用于对所述高位部分进行压缩并且将压缩的高位部分存储在所述帧存储器中。
在示例中，所述图像处理电路产生多个内插像素数据作为所述多个处理的像素数据，所述多个内插像素数据的每一个表示构成内插在所述多个帧之间的多个内插帧的每一个的多个像素的每一个的值。
该公开的另一方面提供一种用于图像处理的系统，包括所述图像处理装置和所述帧存储器。
该公开的又一方面提供一种图像处理方法，包括：接收多个像素数据并且将所述多个像素数据存储在帧存储器中；对存储在所述帧存储器中的所述多个像素数据进行处理以产生多个处理的像素数据；以及输出所述多个处理的像素数据。所述存储包括：将所述多个像素数据的每一个划分成高位部分以及除所述高位部分之外的低位部分以产生所述多个像素数据的多个高位部分和多个低位部分；将所述高位部分存储在所述帧存储器中；以及将所述低位部分存储在所述帧存储器中。所述处理通过使用存储在所述帧存储器中的所述多个像素数据的所述高位部分产生所述多个处理的像素数据。此外，通过以下中的一个执行所述低位部分的存储：(i)将所述多个像素数据的每一个的所述低位部分划分成每一个包括至少一位的n个单元部分，其中n是大于1的整数，并且在帧时段的n个连续帧时段的每一个期间将所述多个像素数据的每一个的n个单元部分的相应一个存储在所述帧存储器中；以及(ii)将构成所述多个帧的每一个的所述多个像素划分成n个组，并且在帧时段的n个连续帧时段的每一个期间将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的所述低位部分存储在所述帧存储器中。
[发明效果]
该公开的发明使得能够降低存储像素数据的低位部分所需的帧存储器的存储器容量。该公开的发明可以进一步使得能够降低用于将低位部分提供给帧存储器的存储器总线的带宽。
附图说明
图1是根据本公开的示意性实施例的图像处理装置的框图。
图2是示出将像素数据的低位部分存储在帧存储器中的示意性时序的示意图。
图3是示出存储在帧存储器中的像素数据的低位部分的示意性结构的示意图。
图4是示出LSB处理电路的示意性结构的框图。
图5是示出在电视图像的相应帧中的输入像素数据与在双速率转换之后相应帧中的输出像素数据之间的关系的图表。
图6是示出当输入电视图像的像素数据时示意性图像处理装置的操作的示意图。
图7是示意性传统图像处理装置的框图。
[参考数字]
10、50图像处理装置
12存储器控制电路
14图像处理电路
16输出电路
18、56帧存储器
20MSB/LSB划分电路
22LSB处理电路
24MSB处理电路
26时分电路
28压缩电路
30运动矢量检测电路
32、54内插图像产生电路
34压缩/解压缩电路
36双速率处理电路
38解压缩电路
40、58加法器
42缓冲器
52划分电路
具体实施方式
将参考附图所示的优选实施例对根据本公开的示意性图像处理装置进行解释。
图1是示出根据本公开的第一示意性图像处理装置的结构的框图。示意性图像处理装置10以60Hz/50Hz输入帧速率接收构成多个帧的像素的10位输入像素数据。示意性装置10执行双速率转换处理，并且以120Hz/100Hz输出帧速率输出构成多个输出帧的像素的10位输出像素数据。示意性图像处理装置10包括存储器控制电路12、图像处理电路14、以及输出电路16。
输入帧速率不限于60Hz/50Hz，并且输出帧速率不限于120Hz/100Hz。帧速率转换不限于2倍上转换。输入和输出像素数据的位数目可以大于或小于10位。
图1中所示的示意性图像处理装置10仅包括用于对构成电视图像的帧的像素的像素数据进行处理的图像处理电路14，构成电视图像的帧的像素的像素数据在该说明书中称作″电视图像像素数据″。然而，示意性图像处理装置10还可以包括用于对构成通过对片源的影片帧的2:3/2:2下拉所形成的帧的像素的像素数据进行处理的图像处理电路，构成通过对片源的影片帧的2:3/2:2下拉所形成的帧的像素的像素数据在该说明书中称作″片源像素数据″。
虽然以下描述将限于将电视图像像素数据输入到图像处理装置10的情况，但是当输入片源像素数据时图像处理装置10可以类似地操作。
存储器控制电路12接收10位输入像素数据。也就是说，存储器控制电路12按照帧的顺序接收多个像素数据并且将所接收到的像素数据存储在帧存储器18中，所述多个像素数据每一个表示构成多个帧的每一个的多个像素的每一个的值。像素的“值”可以是例如R、G、B原色的每一个的灰度值，或者每一个像素的亮度(Y)和色度(U和V)值中的每一个。存储器控制电路12包括MSB/LSB划分电路20、LSB处理电路22、以及MSB处理电路24。
MSB/LSB划分电路20将10位像素数据划分成包括10位像素数据中从最高有效位(MSB)起的高8位的高位部分以及包括10位像素数据中从最低有效位(LSB)起的2位的低位部分。示意性图像处理装置10通过使用输入像素数据的高8位部分产生内插像素数据的高8位部分。示意性图像处理装置10进一步输出通过将内插像素数据的高8位部分和输入像素数据的低2位部分相加所产生的10位像素数据。
MSB/LSB划分电路20可以将像素数据划分成具有各种位数目的高位和低位部分。
LSB处理电路22将构成每一个帧的多个像素的像素数据的低位部分划分成两组：奇数像素的低位部分的组以及偶数像素的低位部分的组。然后，在接收两个连续帧的时段的每一个期间或者在两个连续帧时段的每一个期间，LSB处理电路22交替地将偶数和奇数像素中的一个的低位部分存储在帧存储器18中。
也就是说，如图2中所示，在每一个帧时段期间仅将帧中的一半像素的低位部分存储在帧存储器中。在图2中所示的示例中，在接收帧f0的像素的时段期间将帧f0中的例如奇数像素的一半像素的低位部分存储在帧存储器中，并且在接收帧f1的像素数据的时段期间将帧f1中的例如偶数像素的剩余像素的低位部分存储在帧存储器中。
因此，对于10位像素数据当中的低2位部分，在接收构成帧f0的像素的像素数据的帧时段期间存储帧中的一半像素的像素数据，并且在接收构成后一帧f1的像素的像素数据的帧时段期间存储帧中的剩余一半像素的像素数据。其结果是，在两个连续帧时段期间将整个帧的像素的像素数据存储在帧存储器18中。读取在两个连续帧的时段期间所存储的构成整个帧的像素的像素数据的低2位部分并且使其用于显示图像。
在图3中所示的另一示例中，每一个帧在水平和垂直方向上具有偶数个像素，例如1920x1080像素。在f0或f1的帧时段期间将每行中的奇数像素或偶数像素的像素数据的低2位部分存储在帧存储器18中。
在图3中所示的示例，在奇数行中，分别在偶数帧f0和奇数帧f1的帧时段期间将奇数像素和偶数像素的像素数据的低2位部分进行存储。另一方面，在偶数行中，分别在偶数帧f0和奇数帧f1的帧时段期间将偶数像素和奇数像素的像素数据的低2位部分进行存储。也就是说，在相应行中互换在偶数帧f0和奇数帧f1的帧时段期间存储其像素数据的低位部分的像素。
不是必需在相应行中互换存储其像素数据的低位部分的像素。例如，也能够分别在偶数帧f0和奇数帧f1的帧时段期间存储所有奇数像素和所有偶数像素的像素数据的低位部分。在相应行中互换存储其像素数据的低位部分的像素可以在显示具有很小运动的图像时提高显示质量。然而，当显示不具有运动的静止图像或具有很大运动的图像时显示质量没有明显的差异。
在任何一种情况下，在每一个帧时段期间存储其像素数据的低位部分的像素数目减半。因此，存储像素数据的低2位部分所需的帧存储器18的存储器容量减半。
当从帧f0至f1不存在运动时，帧f0中的相应像素的像素数据与帧f1中的相应像素的像素数据相同。因此，通过读取存储在帧存储器18中的帧f0和f1中的一半像素的像素数据的低2位部分可完全恢复构成帧f0和f1的所有像素的像素数据的低2位部分，而无需帧f0和f1中的另一半像素的像素数据的低2位部分。
在图3中所示的示例中，LSB处理电路22将构成帧的像素划分成奇数像素和偶数像素的两组。然而，LSB处理电路22可以将构成帧的像素划分成各种其它组。此外，LSB处理电路22可以将构成帧的像素划分成n个组，其中n是等于或大于2的整数，并且在n个连续帧时段期间将相应组中的像素的像素数据的低位部分连续地存储在帧存储器18中。在这种情况下，存储像素数据的低位部分所需的帧存储器18的存储器容量降低到1/n。
替选地，LSB处理电路22可以将低位部分的每一个划分成每一个包括至少一位的n个单元部分，其中n是等于或大于2的整数，并且在n个连续帧的帧时段期间将相应划分的单元部分连续地存储在帧存储器18中。
当低位部分包括例如包括位1和位2的2位时，LSB处理电路22可以将低位部分的每一个划分成分别包括位1和位2的两个单元部分。然后，LSB处理电路22可以在两个连续帧的帧时段期间将包括位1和位2的相应单元部分连续地存储在帧存储器18中。
LSB处理电路22可以按照各种其它方式来对低位部分进行划分。在任何情况下，通过将低位部分划分成n个划分的单元部分，可将用于存储像素数据的低位部分所需的帧存储器的存储器容量降低到1/n。
LSB处理电路22进一步包括时分电路26，该时分电路26按照时分方式输出低2位部分的位，在每一个时钟周期期间输出低2位部分的每一个位。帧存储器18连续地存储从时分电路26所接收到的低位部分的位。因此，用于将低位部分提供给帧存储器18的存储器总线的带宽可以减半。
当低位部分包括n位并且时分电路在每一个时钟周期期间输出低位部分的每一个位时，用于存储低位部分的存储器总线的带宽可以降低到1/n。当低位部分包括m×n位，其中m是等于或大于1的整数，并且时分电路在每一个时钟周期期间输出低位部分的m个位时，用于存储低位部分的存储器总线的带宽也可以降低到1/n。
通过将每一个低位部分划分成n个单元部分并且在n个连续帧的帧时段期间连续地将相应划分的单元部分存储在帧存储器中也可以将带宽降低到1/n。在这种情况下，不需要时分电路。
例如，如图4中所示，时分电路26可以包括缓冲器42。时分电路42接收像素数据的低2位部分并且按照时分方式输出低2位部分，即连续地输出低2位部分的位1和位2。可以通过改变地址信号来选择用于存储像素数据的位1和位2的帧存储器18的存储区。
MSB处理电路24包括将所划分的像素数据的高8位部分压缩成4位压缩数据的压缩电路28。MSB处理电路将压缩数据存储在帧存储器18中。
压缩电路28可以通过使用各种巳知的压缩技术来对高位部分进行压缩。压缩电路28可以将高8位部分压缩成具有各种位数目的压缩数据。
图像处理电路14包括运动矢量检测电路30、内插图像产生电路32、以及压缩/解压缩电路34。图像处理电路14使用存储在帧存储器18中的像素数据执行图像处理并且产生处理的像素数据或内插像素数据。也就是说，图像处理电路14产生每一个表示多个像素的每一个的值的像素数据，所述多个像素构成内插在相应相邻帧之间的每一个内插帧。
运动矢量检测电路30将从MSB/LSB划分电路20所输入的当前帧的像素数据的高8位部分与从压缩/解压缩电路34所输入的先前帧的像素数据的高8位部分进行比较。因此，运动矢量检测电路30对表示从先前帧至当前帧的运动的当前帧的运动矢量进行检测。
内插图像产生电路32基于从运动矢量检测电路30输入的从先前帧至当前帧的运动矢量来从当前帧像素数据的高8位部分和先前帧像素数据的高8位部分执行内插处理。内插处理产生在先前帧与当前帧之间的内插帧或内插图像的8位像素数据。
运动矢量检测电路能够按照各种已知方式对运动矢量进行检测，并且内插图像产生电路能够按照各种已知方式产生内插图像数据。
类似于MSB处理电路24中的压缩电路28，压缩/解压缩电路34将从内插图像产生电路32所输入的8位内插像素数据压缩成4位压缩像素数据并且将4位压缩像素数据存储在帧存储器中。压缩/解压缩电路34进一步将从帧存储器18所输入的先前帧的4位压缩像素数据解压缩成8位像素数据。将先前帧的解压缩的8位像素数据输入到运动矢量检测电路30和内插图像产生电路32。
输出电路16包括双速率处理电路36、解压缩电路38、以及加法器40。输出电路16输出在双速率转换处理之后的包括输入像素数据和处理的像素数据的10位像素数据。
类似于图像处理电路14中的压缩/解压缩电路34，解压缩电路38将与输入像素数据的高8位部分或者从帧存储器18所输入的8位内插像素数据相对应的4位压缩数据解压缩成8位像素数据。
双速率处理电路36按照预定顺序以输出帧速率交替地输出输入像素数据的高8位部分和从解压缩电路38所接收到的内插像素数据的高8位部分。因此，双速率处理电路36输出通过对输入像素数据的双速率转换处理所产生的输出像素数据的高8位部分。
加法器40将从双速率处理电路36所输入的每一个像素数据的高8位部分以及从帧存储器所输入的输入像素数据中的相应一个的低2位部分相加，并且输出10位输出像素数据。
也就是说，输出电路16将输入像素数据和图像处理电路14所产生的内插像素数据中的一个的高8位部分以及从帧存储器18所读取的输入像素数据的低2位部分相加。因此，输出电路16输出所产生的10位输出像素数据作为输入像素数据和内插像素数据中的一个。
接下来，将对输入电视图像像素数据与输出像素数据之间的关系进行解释。
图5是示出输入电视图像像素数据与双速率转换之后的输出像素数据之间的关系的图表。该图表的纵轴表示输入图像的运动(MV)，并且该图表的横轴表示以帧时段为单位的时间(T)。也就是说，该图表示出输入图像从左下移动到右上。封闭圆和封闭矩形表示输入图像的帧，星表示内插图像的帧。图表的底部示出输出图像的帧的排列。示出以帧时段为间隔的垂直线以提高可视性。数字1、2、3……表示输入与输出帧之间的对应性。
如图表中所示，以例如60Hz的帧速率输入电视图像像素数据。也就是说，在1/60s的每一个帧时段中输入构成电视图像数据的相应帧的像素的像素数据，其通过封闭圆和封闭矩形来表示。另一方面，以120Hz的输出帧速率输出输出像素数据。在该图表中所示的示例中，图像处理装置在从开始输入输入像素数据延迟3输出帧时段之后开始输出输出像素数据。
当输入电视图像像素数据时，图像处理装置10重复连续地输出1)由封闭圆所表示的第一输入像素数据的帧、2)由开星所表示的第一内插像素数据的帧、3)由封闭矩形所表示的第二输入像素数据的帧、以及4)由开星所表示的第二内插像素数据的帧。
接下来，将对图像处理装置10的操作进行解释。
如图6中所示，图像处理装置10按照帧f0、f1、f2、f3、f4、...的顺序以输入帧速率接收构成多个帧的每一个的多个像素的每一个的多个10位像素数据。帧存储器可以包括用于存储构成偶数帧f0、f2、f4、...的像素的像素数据的第一存储区44以及用于存储构成奇数帧f1、f3、f5、...的像素的像素数据的第二存储区46。第一和第二存储区44和46的每一个可以具有用于存储每像素5位的存储容量，所述每像素5位包括用于存储通过对像素数据的高8位部分进行压缩所产生的4位压缩数据的4位以及用于存储像素数据的低2位部分的1位。如上所解释的，图像处理装置10使得用于存储像素数据的低位部分的存储器容量减半。
帧存储器18可以进一步包括第三存储区48，该第三存储区48用于存储通过对内插图像产生电路32所产生的8位内插像素数据进行压缩所产生的4位压缩数据。将假定帧存储器18具有这三个存储区，对图像处理装置的操作进行解释。
按照帧的顺序输入构成相应帧f0、f1、f2、f3、f4...的像素的10位像素数据。MSB/LSB划分电路20将每一个像素的10位像素数据划分成高8位部分和低2位部分。
LSB处理电路22将构成每一个帧中的每一个行的像素划分成两组，例如将奇数像素划分到第一组以及将偶数像素划分到第二组。在每一个帧时段期间，LSB处理电路22存储仅一个组中的像素的像素数据的低位部分。具体地，LSB处理电路按照时分方式将像素数据的低2位存储在帧存储器18的相应存储区中。
因此，在两个连续帧时段中将构成整个帧的像素的像素数据的低位部分存储在帧存储器中。
在图3中所示的示例中，例如，LSB处理电路22将在偶数帧f0的帧时段期间输入的像素数据的低位部分当中的奇数行中的奇数像素的像素数据的低位部分以及偶数行中的偶数像素的像素数据的低位部分存储在帧存储器18的第一存储区44中。所存储的低位部分保持在帧存储器18中，直至输入了帧f2的像素数据。
然后，LSB处理电路22将在紧接于偶数帧f0的奇数帧f1的帧时段期间输入的像素数据的低位部分当中的奇数行中的偶数像素的像素数据的低位部分以及偶数行中的奇数像素的像素数据的低位部分存储在帧存储器18的第二存储区46中。在帧f1的帧时段期间所存储的低位部分保持在帧存储器18中，直至输入了帧f3的像素数据。在随后的帧时段期间按照相同的方式将低位部分连续地存储在帧存储器中。
另一方面，MSB处理电路24将像素数据的高8位部分压缩成4位数据，并且将构成相应帧的像素的压缩4位数据连续地存储在帧存储器18的相应存储区中。
例如，在帧f0的帧时段期间将在相同帧时段期间输入的像素数据的高8位部分存储在帧存储器18的第一存储区44中，并且保持直至输入了帧f2的像素数据。接下来，在帧f1的帧时段期间将在相同帧时段期间输入的像素数据的高8位部分存储在帧存储器18的第二存储区46中，并且保持直至输入了帧f3的像素数据。在随后的帧时段期间按照相同方式连续地存储像素数据的高位部分。
还将高8位部分输入到运动矢量检测电路30和内插图像产生电路32。
在当前帧的帧时段期间，即在接收构成当前帧的像素数据的时段期间，运动矢量检测电路30对先前帧与当前帧之间的运动矢量进行检测。具体地，运动矢量检测电路30对构成当前帧的像素的像素数据的高8位部分与从帧存储器18所读取且通过压缩/解压缩电路34所解压缩的构成先前帧的像素的像素数据的高8位部分进行比较。由此，运动矢量检测电路30产生运动矢量。
例如，在接收帧f1的像素数据的帧时段f1期间，运动矢量检测电路30对构成帧f1的像素的像素数据的高8位部分与构成帧f0的像素的像素数据的高8位部分进行比较并且对帧f0与f1之间的运动矢量进行检测。
然后，内插图像产生电路32产生构成在先前帧与当前帧之间的内插帧的像素的像素数据的高8位部分。具体地，内插图像产生电路32根据先前帧与当前帧之间的运动矢量而从先前帧的像素数据的高8位部分和当前帧的像素数据的高8位部分产生内插帧的像素数据的高8位部分。压缩/解压缩电路34将内插像素数据的高8位部分压缩成4位压缩数据并且将压缩数据存储在帧存储器18的相应存储区中。
例如，如图6中所示，在输入帧f1的像素数据的帧时段f1期间，内插图像产生电路32根据帧f0与f1之间的运动矢量而从帧f0和f1的像素的像素数据的高8位部分产生构成帧f0与f1之间的内插帧f0/f1的像素的像素数据的高8位部分。将构成内插帧f0/f1的像素的像素数据的高8位部分压缩成4位压缩数据并将其存储在帧存储器18的第三存储区48中。
然后，在输入下一帧f2的像素的像素数据的帧时段f2期间，内插图像产生电路32根据帧f1与f2之间的运动矢量而从帧f1和f2的像素的像素数据的高8位部分产生构成帧f1与f2之间的内插帧f1/f2的像素的像素数据的高8位部分。将内插帧f1/f2的像素数据的高8位部分压缩成4位压缩数据并将其存储在帧存储器18的相应存储区中。
在图6中所示的示例中，将构成内插帧f1/f2的像素的像素数据的高8位部分存储在帧存储器18的相同第三存储区48中。也就是说，构成内插帧f1/f2的像素的像素数据的高8位部分覆写第三存储区48中的构成内插帧f0/f1的像素的像素数据的高8位部分。在随后的帧时段期间重复相同过程。
在图6中所示的示例中，在开始输入第一帧f0的像素数据之后，双速率处理电路36在延迟3个输出帧时段之后开始输出输入像素数据的高8位部分。此后，双速率处理电路36按照预定顺序以输出帧速率连续地输出从帧存储器18所读取的且通过解压缩电路38所解压缩的输入像素数据和内插像素数据的高8位部分。
加法器40将从双速率处理电路36所输出的像素的像素数据的高8位部分以及从帧存储器18所读取的相应像素的输入像素数据的低2位部分相加并且输出10位输出像素数据。因此，图像处理电路10依次输出帧f0、f0/f1、f1、f1/f2、f2、...的10位输出像素数据。
如图6中所示，例如，通过连续地覆写先前存储在帧存储器18的第一存储区44中的构成帧f-2的像素的输入像素数据来存储构成帧f0的像素的输入像素数据。类似地，通过连续地覆写先前存储在帧存储器18的第二存储区46中的构成帧f-1的像素的输入像素数据来存储构成帧f1的像素的输入像素数据。此外，通过连续地覆写先前存储在帧存储器18的第三存储区48中的构成内插帧f-1/f0的像素的像素数据来存储构成内插帧f0/f1的像素的输入像素数据。
在输出帧f0的输出像素数据的帧时段期间，例如，将构成帧f1的像素的输入像素数据写入到帧存储器18的第二存储区46中，并且同时，从帧存储器的相同第二存储区46读取构成帧f-1的一半像素的低2位部分。然后，在输出内插帧f0/f1的像素数据的帧时段期间，从帧存储器的第三存储区48读取构成内插帧f0/f1的像素的像素数据的高位部分，并且同时，将构成内插帧f1/f2的像素的像素数据的高位部分写入到相同第三存储区48中。
在输出内插帧f0/f1的像素数据的相同帧时段期间，虽然图6中未示出，但是从帧存储器的第一存储区44读取构成帧f0的一半像素的像素数据的低2位部分，并且同时，将构成帧f2的像素的输入像素数据写入到相同第一存储区44中。
由相同申请人所提交的日本特开专利No.2009-169257的图7和8所示的技术可以用于同时从帧存储器的相同存储区读取以及写入到帧存储器的相同存储区中。也就是说，可以提供读写FIFO(先进先出存储器)并且使用具有比用于输入像素数据的时钟信号的频率高两倍的频率的双速率时钟信号来执行从帧存储器读取以及写入到帧存储器中。因此，通过使用标准SDRAM可分别在接收构成当前帧的行的像素的像素数据的时段的第一半和第二半期间执行读取构成先前帧的行的像素的像素数据以及写入构成当前帧的相同行的像素的像素数据。
从图像处理装置10所输出的10位内插像素数据的低2位部分不是内插像素数据的低位部分而是先前帧和当前帧的输入像素数据的低2位部分。然而，人眼不能识别运动图像的低2位部分。因此，使用图像处理装置10所产生的10位输出数据可以令人满意的质量显示运动图像。
类似地，当显示静止图像时，从图像处理装置所输出的10位内插像素数据包括先前帧和当前帧的输入像素数据的低2位部分。然而，因为先前帧的输入像素数据与当前帧的输入像素数据相同，因此输入像素数据的低2位部分也与内插像素数据的低2位部分相同。因此，可以高准确性显示静止图像。
可以50％的压缩比率对像素数据的高8位部分进行压缩，即可压缩成4位压缩数据。此外，仅存储像素数据的低2位部分的一半。因此，所存储的像素数据的总位数是5，即实现了高达50％的总压缩比率。
虽然已参考作为示例所提议的其特定实施例对本公开的发明进行了描述，但是很显然的是许多替代、修改、以及变化对于本领域技术人员是显而易见地。因此，这里所阐述的本发明的实施例意在是说明性的而不是限制性的。在不背离本发明的范围的情况下可进行改变。

Claims (11)

1.一种图像处理装置，包括：
存储器控制电路，用于在多个帧时段的每一个期间接收多个像素数据并且将所述多个像素数据存储在帧存储器中，所述多个像素数据的每一个表示构成多个帧的每一个的多个像素的每一个的值；
图像处理电路，用于对存储在所述帧存储器中的所述多个像素数据进行处理以产生多个处理的像素数据；以及
输出电路，用于输出所述多个处理的像素数据，其中：
所述存储器控制电路包括：划分电路，用于将所述多个像素数据的每一个划分成高位部分以及除所述高位部分之外的低位部分以产生所述多个像素数据的多个高位部分和多个低位部分；高位处理电路，用于将所述高位部分存储在所述帧存储器中；以及低位处理电路，用于将所述低位部分存储在所述帧存储器中；
所述图像处理电路通过使用存储在所述帧存储器中的所述多个像素数据的所述高位部分产生所述多个处理的像素数据；以及
所述低位处理电路通过以下中的一个将所述低位部分存储在所述帧存储器中：
(i)将所述多个像素数据的每一个的所述低位部分划分成每一个包括至少一位的n个单元部分，其中n是大于1的整数，并且在所述帧时段的n个连续帧时段的每一个期间将所述多个像素数据的每一个的n个单元部分的相应一个存储在所述帧存储器中；以及
(ii)将构成所述多个帧的每一个的所述多个像素划分成n个组，并且在所述帧时段的n个连续帧时段的每一个期间将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的所述低位部分存储在所述帧存储器中。
2.根据权利要求1所述的图像处理装置，其中：
所述低位处理电路包括时分电路，用于以时分方式将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的每一个的所述低位部分存储在所述帧存储器中。
3.根据权利要求1或2所述的图像处理装置，其中：
所述图像处理电路产生所述多个处理的像素数据的每一个的高位部分；以及
所述输出电路包括加法器，用于在所述输出电路输出所述多个处理的像素数据的每一个之前将所述多个处理的像素数据的每一个的所述高位部分以及从所述帧存储器所读取的所述多个像素数据的相应一个的所述低位部分相加。
4.根据权利要求1或2所述的图像处理装置，其中：
所述高位处理电路进一步包括压缩电路，用于对所述高位部分进行压缩并且将压缩的高位部分存储在所述帧存储器中。
5.根据权利要求1或2所述的图像处理装置，其中：
所述图像处理电路产生多个内插像素数据作为所述多个处理的像素数据，所述多个内插像素数据的每一个表示构成内插在所述多个帧之间的多个内插帧的每一个的多个像素的每一个的值。
6.一种用于图像处理的系统，包括：
根据权利要求1至5中的任何一个所述的图像处理装置；以及
所述帧存储器。
7.一种图像处理方法，包括：
在多个帧时段的每一个期间接收多个像素数据并且将所述多个像素数据存储在帧存储器中，所述多个像素数据的每一个表示构成多个帧的每一个的多个像素的每一个的值；
对存储在所述帧存储器中的所述多个像素数据进行处理以产生多个处理的像素数据；以及
输出所述多个处理的像素数据，其中：
所述存储包括：将所述多个像素数据的每一个划分成高位部分以及除所述高位部分之外的低位部分以产生所述多个像素数据的多个高位部分和多个低位部分；将所述高位部分存储在所述帧存储器中；以及将所述低位部分存储在所述帧存储器中；
所述处理通过使用存储在所述帧存储器中的所述多个像素数据的所述高位部分产生所述多个处理的像素数据；以及
通过以下中的一个执行所述低位部分的存储：
(i)将所述多个像素数据的每一个的所述低位部分划分成每一个包括至少一位的n个单元部分，其中n是大于1的整数，并且在所述帧时段的n个连续帧时段的每一个期间将所述多个像素数据的每一个的n个单元部分的相应一个存储在所述帧存储器中；以及
(ii)将构成所述多个帧的每一个的所述多个像素划分成n个组，并且在所述帧时段的n个连续帧时段的每一个期间将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的所述低位部分存储在所述帧存储器中。
8.根据权利要求7所述的图像处理方法，其中：
所述低位部分的存储包括以时分方式将表示所述n个组的相应一个组中的所述多个像素的值的所述多个像素数据的每一个的所述低位部分存储在所述帧存储器中。
9.根据权利要求7或8所述的图像处理方法，其中：
对存储在所述帧存储器中的所述多个像素数据进行处理以产生多个处理的像素数据的步骤包括：产生所述多个处理的像素数据的每一个的高位部分；以及
所述输出包括在输出所述多个处理的像素数据的每一个之前将所述多个处理的像素数据的每一个的所述高位部分以及从所述帧存储器所读取的所述多个像素数据的相应一个的所述低位部分相加。
10.根据权利要求7或8所述的图像处理方法，其中：
所述高位部分的存储包括对所述高位部分进行压缩并且将压缩的高位部分存储在所述帧存储器中。
11.根据权利要求7或8所述的图像处理方法，其中：
所述处理包括产生多个内插像素数据作为所述多个处理的像素数据，所述多个内插像素数据的每一个表示构成内插在所述多个帧之间的多个内插帧的每一个的多个像素的每一个的值。
CN201210110594.2A 2011-04-14 2012-04-16 图像处理装置 Expired - Fee Related CN102740039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011090055A JP5255089B2 (ja) 2011-04-14 2011-04-14 画像処理装置
JP2011-090055 2011-04-14

Publications (2)

Publication Number Publication Date
CN102740039A CN102740039A (zh) 2012-10-17
CN102740039B true CN102740039B (zh) 2016-09-14

Family

ID=46994726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210110594.2A Expired - Fee Related CN102740039B (zh) 2011-04-14 2012-04-16 图像处理装置

Country Status (3)

Country Link
US (1) US8884976B2 (zh)
JP (1) JP5255089B2 (zh)
CN (1) CN102740039B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102264161B1 (ko) * 2014-08-21 2021-06-11 삼성전자주식회사 이미지 처리 장치, 이미지 처리 시스템, 이미지 처리 시스템의 동작방법 및 이미지 처리 시스템을 포함하는 시스템 온 칩
KR102364096B1 (ko) 2014-12-31 2022-02-21 엘지디스플레이 주식회사 표시장치
KR102286726B1 (ko) * 2015-05-14 2021-08-05 주식회사 실리콘웍스 디스플레이 장치 및 그 구동 회로
CN105578102A (zh) * 2015-12-20 2016-05-11 苏州长风航空电子有限公司 一种视频帧频转换方法
KR102024654B1 (ko) * 2017-05-10 2019-09-25 주식회사 라온텍 표시 장치 및 표시 장치의 디지털 화소 구동 방법
JP6662402B2 (ja) * 2018-03-19 2020-03-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539455A (en) * 1991-12-16 1996-07-23 Fuji Photo Film Co., Ltd. Digital electronic still-video camera and method of controlling same to reduce power consumption during playback
CN1345025A (zh) * 2000-09-19 2002-04-17 夏普株式会社 液晶显示装置及其驱动方法
US6538694B1 (en) * 1997-12-04 2003-03-25 Victor Company Of Japan, Limited Image pickup apparatus equipped with compatible-with-zooming type contour compensation circuit, compatible-with-image-pickup-conditions type image output circuit, and compatible-with-all-pixel-readout-system-solid-image-pickup-element type electronic zoom circuit
CN1867034A (zh) * 2005-04-18 2006-11-22 索尼株式会社 图像信号处理装置,照相机系统和图像信号处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474315B1 (en) * 2005-04-29 2009-01-06 Apple Inc. Deep pixel display
JP4434155B2 (ja) * 2006-02-08 2010-03-17 ソニー株式会社 符号化方法、符号化プログラムおよび符号化装置
JP2007312126A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 画像処理回路
JP2008304763A (ja) * 2007-06-08 2008-12-18 Hitachi Displays Ltd 表示装置
JP2009060377A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 補間フレーム生成装置及び補間フレーム生成方法
JP2009169257A (ja) 2008-01-18 2009-07-30 Kawasaki Microelectronics Inc メモリ制御回路および画像処理装置
JP5241632B2 (ja) * 2009-07-08 2013-07-17 川崎マイクロエレクトロニクス株式会社 画像処理回路および画像処理方法
KR20110021063A (ko) * 2009-08-25 2011-03-04 삼성전자주식회사 영상처리장치 및 영상의 움직임 추정방법
JP5569042B2 (ja) * 2010-03-02 2014-08-13 株式会社リコー 画像処理装置、撮像装置及び画像処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539455A (en) * 1991-12-16 1996-07-23 Fuji Photo Film Co., Ltd. Digital electronic still-video camera and method of controlling same to reduce power consumption during playback
US6538694B1 (en) * 1997-12-04 2003-03-25 Victor Company Of Japan, Limited Image pickup apparatus equipped with compatible-with-zooming type contour compensation circuit, compatible-with-image-pickup-conditions type image output circuit, and compatible-with-all-pixel-readout-system-solid-image-pickup-element type electronic zoom circuit
CN1345025A (zh) * 2000-09-19 2002-04-17 夏普株式会社 液晶显示装置及其驱动方法
CN1867034A (zh) * 2005-04-18 2006-11-22 索尼株式会社 图像信号处理装置,照相机系统和图像信号处理方法

Also Published As

Publication number Publication date
JP2012220926A (ja) 2012-11-12
JP5255089B2 (ja) 2013-08-07
CN102740039A (zh) 2012-10-17
US20120262467A1 (en) 2012-10-18
US8884976B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
CN102740039B (zh) 图像处理装置
CN103443843B (zh) 显示装置和显示装置控制电路
KR101589188B1 (ko) 표시 장치
CN101523475B (zh) 图像显示装置
CN102282860A (zh) 立体显示装置的驱动方法以及立体显示装置
CN105681777A (zh) 一种裸眼3d显示方法及系统
WO2005120085A1 (en) Interlacing apparatus, deinterlacing apparatus, display, image compressor and image decompressor
CN102118592A (zh) 用于显示多视频的系统
US20110080461A1 (en) Image signal processing apparatus, image signal processing method, image display apparatus, image display method, program, and image display system
CN116486738B (zh) 像素复用方法、数据传输系统以及显示屏控制系统和方法
KR100532105B1 (ko) 공간분할방식 3차원 영상 신호 발생 장치
US6067120A (en) Video signal conversion device for reducing flicker in non-interlaced to interlaced signal conversion
KR101533658B1 (ko) 표시 장치와 그 구동 방법
US20140099025A1 (en) Image data compression device, image data decompression device, display device, image processing system, image data compression method, and image data decompression method
KR102456474B1 (ko) 영상 처리 회로, 영상 처리 회로를 포함하는 표시 장치 및 그것의 구동 방법
US20050219234A1 (en) Method for driving an image displaying apparatus
KR101493789B1 (ko) 표시 장치
US9479682B2 (en) Video signal processing device and display apparatus
CN103856737A (zh) 帧率转换器、时序控制器及图像数据的处理装置及方法
CN105007444B (zh) 一种单像素视频显示装置及显示方法
RU2013121745A (ru) Способ отображения изображения и жидкокристаллическое отображающее устройство, использующее этот способ
EP2648179B1 (en) Image processing device, image processing method
US8966145B2 (en) Data conversion apparatus and method
JP2000244946A (ja) 立体映像信号変換装置
JP3614334B2 (ja) 映像信号処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: MEGA CHIPS CORP.

Free format text: FORMER OWNER: KAWASAKI MICROELECTRONICS INC.

Effective date: 20130609

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130609

Address after: Osaka

Applicant after: Mega Chips Corp.

Address before: Chiba, Japan

Applicant before: Kawasaki Microelectronics Inc.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160914

Termination date: 20210416

CF01 Termination of patent right due to non-payment of annual fee