CN102739232A

CN102739232A - 一种电平移位电路

Info

Publication number: CN102739232A
Application number: CN201210236567XA
Authority: CN
Inventors: 陈又诚; 李岳翰
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2012-07-09
Filing date: 2012-07-09
Publication date: 2012-10-17

Abstract

本发明提供了一种电平移位电路，包括：时序控制模组，用于输出多路逻辑信号；以及电平移位模组，电性连接至该时序控制模组，包括：多个输入端，用以接收该逻辑信号；多个输出端，根据所接收的逻辑信号来输出对应的模拟信号；以及模式选择端，电性耦接至一预设电压。该电平移位模组根据该模式选择端的电平信号选择相应的工作模式，从而将多路逻辑信号转换为多路模拟信号。采用本发明，将电平移位模组的模式选择端电性耦接至一预设电压或者在电平极性相反的两个预设电压之间进行切换，可实现不同的时序控制模组搭配相同的电平移位模组，使电路的设计更具弹性，提升产品的兼容能力。

Description

一种电平移位电路

技术领域

本发明涉及一种移位电路，尤其涉及一种用于液晶面板的电平移位电路。

背景技术

在主动式矩阵液晶显示器（AMLCD，Active Matrix LiquidCrystal Display）中，每个像素具有一个薄膜晶体管（TFT，Thin FilmTransistor），该TFT的栅极连接至沿水平方向延伸的扫描线（scanline），该TFT的漏极连接至沿垂直方向延伸的数据线，而该TFT的源极连接至对应的像素电极。如果在水平方向的某一扫描线上施加足够的正电压，则会使得该条扫描线上的所有TFT打开，此时该条扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上所加载的视讯信号电压写入像素中，控制不同液晶的透光度来达到控制色彩的效果。

在现有技术中，用来驱动TFT的驱动电路一般由面板外黏接IC予以实现，使用的制程工艺为CMOS制程。相比之下，GOA（GateDriver On Array，阵列基板行驱动）技术是将液晶面板的栅极驱动电路（gate driver）制作在阵列基板上，以代替由外接硅芯片制作的驱动芯片，因而可减少制程工序，降低产品成本，提高薄膜晶体管液晶显示面板的集成度，使面板更加薄型化。

然而，在一些GOA液晶面板中，电平移位电路的逻辑信号均来自时序控制器（TCON），电平移位电路有多少输出通道，就需要TCON提供多少逻辑信号，亦即，TCON需要将对应数量的逻辑信号输入至电平移位电路，也可称为“一对一模式”（IndividualInterface）。在另一些GOA液晶面板中，TCON只要输出几路逻辑信号至电平移位电路，再由该电平移位电路对所接收的逻辑信号进行分解，得到相应的模拟信号。由于TCON输出的逻辑信号少于电平移位电路输出的模拟信号，也将该模式称为“压缩模式”（Condense Interface）。如此一来，随着TCON输出的逻辑信号的数量不同，需要搭配与之对应的电平移位电路，因而无法藉由相同的电平移位电路来搭配不同的TCON，导致电平移位电路的选择较不具弹性。

有鉴于此，如何设计一种新的电平移位电路，使同一电平移位电路能够搭配不同的TCON，使电路的设计更具弹性，更有拓展性，提升产品的兼容能力，是业内相关技术人员亟待解决的一项课题。

发明内容

针对现有技术中的GOA面板在设计时所存在的上述缺陷，本发明提供了一种新的电平移位电路。

依据本发明的一个方面，提供了一种电平移位电路，包括：

一时序控制模组，用于输出多路逻辑信号；以及

一电平移位模组，电性连接至该时序控制模组，该电平移位模组包括：

多个输入端，每一输入端电性连接至该时序控制模组的输出端的相应端子，用以接收该逻辑信号；

多个输出端，每一输出端根据所接收的逻辑信号来输出对应的一模拟信号；以及

一模式选择端，电性耦接至一预设电压，

其中，该电平移位模组根据该模式选择端的电平信号，选择相应的工作模式，从而将来自该时序控制模组的多路逻辑信号转换为多路模拟信号。

在一实施例中，电平移位电路工作于一对一模式或压缩模式。

在一实施例中，该电平移位模组还包括一切换开关，其一端连接至模式选择端，其另一端在一第一预设电压和一第二预设电压之间进行切换，使模式选择端连接至第一预设电压或第二预设电压，其中，第一预设电压与第二预设电压的电平极性相反。

在一实施例中，当模式选择端的电平信号为一高电平时，电平移位电路工作于一对一模式；当模式选择端的电平信号为一低电平时，所述电平移位电路工作于压缩模式。

在一实施例中，当电平移位电路工作于一对一模式时，时序控制模组输出N路逻辑信号，电平移位模组将N路逻辑信号转换为对应的N路模拟信号并输出，其中，N为自然数。

在一实施例中，当电平移位电路处于压缩模式时，时序控制模组输出M路逻辑信号，电平移位模组将M路逻辑信号转换为对应的N路模拟信号并输出，M<N，M、N均为自然数。

在一实施例中，于一对一模式与压缩模式中，电平移位模组采用共同的输入端来接收逻辑信号，以及采用共同的输出端来输出模拟信号。

在一实施例中，该电平移位模组为一集成电路。

采用本发明的电平移位电路，将电平移位模组的模式选择端电性耦接至一预设电压或者在电平极性相反的两个预设电压之间进行切换，进而使电平移位模组根据该模式选择端的当前电平信号，选择一对一模式或压缩模式，将来自时序控制模组的多路逻辑信号转换为多路模拟信号。藉由本发明，可实现不同的时序控制模组搭配相同的电平移位模组，使电路的设计更具弹性，提升产品的兼容能力。

附图说明

读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，

图1示出依据本发明一实施方式的电平移位电路的结构框图；

图2示出图1的电平移位电路工作于一对一模式时的信号传送示意图；以及

图3示出图1的电平移位电路工作于压缩模式时的信号传送示意图。

具体实施方式

为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。

下面参照附图，对本发明各个方面的具体实施方式作进一步的详细描述。

图1示出依据本发明一实施方式的电平移位电路的结构框图。参照图1，该电平移位电路包括一时序控制模组10和一电平移位模组20，其中，电平移位模组20电性耦接至时序控制模组10的输出端。

时序控制模组10，也可称为TCON，用来输出多路逻辑信号。电平移位模组20包括多个输入端201、多个输出端203和一模式选择端205。多个输入端201与TCON的输出端对应连接，用于接收相应的逻辑信号。多个输出端203根据输入端201所接收的逻辑信号来输出对应的一模拟信号(analog signal)。

需要特别指出的是，电平移位模组20的模式选择端205电性耦接至一预设电压Vth。该预设电压Vth可以为一高电平电压，也可以为一低电平电压，也可在模式选择端205与一高电平电压、一低电平电压之间设置一切换开关，从而灵活地将模式选择端205电连接至预期的电平电压。该电平移位模组20根据模式选择端205的电平信号，选择相应的工作模式，从而将来自时序控制模组的多路逻辑信号转换为多路模拟信号。

在此，电平移位电路的工作模式包括一对一模式和压缩模式。如前所述，一对一模式是指TCON的输出端有多少个端子，就输出多少路逻辑信号，亦即，一路逻辑信号对应于一个端子，进而电平移位模组20的多个输入端201也得到与TCON的输出端子数量相等的多路逻辑信号。压缩模式是指TCON输出的逻辑信号的数量小于输出端子的数量，当这些逻辑信号传送至电平移位模组20时，其模组内部进行分解，得到相应的模拟信号。

在一实施例中，该电平移位模组20还包括一切换开关（未示出），该切换开关的一端连接至模式选择端205，该切换开关的另一端在一第一预设电压（诸如高电压）和一第二预设电压（诸如低电压）之间进行切换，使模式选择端205连接至该第一预设电压或该第二预设电压。该第一预设电压与该第二预设电压的电平极性相反。

在一实施例中，该电平移位模组20为一集成电路，诸如数字信号处理芯片、ARM芯片、微处理器、可编程逻辑器件等等。

图2示出图1的电平移位电路工作于一对一模式时的信号传送示意图。

参照图2，时序控制模组10的输出端包括多个端子，即，LogicOut1_T，…，Logic OutN_T，藉由这些端子分别输出逻辑信号，即，Logic1，…，Logic N。电平移位模组20包括多个输入端和多个输出端，其中，输入端子分别标记为Logic In1_LS，…，LogicInN_LS，以及输出端子分别标记为Analog Out1，…，Analog OutN，藉由电平移位模组20的这些输出端子分别输出模拟信号，即，Analog1，…，Analog N。

在图2所示的实施例中，电平移位模组20的模式选择端EN电连接至一预设电压Vth_high，该预设电压Vth_high为一高电平电压，因而电平移位电路工作于一对一模式。此时，时序控制模组10输出N路逻辑信号，并且电平移位模组20相应地将该N路逻辑信号转换为对应的N路模拟信号并输出。其中，N为自然数。

参照图3，时序控制模组10的输出端包括多个端子，即，LogicOut1_T，…，Logic OutN_T，藉由这些端子分别输出逻辑信号，即，Logic1，…，Logic M。电平移位模组20包括多个输入端和多个输出端，其中，输入端子分别标记为Logic In1_LS，…，LogicInN_LS，以及输出端子分别标记为Analog Out1，…，Analog OutN，藉由电平移位模组20的这些输出端子分别输出模拟信号，即，Analog1，…，Analog N。

与图2不同的是，图3中的时序控制模组10的N个输出端子并不是输出N路逻辑信号，而且仅仅输出M路逻辑信号（M<N）。电平移位模组20的模式选择端EN电连接至一预设电压Vth_low，该预设电压Vth_low为一低电平电压，因而电平移位电路工作于压缩模式。此时，时序控制模组10输出M路逻辑信号，并且该电平移位模组20将该M路逻辑信号转换为对应的N路模拟信号并输出，其中，M<N，M、N均为自然数。

应当指出，在图2和图3的实施例中，无论是工作于一对一模式，还是工作于压缩模式，该电平移位模组20均采用共同的输入端（即Logic In1_LS至Logic InN_LS）来接收N路或M路逻辑信号，以及采用共同的输出端（即Analog Out1至Analog OutN）来输出N路模拟信号。

上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。

Claims

1.一种电平移位电路，其特征在于，所述电平移位电路包括：

一时序控制模组，用于输出多路逻辑信号；以及

一电平移位模组，电性连接至所述时序控制模组，包括：

多个输入端，每一输入端电性连接至所述时序控制模组的输出端的相应端子，用以接收所述逻辑信号；

一模式选择端，电性耦接至一预设电压，

其中，所述电平移位模组根据所述模式选择端的电平信号，选择相应的工作模式，从而将来自所述时序控制模组的多路逻辑信号转换为多路模拟信号。

2.根据权利要求1所述的电平移位电路，其特征在于，所述电平移位电路工作于一对一模式或压缩模式。

3.根据权利要求2所述的电平移位电路，其特征在于，所述电平移位模组还包括一切换开关，其一端连接至所述模式选择端，其另一端在一第一预设电压和一第二预设电压之间进行切换，使所述模式选择端连接至所述第一预设电压或所述第二预设电压，其中，所述第一预设电压与所述第二预设电压的电平极性相反。

4.根据权利要求2所述的电平移位电路，其特征在于，当所述模式选择端的电平信号为一高电平时，所述电平移位电路工作于一对一模式；当所述模式选择端的电平信号为一低电平时，所述电平移位电路工作于压缩模式。

5.根据权利要求4所述的电平移位电路，其特征在于，当所述电平移位电路工作于一对一模式时，所述时序控制模组输出N路逻辑信号，所述电平移位模组将所述N路逻辑信号转换为对应的N路模拟信号并输出，其中，N为自然数。

6.根据权利要求4所述的电平移位电路，其特征在于，当所述电平移位电路处于压缩模式时，所述时序控制模组输出M路逻辑信号，所述电平移位模组将所述M路逻辑信号转换为对应的N路模拟信号并输出，其中，M<N，M、N均为自然数。

7.根据权利要求5或6所述的电平移位电路，其特征在于，在所述一对一模式与所述压缩模式中，所述电平移位模组采用共同的输入端来接收所述逻辑信号，以及采用共同的输出端来输出所述模拟信号。

8.根据权利要求1所述的电平移位电路，其特征在于，所述电平移位模组为一集成电路。