CN102739199B - 用于占空比失真校正的方法和系统 - Google Patents
用于占空比失真校正的方法和系统 Download PDFInfo
- Publication number
- CN102739199B CN102739199B CN201210098113.0A CN201210098113A CN102739199B CN 102739199 B CN102739199 B CN 102739199B CN 201210098113 A CN201210098113 A CN 201210098113A CN 102739199 B CN102739199 B CN 102739199B
- Authority
- CN
- China
- Prior art keywords
- duty cycle
- signal
- dqs
- data
- cycle correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims abstract description 89
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000015654 memory Effects 0.000 claims abstract description 111
- 230000000630 rising effect Effects 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 17
- 239000012634 fragment Substances 0.000 claims description 10
- 238000005259 measurement Methods 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims 6
- 230000009172 bursting Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 238000004590 computer program Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
本发明的实施方式涉及用于占空比失真校正的方法和系统。具体地，通过确定占空比校正因子来校正存储器控制器和存储器之间的DQ和DQS信号的占空比失真。通过向多个差分DQS信号应用占空比校正因子来校正占空比失真。跨越存储器控制器和突发存储器之间的多个差分DQS信号来校正占空比失真。
Description
技术领域
本发明概括地涉及计算机存储器，更具体地，涉及在双倍数据速率(DDR)存储器系统中的占空比失真的校正。
背景技术
在DDR存储器系统中，数据通过数据查询(DQ)通道以波的形式来作为数据查询传输，其中较高的半个波指示为二进制1，较低的半个波指示为二进制0。DDR存储器作为突发(busting)存储器系统操作。突发存储器系统不以在稳定频率下操作的稳定状态时钟来操作。而是，作为波而发布数据查询选通(data query strobe，DQS)以指示数据正被通过DQ通道传输。波的起伏称为占空比。DQS的占空比必须与DQ中的数据同步。DQ和DQS的对准产生数据眼，该数据眼标记何时应当由存储器系统的锁存器采集数据。DQ和DQS中的起伏可以影响占空比，这导致波变得不对准并且使得数据眼变窄。随着数据眼变窄，DQ误读的概率增加。在DQ和DQS中的一个起伏称为占空比失真。
占空比失真呈现在现代DDR存储器上的DQ和DQS读和写路径两者中。读和写路径中数据眼占空比失真是由存储器控制器驱动器、通道、接收器和/或DDR存储器系统中的数字锁存器产生。训练总线或者DQ比特的字节的一个常规处理是，改变接收器参考电压(VREF)并观察当DQ到DQS内部延迟改变时哪个值导致最大眼开放。该处理不但找到数据眼中的最大开放而且补偿DQ的数据路径占空比失真。在DQ接收器之后并且一路到第一锁存器的DQ占空比失真通过调整VREF而补偿。然而源自时钟的DQ占空比失真不通过该方法来补偿(或者训练排除)。
尽管通常可以训练排除DQ中的占空比失真(如上所述)，DQS还可能具有将裕度进行降级的占空比失真。
发明内容
一个实施方式是占空比校正系统，包括与存储器控制器和突发存储器通信的占空比校正模块。占空比校正模块被配置以确定占空比校正因子。占空比校正模块还被配置以校正在存储器控制器与突发存储器之间的多个差分DQS信号中的占空比失真。占空比校正模块通过向多个差分DQS信号应用占空比校正因子而校正占空比失真。
另一实施方式是突发存储器系统，包括与存储器控制器和突发存储器通信的占空比校正模块，占空比校正模块被配置以确定存储器控制器与突发存储器之间的多个信号中的占空比失真。多个信号包括数据信号和多个突发数据选通信号。突发存储器系统还校正在存储器控制器与突发存储器之间的多个信号中的占空比失真。突发存储器系统通过对数据信号和多个突发数据选通信号进行同步，来校正占空比失真。
另一实施方式是一种用于校正突发存储器系统中的占空比失真的方法。该方法包括确定在存储器控制器与突发存储器之间的多个信号中的占空比失真。多个信号包括数据信号和多个突发数据选通信号。该方法附加包括校正存储器控制器与突发存储器之间的多个信号中的占空比失真。该方法通过对数据信号和多个突发数据选通信号进行同步，来校正占空比失真。
另一实施方式是一种用于在突发存储器系统中校正占空比失真的计算机程序产品，该计算机程序产品包括由处理电路可读的有形存储介质并存储用于执行方法的指令。该方法包括确定存储器控制器与突发存储器之间的多个信号中的占空比失真。多个信号包括数据信号和多个突发数据选通信号。该方法附加包括校正存储器控制器与突发存储器之间的多个信号中的占空比失真。该方法通过对数据信号和多个突发数据选通信号进行同步，来校正占空比失真。
通过本实施方式的技术而认识到附加特征和优点。在此所述的其他实施方式和方面被认为是请求保护的发明的一部分。为了更好地理解本发明及其优势和特征，请参见说明书和附图。
附图说明
在说明书结论处的权利要求书中明确地要求并且特别指出了关于本发明的主题。结合附图并从下文的详细描述中，本发明的前述和其他特征以及优势是显然的，在附图中：
图1图示了在一个实施方式中的写数据传输的框图；
图2图示了在一个实施方式中的具有占空比失真校正的写突发存储器系统的框图；
图3图示了在一个实施方式中的读数据传输的框图；
图4图示了在一个实施方式中的具有占空比失真校正的读突发存储器系统的框图；
图5图示了在一个附加实施方式中的具有占空比失真校正的读突发存储器系统的框图；
图6图示了在一个附加实施方式中的具有占空比失真校正的读突发存储器系统的框图；
图7图示了在一个实施方式中的计算用于校正占空比失真的偏移的处理流；
图8图示了在一个附加实施方式中的针对读操作来计算用于校正占空比失真的偏移的处理流；以及
图9图示了在一个附加实施方式中的针对写操作来计算用于校正占空比失真的偏移的处理流程。
具体实施方式
本发明的实施方式涉及降低或者消除数据查询选通(DQS)的占空比失真的新方法。在一个实施方式中，占空比校正针对读和写DQS路径两者而在双倍数据速率(DDR)存储器控制器中实现。占空比校正用于补偿在接收器与DDR存储器的第一锁存器之间以及在接收器与存储器控制器的第一锁存器之间的差分DQS信号中存在的任何DQS占空比失真。通过替换DQS路径中的占空比校正模块，出现差分信号的占空比并且可以对其进行训练以产生对于DQS数据眼裕度而言的较大数据查询(DQ)。在训练全部读和写DQS路径后，对于上升和下降DQS沿两者的建立和保持时间将相等(或者大致相等)，这将产生较大的数据眼。如本领域技术人员已知，具有较大数据眼可以改进特定信号、总线或者接口可以操作的速度。
图1图示了通过当代突发存储器系统进行的写数据传输的框图。时钟102针对数据写来向发送逻辑104提供定时信号。发送逻辑104通过DQ通道109和DQS通道106向DQ接收器108和DQS接收器110发送DQ和DQS。DQ接收器108向锁存器114和116传输数据(DQ)。DQS接收器110向锁存器114和116传输时钟(DQS)。占空比失真118将在DQS接收器110处和DQ接收器108处的DQ和DQS眼开放变窄，并且被传递至锁存器114和116。由于如下内容而可能将占空比失真118引入发送和接收路径：发送逻辑104、存储器系统的发送和接收路径之间发出的信号的上升和/或下降沿的倾斜、DQS接收器310和DQ接收器312中的占空比失真118、在DQS接收器110和DQ接收器108到锁存器114和116之间的发送路径、锁存器114和116中的非对称行为、环境条件(诸如影响存储器系统的物理组件的温度和外界电压)以及现有技术中已知的其他原因。
数据(DQ)针对数据写而通过DQ通道109在存储器控制器150和存储器151之间发送。DQ通过改变DQ通道109上的电压产生在DQ接收器108处可见的DQ波形170，来提供二进制数据信号。存储器151利用差分DQS和DQS#信号锁存正确的DQ。DQS和DQS#在突发中操作，每个突发维持特定占空比。为了将数据眼最大化，DQS波形171与DQ波形170来将其上升和下降沿居中。随着这些波形升高和降低，在高和低信号之间形成过渡时段。该时段称为DQS眼。宽的DQS眼(诸如图1所示的DQS眼180)允许存储器151更为准确地确定并且因此捕获数据。如果DQS和DQS#的占空比是非理想的，则DQS眼变窄并且可以在DQ的发送和接收中引入错误。
上述各种现象影响数据写的DQS的占空比。图1绘出了具有变窄DQS眼181的典型失真DQS信号172。该失真的DQS信号172通过DQS接收器110传播输出失真的数字信号173。当失真的数字信号173被用作锁存器114和116中的DQ的时钟时，观察到较少的裕度并且结果是较窄的数据窗口和较大的错误概率。
图2图示了根据一个实施方式的具有占空比失真校正的突发存储器系统。图2的突发存储器系统包括在发送逻辑104和DQS驱动器206之间的占空比校正模块202。在一个实施方式中，占空比校正模块202通过设置寄存器205配置以降低在锁存器114和116处接收的DQS占空比失真。对占空比校正模块202应用校正寄存器设置在DQ(数据)和DQS(时钟)发送期间产生较大DQS眼，并因此由于较大的裕度而出现较少的错误。
如前所述，在没有占空比校正的情况下将存在失真的DQS信号172。信号210绘出了DQS和DQS#，如当适量的寄存器设置被应用于占空比校正模块202时所见。信号211是DQS信号，如由锁存器114和116可见。
图3图示了通过突发存储器系统进行的读数据传输的框图。时钟302向传输逻辑304提供用于数据读的定时信号。传输逻辑304通过DQ通道309和DQS通道308向DQ接收器312和DQS接收器310发送DQ和DQS，以便如已知技术那样读数据。DQ接收器312向锁存器314和316传输数据(DQ)。DQS接收器310通过单一的90度(一个DQ比特的1/2)延迟单元311向锁存314和316传输时钟(DQS)。占空比失真318将在DQS接收器310和DQ接收器312处的DQ和DQS眼开放变窄，并且向锁存器314和316传输DQS和DQS#信号。由于如下内容而可能将占空比失真318引入发送和接收路径：发送逻辑304、存储器系统的发送和接收路径之间发出的信号的上升和/或下降沿的倾斜、DQS接收器310和DQ接收器312中的占空比失真、在DQS接收器310和DQ接收器312到锁存器314和316之间的发送路径、锁存器314和316中的非对称行为、环境条件(诸如影响存储器系统的物理组件的温度和外界电压)以及现有技术中已知的其他原因。
数据(DQ)针对数据读而通过DQ通道309在存储器351和存储器控制器350之间发送。DQ通过改变DQ通道309上的电压产生在DQ接收器312处可见的DQ波形370来提供二进制数据信号，如现有技术中已知。存储器控制器350利用差分DQS和DQS#信号锁存正确的DQ。DQS和DQS#在突发中操作，每个突发维持特定占空比，如现有技术已知的那样。理想的DQS波形371将其上升和下降沿与DQ波形370对准。由于DQS波形上升和下降，在高和低信号之间形成过渡时段。该时段称为DQS眼380。宽的DQS眼(诸如图3的DQS眼380)允许存储器控制器350更为准确地确定(并因而捕获)数据。如果DQS和DQS#的占空比不理想，则DQS眼变窄并且可以在DQ的发送和接收中引入错误。
如上所述的各种现象影响针对数据读的DQS的占空比。图3绘出了具有变窄DQS眼381的失真DQS信号372。失真DQS信号372通过DQS接收器310和延迟单元311传播输出失真的数字信号373。当失真的数字信号373被用作锁存器314和316中DQ的时钟时，观察到较小的裕度并产生较窄的数据窗口和较大的错误概率。
图4图示了根据一个实施方式的具有占空比失真校正的突发存储器系统的框图。图4的突发存储器系统包括在DQS接收器310和延迟单元311之间的占空比校正模块412。在一个实施方式中，通过设置寄存器450配置占空比校正模块412，以降低在锁存器314和316处接收的DQS占空比失真。对于占空比校正模块412应用校正寄存器设置在DQ(数据)和DQS(时钟)发送期间产生较大DQS眼，并因此产出较大的裕度并出现较少错误。
如前所述，在不具有占空比校正的情况下存在失真的DQS、DQS#信号472。信号473绘出DQS和DQS#，如适量的寄存器设置被应用于延迟单元311之前的占空比校正模块时所见。信号474是DQS信号，如由锁存器314和316所见。
图5图示根据一个实施方式的具有占空比失真校正的突发存储器系统的框图。在一个实施方式中，系统5的突发存储器系统在DQS通道308和延迟单元311之间包括占空比校正接收器512。占空比校正接收器512通过设置寄存器550来配置以降低在锁存器314和316之间接收的DQS占空比失真。在一个实施方式中，占空比校正接收器512通过基于寄存器550中的设置向DQS和DQS#信号应用偏移电压，降低DQS占空比失真。对于占空比校正接收器512应用校正寄存器设置在DQ(数据)和DQS(时钟)发送期间产生较大DQS眼，并因而产生较大的裕度并出现较少错误。
如前所述，在没有占空比校正的情况下存在失真的DQS、DQS#信号572。信号573绘出在占空比校正接收器512输入处的DQS和DQS#，如当应用适量寄存器设置时所见。信号574是DQS信号，如在延迟单元311之前的占空比校正接收器512输出处所见。信号575是应用于锁存器314和316的DQS信号。
在一个实施方式中，占空比校正接收器512通过向DQS和DQS#输入的两个管脚应用差分偏移而操作。DQS、DQS#信号具有有限升高和降低时间的事实允许所应用的偏移改变每个差分信号为相等处的点，因而校正占空比错误。
图6图示了根据一个实施方式的具有占空比失真校正的突发存储器系统的框图。在一个实施方式中，图6的突发存储器系统在DQS接收器310和锁存器314和316之间包括两个占空比校正延迟单元601和602。在一个实施方式中，两个占空比延迟单元是可调整的移相器。两个占空比校正延迟单元601和602通过设置延迟控制寄存器650配置以降低在锁存器314和316处接收的DQS占空比失真。对于两个占空比校正延迟单元601和602应用校正寄存器设置在DQ(数据)和DQS(时钟)发送期间产生较大DQS眼，并且因此产生较大裕度并出现较少错误。
如上所述，在没有占空比校正的情况下存在失真的DQS、DQS#信号672。信号673绘出从占空比校正延迟单元602到锁存器314的DQS_R信号。锁存器314仅捕获在DQS上升沿处的DQ信号。信号674绘出从占空比校正延迟单元601到锁存器316的DQS_F信号。锁存器316仅捕获在DQS下降沿上的DQ信号。锁存器314仅捕获在DQS上升沿上的DQ并且锁存316仅捕获在DQS下降沿上的DQ，该事实允许占空比校正延迟单元601和602独立地设置。占空比校正延迟单元602可以通过延迟控制寄存器650设置，从而其上升沿位于DQ眼的中心，并且占空比校正延迟单元601可以通过延迟控制寄存器650中的占空比校正因子设置，从而其下降沿位于相邻DQ眼的中心。这校正占空比失真。
图7图示了在一个实施方式中为校正占空比失真而计算偏移的处理流。图7的处理流由存储器控制器(诸如存储器控制器350)来执行。在附加实施方式中，图7的处理流由外部于存储器控制器350的模块执行，并且差分偏移确定的结果存储在图5的寄存器550中。
在方框702处，测量针对DQS的上升沿的数据眼。计算针对上升DQS沿(TR)最高片段的数据眼的中心。在方框704，测量DQS的下降沿(TF)的数据眼。计算针对下降DQS沿(TF)的最低片段的数据眼的中心。在方框706，DQS的占空比失真计算为TR-TF。在方框708，用于校正DQS占空比的寄存器设置是基于DQS占空比失真计算。在寄存器设置中设置的适当占空比校正因子的计算将依赖于特定实施方式。
图8图示了在一个实施方式中用于计算针对读操作来校正占空比失真的设置的处理流。在方框802处，初始化读DQS校正计算，并且在方框804处应用初始读占空比校正(DCC)DQS最小化设置。在一个实施方式中，继而在方框806处向存储器351写数据的模式(pattern)，并且处理在方框808处继续，在此处从存储器351读数据的模式。在方框810处，测量并存储读数据眼的大小。在方框812处，如果尚未到达读DQS DCC最大化设置，则在方框814中升高DQS读DCC设置，并且在方框808处再次读存储器351。处理继续直到在方框812处已经到达最大化读DCC设置，并且继而处理继续至方框816。在方框816处，将在方框810处存储的读数据眼测量进行比较并且与最大的测量数据眼或者最大读眼、开放相关联的读DCC设置被应用。
在一个实施方式中，一旦系统被初始化则执行图8的处理流。在另一实施方式中，例如当存储器控制器350确定设置不再有效时、和/或基于周期性基础，来周期性地执行图8的数据流。在另一实施方式中，在启动时、以及继而再次在存储器控制器350确定设置不再有效这两种情况下，执行图8的处理流。
图9图示了在一个实施方式中计算对写操作校正占空比失真的设置的处理流。在方框902处，初始化写DQS校正计算，并且在方框904处应用初始写DCC DQS最小化设置。继而在方框906处向存储器351写数据模式。在方框908处，测量并存储写数据眼。在方框910处，如果尚未到达写DQS DCC最大化设置，则在方框912处升高写DQS DCC设置，并且在方框906处再次写存储器351。处理继续直到在方框910处到达最大化写DCC设置，并且继而处理继续到方框914处。在方框914处，将在方框908处存储的数据眼测量进行比较，并且与最大的测量数据眼或者写眼、开放相关联的写DCC设置被应用。
在一个实施方式中，当系统被初始化时图9的处理流被执行一次。在另一实施方式中，例如在存储器控制器350确定设置不再有效时、和/或基于周期性基础而周期性地执行图9的处理流。在又一实施方式中，在启动时、以及继而再次在存储器控制器350确定设置不再有效这两种情况下，执行图9的处理。
尽管不同附图将存储器控制器和存储器作为单独组件绘出，在一个实施方式中，存储器351包括一个或者多个存储器控制器。在另一实施方式中，存储器控制器位于计算机处理器(未示出)之中或者之上。在附加实施方式中，存储器控制器可通信地耦合至诸如存储器351的多个存储器。在附加实施方式中，存储器351包括一个或者多个存储器模块，每个存储器模块包括存储器设备。在进一步的实施方式中，存储器351包括集线器用于调整数据接收、以及向一个或者多个存储器模块和/或存储器设备的数据递送。
技术效果和益处包括改进突发存储器系统中数据传输的可靠性。一个附加益处在于能够在系统启动时校准占空比失真而无需在系统正在运行时进行附加校准。另一益处在于能够针对占空比失真进行调整而无需长期运行时钟。另一益处在于能够基于环境因素在突发存储器系统中针对占空比失真进行调整。
在此使用的术语是仅仅是出于描述特定实施方式的目的，而并不旨在限制本发明。除非在上下文中明确相反指示，如在此使用的单数形式“一个”、“一种”以及“该”还旨在包括复数形式。还应当理解，当在此说明书中使用时，术语“包括”和/或“包含”指定存在所述的特征、整数、步骤、操作、元素和/或组件，但是并不排除存在或者附加的一个或者多个其他特征、整数、步骤、操作、元素组件和/或他们构成的组。
如特别请求保护的，在下文的权利要求书中相应的结构、材料、动作以及全部装置或步骤加功能元素的等效项旨在包括执行功能的任何结构、材料或者动作以及请求保护的其他元素的结合。出于示出和描述的目的而呈现本发明的说明书，然而并不旨在穷尽或者限制本发明于所公开的形式。在不脱离本发明范围和精神的情况下，本领域普通技术人员可以做出各种修改和变形。选择并描述了多个实施方式以便最好地解释本发明的原理和实践的应用，并且以便针对具有所想到的特定使用的各种修改的各种实施方式来支持本领域其他技术人员理解本发明。
本领域技术人员应当理解，本发明的方面可以体现为系统、方法或者计算机程序产品。因而，本发明的方面可以采取完全硬件实施方式的形式、完全软件实施方式的形式(包括固件、驻留软件、微代码等)或者硬件和软件方面相结合的形式(在此可以统称为“电路”、“模块”或者“系统”)。此外，本发明的方面可以采取以一个或者多个计算机可读介质体现的计算机程序产品的形式，该计算机可读介质其上体现了计算机可读程序代码。
可以使用一个或多个计算机可读的介质的任何组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电的、磁的、光的、电磁的、红外线的、或半导体的系统、装置、器件或任何以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括以下：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任何合适的组合。在本文件的语境中，计算机可读存储介质可以是任何包含或存储程序的有形的介质，该程序被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可包括在基带中或者作为载波一部分传播的、其中体现计算机可读的程序码的传播的数据信号。这种传播的信号可以采用多种形式，包括——但不限于——电磁信号、光信号或任何以上合适的组合。计算机可读的信号介质可以是并非为计算机可读存储介质、但是能发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序的任何计算机可读介质。
计算机可读介质上体现的程序代码可以用任何适当的介质传输，包括——但不限于——无线、电线、光缆、RF等等，或者任何合适的上述组合。
用于执行本发明的操作的计算机程序码，可以以一种或多种程序设计语言的任何组合来编写，所述程序设计语言包括面向对象的程序设计语言-诸如Java、Smalltalk、C++之类，还包括常规的过程式程序设计语言-诸如“C”程序设计语言或类似的程序设计语言。程序代码可以完全地在用户的计算上执行、部分地在用户的计算机上执行、作为一个独立的软件包执行、部分在用户的计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在后一种情形中，远程计算机可以通过任何种类的网络——包括局域网(LAN)或广域网(WAN)-连接到用户的计算机，或者，可以(例如利用因特网服务提供商来通过因特网)连接到外部计算机。
以下参照按照本发明实施方式的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明的多个方面。要明白的是，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，从而生产出一种机器，使得通过计算机或其他可编程数据处理装置执行的这些指令，产生实现流程图和/或框图中的方框中规定的功能/操作的装置。
也可以把这些计算机程序指令存储在能指令计算机、其他可编程数据处理装置、处理电路或者其他设备以特定方式工作的计算机可读介质中，这样，存储在计算机可读介质中的指令产生一个包括实现流程图和/或框图中的一个或者多个方框中规定的功能/操作的指令的制造品。
也可以把计算机程序指令加载到计算机、其他可编程数据处理装置、或者其他设备上，使得在计算机、其他可编程数据处理装置或者其他设备上执行一系列操作步骤，以产生计算机实现的过程，从而在计算机或其他可编程装置上执行的指令提供实现流程图和/或框图中的一个或者多个方框中规定的功能/操作的过程。
在此绘出的流程图仅仅是一个示例。在不脱离本发明精神的前提下可以对在此描述的步骤(或者操作)或者此图示进行多种修改。例如，可以以不同顺序执行多个步骤，或者可以添加、删除或者修改多个步骤。所有这些变形都认为是请求保护的发明的一部分。
尽管在此描述了本发明的优选实施方式，本领域技术人员应当理解，在现在或者未来可以做出各种改进和增强，并且这些改进和增强均落入下文所附的权利要求的保护范围。这些权利要求应当被理解为对先前描述的本发明维护适当的保护。
Claims (16)
1.一种占空比校正系统，包括：
占空比校正模块，可通信地耦合至存储器控制器和突发存储器，所述占空比校正模块被配置以执行：
确定占空比校正因子；
通过向在所述存储器控制器与所述突发存储器之间的多个差分DQS信号应用所述占空比校正因子，校正所述多个差分DQS信号中的占空比失真；
其中所述占空比校正模块在寄存器中设置所述占空比校正因子，所述寄存器与所述存储器控制器可通信地耦合。
2.根据权利要求1所述的占空比校正系统，其中所述占空比校正模块位于DQS通道中，并且所述占空比校正因子在发送逻辑之后、并且在DQS信号被发出至存储器控制器驱动器之前被应用。
3.根据权利要求1所述的占空比校正系统，其中所述占空比校正模块位于DQS通道中，并且所述占空比校正因子在接收逻辑之前、并且在所述突发存储器处接收DQS信号之后被应用。
4.根据权利要求2所述的占空比校正系统，其中所述多个差分DQS信号包括读操作，以及所述校正进一步包括：向所述多个差分DQS信号中的一个或者多个信号应用偏移电压，所述多个差分DQS信号中的所述一个或者多个信号包括接收器处的差分DQS信号，以及所述偏移电压被设置到所述寄存器中的所述占空比校正因子。
5.根据权利要求1所述的占空比校正系统，其中所述确定包括：通过测量多个设置中的每个设置的数据眼来确定占空比失真，所述多个设置在最小化设置与最大化设置之间。
6.根据权利要求1所述的占空比校正系统，其中所述多个差分DQS信号包括读操作，以及所述校正进一步包括：应用两个可调整移相器，向两个DQS信号中的每一个应用一个所述可调整移相器，所述两个DQS信号包括差分DQS信号，以及所述两个可调整移相器被设置到所述寄存器中的所述占空比校正因子。
7.根据权利要求5所述的占空比校正系统，其中所述多个设置包括多个变化的偏移电压。
8.根据权利要求5所述的占空比校正系统，其中所述多个设置包括对两个可调整移相器中每个的调整。
9.一种突发存储器系统，包括：
占空比校正模块，与存储器控制器和突发存储器进行通信，所述占空比校正模块被配置以执行：
确定在所述存储器控制器与所述突发存储器之间的多个信号中的占空比失真，所述多个信号包括数据信号和多个突发数据选通信号；以及
校正所述存储器控制器与所述突发存储器之间的所述多个信号中的所述占空比失真，所述校正包括对所述数据信号和所述多个突发数据选通信号进行同步；
其中所述校正进一步包括：向所述多个突发数据选通信号的上升沿和下降沿中的每一个应用延迟，其中所述延迟通过如下确定：
测量针对所述多个突发数据选通信号中每一个的所述上升沿的数据眼；
测量针对所述多个突发数据选通信号中每一个的所述下降沿的数据眼；
响应于所述测量而确定所述多个突发数据选通信号的所述占空比失真；以及
响应于所述确定而计算所述延迟。
10.根据权利要求9所述的突发存储器系统，其中所述校正进一步包括：向所述多个突发数据选通信号中的一个或者多个添加偏移。
11.根据权利要求10所述的突发存储器系统，其中所述偏移通过如下确定：
通过使用多个变化的偏移来从所述突发存储器读数据的模式；
测量对应于所述多个变化的偏移中每一个的数据眼；以及
响应于所述测量而选择偏移，所述偏移对应于最大所测量数据眼。
12.根据权利要求9所述的突发存储器系统，其中所述延迟等于：
添加所述上升沿的最低片段和上升沿的最高片段之间的时间(TR)；
添加所述下降沿的最低片段和下降沿的最高片段之间的时间(TF)；以及
设置所述延迟等于(TR/2)-(TF/2)。
13.一种用于校正突发存储器系统中占空比失真的方法，所述方法包括：
确定在存储器控制器与突发存储器之间的多个信号中的占空比失真，所述多个信号包括数据信号和多个突发数据选通信号；以及
校正所述存储器控制器与所述突发存储器之间的所述多个信号中的所述占空比失真，所述校正包括对所述数据信号和所述多个突发数据选通信号进行同步；
其中所述校正进一步包括：向所述多个突发数据选通信号的上升沿和下降沿中的每一个添加延迟，其中所述延迟如下确定：
测量针对所述多个突发数据选通信号中每一个的所述上升沿的数据眼；
测量针对所述多个突发数据选通信号中每一个的所述下降沿的数据眼；
响应于所述测量而确定所述多个突发数据选通信号的所述占空比失真；以及
响应于所述确定而计算所述延迟。
14.根据权利要求13所述的方法，其中所述校正进一步包括：向所述多个突发数据选通信号中的一个或者多个添加偏移。
15.根据权利要求14所述的方法，其中所述偏移由如下确定：
通过使用多个变化的偏移从所述突发存储器读数据的模式；
测量对应于所述多个变化的偏移中每一个的数据眼；以及
响应于所述测量而选择偏移，所述偏移对应于最大所测量数据眼。
16.根据权利要求13所述的方法，其中所述延迟等于：
添加所述上升沿的最低片段和上升沿的最高片段之间的时间(TR)；
添加所述下降沿的最低片段和上升沿的最高片段之间的时间(TF)；以及
设置所述延迟等于(TR/2)-(TF/2)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/080,106 US8644085B2 (en) | 2011-04-05 | 2011-04-05 | Duty cycle distortion correction |
| US13/080,106 | 2011-04-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102739199A CN102739199A (zh) | 2012-10-17 |
| CN102739199B true CN102739199B (zh) | 2014-12-24 |
Family
ID=46052234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210098113.0A Expired - Fee Related CN102739199B (zh) | 2011-04-05 | 2012-04-05 | 用于占空比失真校正的方法和系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8644085B2 (zh) |
| CN (1) | CN102739199B (zh) |
| DE (1) | DE102012205613B4 (zh) |
| GB (1) | GB2511274A (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102197943B1 (ko) * | 2014-04-04 | 2021-01-05 | 삼성전자주식회사 | 메모리 컨트롤러와 이를 포함하는 시스템 |
| KR102284103B1 (ko) * | 2014-10-28 | 2021-08-02 | 삼성전자주식회사 | 차동 신호들 간 정전류 흐름 방지용 래치 컨트롤러를 구비한 반도체 장치 |
| CN104836548B (zh) * | 2015-05-25 | 2017-11-10 | 灿芯半导体(上海)有限公司 | 能够对输入信号的占空比失真进行补偿的输入电路 |
| US9369263B1 (en) | 2015-06-30 | 2016-06-14 | International Business Machines Corporation | Calibration of sampling phase and aperature errors in multi-phase sampling systems |
| US9673798B1 (en) * | 2016-07-20 | 2017-06-06 | Sandisk Technologies Llc | Digital pulse width detection based duty cycle correction |
| US9984740B1 (en) * | 2017-03-21 | 2018-05-29 | Micron Technology, Inc. | Timing control for input receiver |
| KR102315274B1 (ko) | 2017-06-01 | 2021-10-20 | 삼성전자 주식회사 | 듀티 정정 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치 |
| US10482935B2 (en) | 2017-06-01 | 2019-11-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory including duty correction circuit and storage device including the nonvolatile memory |
| US10637692B2 (en) * | 2017-09-26 | 2020-04-28 | Micron Technology, Inc. | Memory decision feedback equalizer |
| US11115177B2 (en) | 2018-01-11 | 2021-09-07 | Intel Corporation | Methods and apparatus for performing clock and data duty cycle correction in a high-speed link |
| US10923175B2 (en) | 2018-01-31 | 2021-02-16 | Samsung Electronics Co., Ltd. | Memory device adjusting duty cycle and memory system having the same |
| KR20190096753A (ko) | 2018-02-09 | 2019-08-20 | 삼성전자주식회사 | 클럭 트레이닝을 수행하는 시스템 온 칩 및 이를 포함하는 컴퓨팅 시스템 |
| JP2019169208A (ja) | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | 半導体装置 |
| US10833656B2 (en) | 2018-04-30 | 2020-11-10 | Micron Technology, Inc. | Autonomous duty cycle calibration |
| JP7066556B2 (ja) | 2018-07-11 | 2022-05-13 | キオクシア株式会社 | メモリシステム |
| KR20200008842A (ko) * | 2018-07-17 | 2020-01-29 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
| KR102679157B1 (ko) * | 2018-10-30 | 2024-06-27 | 삼성전자주식회사 | 모드 레지스터 쓰기 명령을 이용하여 쓰기 클럭의 듀티 사이클의 트레이닝을 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치 |
| KR102679215B1 (ko) * | 2018-10-30 | 2024-06-28 | 삼성전자주식회사 | 복수의 트레이닝들을 동시에 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치 |
| US10734983B1 (en) | 2019-02-15 | 2020-08-04 | Apple Inc. | Duty cycle correction with read and write calibration |
| CN110557576B (zh) * | 2019-09-27 | 2021-06-29 | 高新兴科技集团股份有限公司 | 一种基于视频的频闪灯同步控制方法 |
| DE102020124101A1 (de) * | 2020-02-04 | 2021-08-05 | Samsung Electronics Co., Ltd. | Elektronische vorrichtung mit einer speichervorrichtung und trainingsverfahren |
| CN111243637B (zh) * | 2020-03-03 | 2022-03-01 | 深圳市紫光同创电子有限公司 | Ddr内存控制器的dq与dqs信号占空比的训练方法和系统 |
| KR20220165535A (ko) | 2021-06-08 | 2022-12-15 | 삼성전자주식회사 | 데이터 트레이닝을 수행하는 메모리 컨트롤러, 이를 포함하는 시스템 온 칩 및 메모리 컨트롤러의 동작방법 |
| CN113626352B (zh) * | 2021-07-01 | 2024-04-30 | 珠海全志科技股份有限公司 | 内存控制器的读取校准方法、计算机装置和可读存储介质 |
| US12021959B2 (en) * | 2022-04-28 | 2024-06-25 | Mellanox Technologies, Ltd. | Signal distortion correction with time-to-digital converter (TDC) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1988384A (zh) * | 2005-12-21 | 2007-06-27 | 国际商业机器公司 | 用于差分计时的占空比校正电路和方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570944B2 (en) * | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
| JP2003188694A (ja) * | 2001-12-19 | 2003-07-04 | Mitsubishi Electric Corp | 半導体装置 |
| US7356720B1 (en) | 2003-01-30 | 2008-04-08 | Juniper Networks, Inc. | Dynamic programmable delay selection circuit and method |
| US6933759B1 (en) * | 2004-02-05 | 2005-08-23 | Texas Instruments Incorporated | Systems and methods of performing duty cycle control |
| US7443741B2 (en) | 2005-07-07 | 2008-10-28 | Lsi Corporation | DQS strobe centering (data eye training) method |
| US7279946B2 (en) * | 2005-08-30 | 2007-10-09 | Infineon Technologies Ag | Clock controller with integrated DLL and DCC |
| US7698589B2 (en) | 2006-03-21 | 2010-04-13 | Mediatek Inc. | Memory controller and device with data strobe calibration |
| US7755402B1 (en) | 2006-04-28 | 2010-07-13 | Nvidia | Calibration of separate delay effects for multiple data strobe signals |
| WO2008063199A1 (en) | 2006-11-20 | 2008-05-29 | Rambus Inc. | Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift |
| KR100884590B1 (ko) * | 2007-11-02 | 2009-02-19 | 주식회사 하이닉스반도체 | 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법 |
| US7733143B2 (en) * | 2007-12-21 | 2010-06-08 | Agere Systems Inc. | Duty cycle correction circuit for high-speed clock signals |
| US20090168563A1 (en) | 2007-12-31 | 2009-07-02 | Yueming Jiang | Apparatus, system, and method for bitwise deskewing |
| US7872494B2 (en) * | 2009-06-12 | 2011-01-18 | Freescale Semiconductor, Inc. | Memory controller calibration |
| US8037375B2 (en) | 2009-06-30 | 2011-10-11 | Intel Corporation | Fast data eye retraining for a memory |
| US7859299B1 (en) | 2009-07-10 | 2010-12-28 | Freescale Semiconductor, Inc. | Circuit for controlling data communication with synchronous storage circuitry and method of operation |
| US8578086B2 (en) | 2009-09-25 | 2013-11-05 | Intel Corporation | Memory link initialization |
| US8665665B2 (en) * | 2011-03-30 | 2014-03-04 | Mediatek Inc. | Apparatus and method to adjust clock duty cycle of memory |
-
2011
- 2011-04-05 US US13/080,106 patent/US8644085B2/en not_active Expired - Fee Related
-
2012
- 2012-03-21 GB GB1204881.5A patent/GB2511274A/en not_active Withdrawn
- 2012-04-04 DE DE102012205613.0A patent/DE102012205613B4/de active Active
- 2012-04-05 CN CN201210098113.0A patent/CN102739199B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1988384A (zh) * | 2005-12-21 | 2007-06-27 | 国际商业机器公司 | 用于差分计时的占空比校正电路和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120257466A1 (en) | 2012-10-11 |
| DE102012205613A1 (de) | 2012-10-25 |
| GB201204881D0 (en) | 2012-05-02 |
| CN102739199A (zh) | 2012-10-17 |
| DE102012205613B4 (de) | 2018-09-06 |
| US8644085B2 (en) | 2014-02-04 |
| GB2511274A (en) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102739199B (zh) | 用于占空比失真校正的方法和系统 | |
| US8780655B1 (en) | Method and apparatus for aligning a clock signal and a data strobe signal in a memory system | |
| CN105679355B (zh) | 使用可配置个体时间延迟对数据总线信号的最佳采样 | |
| US7924637B2 (en) | Method for training dynamic random access memory (DRAM) controller timing delays | |
| US8862966B2 (en) | Adjustment of write timing based on error detection techniques | |
| US9449651B2 (en) | System and method for offsetting the data buffer latency of a device implementing a JEDEC standard DDR-4 LRDIMM chipset | |
| US11550653B2 (en) | Memory system, operation method of the same, and memory controller | |
| ES2904933T3 (es) | Calibración de señal estroboscópica de datos de memoria de acceso aleatorio dinámica síncrona de tasa de datos doble ("DDR SDRAM") | |
| US9007855B2 (en) | Data signal receiver and method of calibrating a data signal receiver | |
| US10580476B2 (en) | Simulating a single data rate (SDR) mode on a dual data rate (DDR) memory controller for calibrating DDR memory coarse alignment | |
| US9042188B2 (en) | Memory controller and method of calibrating a memory controller | |
| US9798353B2 (en) | Command protocol for adjustment of write timing delay | |
| US10623052B2 (en) | Receiver and compensation method using the same | |
| US10545866B1 (en) | Method and system for efficient re-determination of a data valid window | |
| US9502099B2 (en) | Managing skew in data signals with multiple modes | |
| CN111128269B (zh) | 一种ddr比特延迟对齐方法、装置及存储介质 | |
| US11561923B2 (en) | Method for training multichannel data receiver timing | |
| CN105159853A (zh) | 基于fpga的dfi标准ddr3控制器 | |
| US8385144B2 (en) | Utilizing two algorithms to determine a delay value for training DDR3 memory | |
| US9570128B2 (en) | Managing skew in data signals | |
| US8671304B2 (en) | Adjustment of write timing based on a training signal | |
| US9285828B2 (en) | Memory system with improved bus timing calibration | |
| US20090119532A1 (en) | Method and system for a free running strobe tolerant interface | |
| US11789488B2 (en) | Parallel bus phase correction method and device | |
| US20230307038A1 (en) | Memory controller and method for calibrating data reception window |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141224 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |