CN102709159A

CN102709159A - SoC衬底及其制造方法

Info

Publication number: CN102709159A
Application number: CN2012102196830A
Authority: CN
Inventors: 李琛
Original assignee: Shanghai Integrated Circuit Research and Development Center Co Ltd
Current assignee: Shanghai IC R&D Center Co Ltd
Priority date: 2012-06-28
Filing date: 2012-06-28
Publication date: 2012-10-03

Abstract

本发明提供一种SoC衬底制造方法，在体硅衬底的正面顶部直接形成位于隔离区的局部区域的掺杂多晶硅电极，然后通过通入所述掺杂多晶硅电极的电流使得腐蚀液侵入体硅衬底背面，形成了从衬底背面延伸至隔离区的多孔硅隔离结构，避免了氮化硅层的使用及其对衬底机械应力的影响，可以与现有标准CMOS工艺的完全兼容；本发明提供的SoC衬底主要是由体硅和多孔硅形成的结构，有效解决了低阻衬底串扰，有效抑制了系统集成后不同器件区间互相串扰的问题，同时利用体硅和多孔硅同于硅材料的性质来提高衬底的机械强度。

Description

SoC衬底及其制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种SoC衬底及其制造方法。

背景技术

随着工业界和学术界对于无线传感器网络芯片研究的不断深入，人们已经开始不满足于仅仅实现无线传感器网络芯片的功能，而是对芯片的成本、体积、封装、集成度等方面提出了越来越迫切的要求。基于这些考虑，SoC（system-on-chip）系统芯片的概念已经被越来越普遍地应用于无线传感器网络芯片的研发中，并日益成为芯片设计的主流趋势。SoC是指一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。SoC也有称为″系统芯片集成″，指它是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。SoC系统芯片所带来的单片系统集成芯片解决方案不仅能够明显增加集成度、减小芯片体积、提高封装密度，而且可以有效降低芯片系统的成本和造价。因此，在当前无线传感器网络的芯片设计中，人们已经越来越多地依赖SoC系统集成概念来设计相关电路并开发新一代的芯片产品。

但是值得指出的是，随着越来越多的系统集成无线传感器网络芯片的开发，SoC系统集成中不同模块衬底间互相串扰以及高频下衬底较大损耗的问题开始显现，并制约着系统集成无线传感器网络芯片的发展，因此，从集成度和成本的考虑出发，在当前大规模生产中普遍采用CMOS工艺来制备各类芯片电路。

然而，在目前的标准CMOS工艺中，为了防止硅基中可能出现的衬底闩锁效应，超大规模集成电路代工厂通常广泛采用重掺杂的体硅芯片。然而重掺杂的体硅芯片带来的低阻衬底使得上述衬底串扰和高频损耗问题显得更加突出，并日益制约着系统集成芯片的发展。

SoC单芯片系统集成的一个特点就是在同一个衬底上制备各种不同的电路，如射频电路、模拟电路和数字电路等等。然而，在典型的CMOS工艺中，如图1所示，由于衬底串扰效应（如箭头所示）的存在，随着电路的工作频率不断提高，当频率接近或超过千兆赫兹(GHz)时，高频噪声产生模块101（如数字电路部分）产生的干扰噪声会通过低阻衬底100传达至对高频噪声敏感模块102（如射频前端部分），并对这些高频噪声敏感模块102性能造成很大的影响，也就直接影响到单片系统集成的无线传感器网络芯片在通讯过程中的稳定性和可靠性，而且衬底串扰效应随着频率的提高变得越来越显著。

现有的SoC衬底制造技术中，通常在体硅衬底中生长多孔硅衬底隔离结构来有效解决低阻衬底串扰，有效抑制系统集成后不同模块间互相串扰的问题，但是在这种方法中一般会在衬底表面的氧化层以及衬底中多孔硅生长之前先形成用于隔离电极的氮化硅隔离层，该氮化硅层的形成增加了工艺步骤和流程，使得整个SoC衬底制造工艺不与标准CMOS工艺兼容，同时将会对SoC衬底的应力产生影响，将增加其机械强度。

发明内容

本发明的目的在于提供一种SoC衬底及其制造方法，形成有效解决低阻衬底串扰的隔离过程中，避免氮化硅层的使用对衬底机械应力的影响，提高与现有标准CMOS工艺的兼容性。

为解决上述问题，本发明提出一种SoC衬底制造方法，包括以下步骤：

提供一体硅衬底，所述体硅衬底包括多个器件区以及位于相邻器件区之间的隔离区；

在所述体硅衬底的正面顶部形成位于隔离区的局部区域的掺杂多晶硅电极；

在所述掺杂多晶硅电极和体硅衬底正面上沉积氧化层；

在所述氧化层中形成位于所述体硅衬底的器件区上方的焊盘；

在所述氧化层上形成钝化层，获得待腐蚀的硅片；

将所述待腐蚀的硅片封装，并将所述待腐蚀的硅片的背面置于一腐蚀液中；

通过所述掺杂多晶硅电极，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅，形成带有多孔硅衬底隔离结构的SoC衬底。

进一步的，所述体硅衬底的厚度为100~400微米。

进一步的，所述体硅衬底的掺杂类型为P型，晶向为<001>。

进一步的，所述掺杂多晶硅电极的厚度为250～500埃。

进一步的，所述氧化层为二氧化硅，厚度为100～300纳米。

进一步的，所述焊盘包括50～80纳米的钛层以及位于钛层上表面的0.8～2微米铝层。

进一步的，相邻焊盘间的间距为100~200微米。

进一步的，所述腐蚀液为体积比为1:2~1:10的40%HF与99.7%酒精的混合液。

进一步的，所述SoC衬底制造方法还包括：在所述体硅衬底的正面上形成位于器件区的局部区域的掺杂多晶硅电极，所述器件区的掺杂多晶硅电极和隔离区的掺杂多晶硅电极相互孤立。

进一步的，所述焊盘与所述位于器件区的局部区域的掺杂多晶硅电极一一对准。

进一步的，通过所述掺杂多晶硅电极，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅的步骤包括：

为所有掺杂多晶硅电极加载电流，使得所述待腐蚀的硅片的背面生长多孔硅；

待所述多孔硅生长至一定厚度时，撤去加载至所述器件区的局部区域的掺杂多晶硅电极的电流，保留所述隔离区的局部区域的掺杂多晶硅电极的电流，直至所述多孔硅的生长使得所述隔离区的局部区域的掺杂多晶硅电极消失。

进一步的，为所有掺杂多晶硅电极加载的电流密度为10~40毫安每平方厘米。

进一步的，所述带有多孔硅衬底隔离结构的SoC衬底的正面表层的多孔硅宽度为50~100微米。

进一步的，将所述待腐蚀的硅片封装时，还在所述待腐蚀的硅片的背面预留腐蚀孔。

本发明还提供一种SoC衬底，包括：

具有正面和背面的体硅衬底，所述体硅衬底包括多个器件区以及位于相邻器件区之间的隔离区；

覆盖于所述体硅衬底正面上的氧化层；

位于所述氧化层中且位于所述体硅衬底的器件区上方的焊盘；

覆盖于所述氧化层上的钝化层；以及

从所述体硅衬底的背面延伸至其正面且主体位于所述隔离区中的多孔硅衬底隔离结构。

进一步的，所述的SoC衬底，还包括：位于所述体硅衬底的正面顶部且位于所述器件区的局部区域的掺杂多晶硅电极。

进一步的，所述位于器件区的局部区域的掺杂多晶硅电极与所述焊盘一一对准。

与现有技术相比，本发明提供一种SoC衬底制造方法，在体硅衬底的正面顶部直接形成位于隔离区的局部区域的掺杂多晶硅电极，然后通过通入所述掺杂多晶硅电极的电流使得腐蚀液侵入体硅衬底背面，形成了从衬底背面延伸至隔离区的多孔硅隔离结构，避免了氮化硅层的使用及其对衬底机械应力的影响，可以与现有标准CMOS工艺的完全兼容；本发明提供的SoC衬底主要是由体硅和多孔硅形成的结构，有效解决了低阻衬底串扰，有效抑制了系统集成后不同器件区间互相串扰的问题，同时利用体硅和多孔硅同于于硅材料的性质来提高衬底的机械强度。

附图说明

图1是现有技术的一种SoC衬底的高频串扰示意图；

图2是本发明实施例一的SoC衬底制造方法流程图；

图3A至3B是本发明实施例一的SoC衬底制造方法中的器件结构示意图；

图4是本发明具体实施例的相邻焊盘间距为100微米的SoC衬底的SEM图；

图5是相邻焊盘间距为100微米和200微米的传统衬底隔离和多孔硅衬底

隔离结构的S21参数随频率变化的曲线图；

图6是本发明实施例二的SoC衬底制造方法流程图；

图7A至7B是本发明实施例二的SoC衬底制造方法中的器件结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的SoC衬底制造方法作进一步详细说明。

实施例一

如图2所示，本实施例提出一种SoC衬底制造方法，包括以下步骤：

S201，提供一体硅衬底，所述体硅衬底包括多个器件区以及位于相邻器件区之间的隔离区；

S202，在所述体硅衬底的正面顶部形成相互孤立的掺杂多晶硅电极，所述掺杂多晶硅电极分布在所述器件区的局部区域和隔离区的局部区域；

S203，在所述掺杂多晶硅电极和体硅衬底正面上沉积氧化层；

S204，在所述氧化层中形成与所述器件区的局部区域的掺杂多晶硅电极一一对准的焊盘；

S205，在所述焊盘和氧化层上形成钝化层，获得待腐蚀的硅片；

S206，将所述待腐蚀的硅片封装，并将所述待腐蚀的硅片的背面置于一腐蚀液中；

S207，通过所述掺杂多晶硅电极，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅，形成带有多孔硅衬底隔离结构的SoC衬底。

请参考图3A，在步骤S201中提供的体硅衬底300的掺杂类型为P型，晶向为<001>，厚度可以为200微米。本实施例中，体硅衬底300的正面划分为3个区：器件区I、III以及位于器件区I、III之间用于后续隔离器件区I、III的隔离区II。

请继续参考图3A，在步骤S202中，可以先通过LPCVD工艺在体硅衬底300的正面上沉积多晶硅；然后向多晶硅中重掺杂离子，形成掺杂多晶硅；接着刻蚀掺杂多晶硅形成分别位于器件区I的局部区域的掺杂多晶硅电极301a、位于器件区III的局部区域的掺杂多晶硅电极301c以及位于隔离区II的局部区域的掺杂多晶硅电极301b；然后可以外延生长硅，使得体硅衬底300的上表面与掺杂多晶硅电极的上表面齐平。在步骤S202中，还可以先湿法腐蚀或干法刻蚀去除体硅衬底300的正面的器件区I的局部区域、器件区III的局部区域以及隔离区II的局部区域的硅；然后通过LPCVD工艺在体硅衬底300的正面上沉积掺杂多晶硅，形成分别位于器件区I的局部区域的掺杂多晶硅电极301a、位于器件区III的局部区域的掺杂多晶硅电极301c以及位于隔离区II的局部区域的掺杂多晶硅电极301b。掺杂多晶硅电极301a、301b、301c将为后续形成多孔硅衬底隔离结构过程中的阳极电化学腐蚀提供电场。本实施例中，所述掺杂多晶硅电极301a、301b、301c的厚度H2均为300埃，掺杂离子为，离子浓度为。

请继续参考图3A，在步骤S203中，可以采用PECVD的方法在掺杂多晶硅电极301a、301b、301c以及体硅衬底300表面上淀积氧化层302。本实施例中，氧化层302为

的二氧化硅（SiO₂）。

请继续参考图3A，在步骤S204中，可以先刻蚀所述氧化层302，形成通孔或接触孔；接着在形成通孔或接触孔中溅射70nm Ti和1μm Al来制备焊盘（Pad），相邻焊盘间的间距可以为100~200μm。本实施例中，器件区I和III的掺杂多晶硅电极301a、301c上方形成了与掺杂多晶硅电极301a、301c分别对准的焊盘303a和303b。

请继续参考图3A，在步骤S205中，在焊盘303a、303b和氧化层302上方沉积钝化层304。本实施例中，钝化层304为SiO₂。

请参考图3B，在步骤S206中，可以干法刻蚀净压焊孔的钝化层304，完成常规集成芯片电路的制作，并压焊引出电极。至此，先前制备的多晶硅电极已经通过通孔与外部金属互联，外加电源可以通过多晶硅电极在选区生长的区域形成多孔硅生长所必需的电场；然后，用防HF酸腐蚀的绝缘胶带从两边密封或用倒扣焊方式进行芯片封装，其中体硅衬底的背面的胶带上预留腐蚀孔，即是要腐蚀的区域；接着，将制作好的待腐蚀的硅片固定于腐蚀槽中的硅片支架上（未图示），体硅衬底的背面朝下。

请继续参考图3B，在步骤S207中，将所述硅片上的电极引线接掺杂多晶硅电极（即腐蚀电路的阳极），用金属Pt片作腐蚀电路的阴极；然后向腐蚀槽中加入体积比为1:4的40%HF与99.7%酒精的混合液，开通腐蚀电路，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅。本实施例中，电流密度为30mA/cm²。

本实施例中，通过所述掺杂多晶硅电极，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅的步骤包括：

待所述多孔硅生长至一定厚度时，撤去加载至所述器件区I、III的局部区域的掺杂多晶硅电极的电流，保留所述隔离区II的局部区域的掺杂多晶硅电极的电流，直至所述多孔硅的生长使得所述隔离区的局部区域的掺杂多晶硅电极消失，最终形成了带有如图3B所示的选择性局域生长成的多孔硅衬底隔离结构305的SoC衬底，所述多孔硅衬底隔离结构305在SoC衬底的正面表层的多孔硅宽度为50~100微米。

本实施例提供的SoC衬底制造方法，是基于多孔硅技术提出的。多孔硅是一种由体硅自身、通过一定电化学腐蚀过程所形成的超高阻材料，因此多孔硅在解决高频串扰、遏制衬底损耗方面有着得天独厚的优势：①多孔硅是一种超高阻的材料，其电阻率可以达到超过106Ω-cm，由于多孔硅硅片最终表现为硅基上的一系列孔洞，因此能够非常有效地抑制高频串扰和衬底损耗；②由于多孔硅是一种硅基的材料，因此它与体硅之间的应力非常小，在多孔硅形成之后经过适当处理，可以充分释放其与体硅的应力，实现多孔硅与体硅的零失配；③多孔硅是一种基于电化学腐蚀的方案，整个工艺工程只需通过廉价且常用腐蚀液对体硅进行电化学腐蚀，极大地减小了工艺复杂度和工艺成本；④多孔硅的生长设备比较便宜，造价低，容易被工业界和代工厂所接收。

请参考图4，图4所示为一个焊盘距离为100μm的SoC衬底的SEM图片。从图4中可以清晰地看出，在两个焊盘303a和303b之间形成了间距W约为50μm的多孔硅深槽，而两个焊盘303a和303b的下方仍然留有厚度H3约为50μm的体硅300a。本实施例的SoC衬底制造方法成功在器件区I、III和隔离区II中选择性地生长了多孔硅，从而在两个焊盘303a、303b间的中部区域（隔离区II的局部区域）形成了所需要的多孔硅衬底隔离结构（即多孔硅深槽PSTrench）305。

请参考图5所示，本实施例还通过Agilent E8362B网络分析仪对本实施例的SoC衬底结构的标准射频G-S-G下的S参数进行了测量和分析，整个测量频率一直达到15GHz。为了消除测量误差，通过标准的去嵌流程对“open”测试结构做了去嵌处理。其中，S21参数衡量了一个无源网络的损耗情况，是反应一个衬底隔离结构隔离性能的重要指标。对于串扰隔离结构而言，如果S21越小（绝对值越大），就表明该隔离结构的隔离性能越好。从图5中可以看到，在对前后两个间距分别为100μm和200μm的SoC衬底的多孔硅衬底隔离结构和传统的衬底隔离结构（如STI等）的性能比较时，对于这两种隔离结构来说，在多孔硅衬底隔离结构的S21在所测试的整个频率范围内至少有20dB的降低。因此，本实施例提供的SoC衬底制造方法，可以有效解决了低阻衬底串扰，有效抑制了系统集成后不同器件区间互相串扰的问题

更值得注意的是，本实施例提供的SoC衬底制造方法，在步骤S201和步骤S202之间省去了现有技术中制造SiN层的步骤，带来以下几个有益效果：

（1）减少工艺步骤和流程；

（2）SiN不是CMOS标准工艺的材料。如果采用SiN，将使得整个SoC衬底制造工艺不是CMOS标准工艺兼容的工艺。因此本发明这种无SiN层的SoC衬底制造工艺可以与现有的CMOS标准工艺完全兼容；

（3）SiN的引入将会对SoC硅片应力产生影响，省去了SiN，可以改善整个硅片的应力性能；

（4）移除SiN将增加衬底的机械强度。省去了SiN，那么整个硅片将主要是由表面体硅和下方多孔硅形成的结构，表面体硅和下方多孔硅同属于硅材料，互相之间的机械强度最匹配。

请参考图3B，本实施例还提供一种SoC衬底，包括：

具有正面和背面的体硅衬底300，所述体硅衬底300包括多个器件区I、III以及位于相邻器件区I、III之间的隔离区II；

位于所述体硅衬底300的正面顶部且位于所述器件区I、III的局部区域的掺杂多晶硅电极301a、301c；

覆盖于所述体硅衬底300正面上的氧化层302；

位于所述氧化层302中且位于所述体硅衬底300的器件区I、III上方的焊盘303a、303b，所述焊盘303a、303b与所述掺杂多晶硅电极301a、301c一一对准；

覆盖于所述氧化层302上的钝化层304；以及

从所述体硅衬底300的背面延伸至其正面且主体位于所述隔离区II中的多孔硅衬底隔离结构305。

本实施例中，所述体硅衬底的厚度H1为200微米，掺杂类型为P型，晶向为<001>；所述掺杂多晶硅电极301a、301c的厚度H2为300埃；所述氧化层302为二氧化硅，厚度为150纳米；所述焊盘303a、303b包括70纳米的钛层以及位于钛层上表面的1微米铝层；相邻焊盘303a、303b间的间距为100~200微米；所述多孔硅衬底隔离结构305位于在所述体硅衬底300正面表层的宽度W为50~100微米。

实施例二

请参考图6、7A、7B，本实施例提供一种SoC衬底制造方法，包括以下步骤：

S601，提供一体硅衬底700，所述体硅衬底700包括多个器件区I、III以及位于相邻器件区I、III之间的隔离区II；

S602，在所述体硅衬底700的正面顶部形成位于所述隔离区II的局部区域的掺杂多晶硅电极701；

S603，在所述掺杂多晶硅电极701和体硅衬底700正面上沉积氧化层702；

S604，在所述氧化层702中形成位于所述体硅衬底700的器件区I、III上方的焊盘703a、703b；

S605，在所述焊盘703a、703b和氧化层702上形成钝化层704，获得待腐蚀的硅片；

S606，将所述待腐蚀的硅片封装，并将所述待腐蚀的硅片的背面置于一腐蚀液中；

S607，通过所述掺杂多晶硅电极701，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅，形成带有多孔硅衬底隔离结构705的SoC衬底。

请参考图3A、3B、7A、7B，本实施例的各个步骤可以完全参考实施例一的各个步骤来完成，主要的区别在于，在步骤S602中仅进行形成隔离区II的局部区域的掺杂多晶硅电极701；在步骤S603中，在器件区I和III中形成焊盘703a和703b，用于将掺杂多晶硅电极701连接至后续标准CMOS工艺制得的电路中。

本实施例的SoC衬底制造方法，可以仅在隔离区形成多孔硅衬底隔离结构，增大器件区面积，节约工艺成本，制得的SoC衬底主要是由外侧的体硅和中央的多孔硅形成的结构，利用体硅和多孔硅同于于硅材料的性质来提高衬底的机械强度；本实施例的SoC衬底制造方法，同样由于省去氮化硅层的制造，可以与现有标准CMOS工艺的完全兼容。

请参考图7B，本实施例还提供一种SoC衬底，包括：

具有正面和背面的体硅衬底700，所述体硅衬底700包括多个器件区I、III以及位于相邻器件区I、III之间的隔离区II；

覆盖于所述体硅衬底700正面上的氧化层702；

位于所述氧化层702中且位于所述体硅衬底700的器件区I、III上方的焊盘703a、703b；

覆盖于所述焊盘703a、703b和氧化层702上的钝化层704；以及

从所述体硅衬底700的背面延伸至其正面且主体位于所述隔离区II中的多孔硅衬底隔离结构705。

需要说明的是，在本发明的其他实施例中，请参考图3A、3B、7A、7B，多孔硅衬底隔离结构的制造也可以基于TSV（穿透硅通孔）工艺来实现，包括：

首先，形成位于体硅衬底正面的氧化层，以及位于氧化层中的焊盘；

接着，从体硅衬底背面刻蚀，形成硅通孔；

然后，在硅通孔中填充掺杂多晶硅，作为后续阳极电化学腐蚀的阳极；

接着，封装填充掺杂多晶硅的芯片，并在背面预留腐蚀孔；

然后，将制作好的硅片的背面置于一腐蚀液中，通过填充的掺杂多晶硅阳极，从所述硅片背面开始选择性局域生长多孔硅，形成带有多孔硅衬底隔离结构的SoC衬底。

在本发明的其他实施例中，所述体硅衬底的厚度为100~400微米；所述器件区、隔离区的掺杂多晶硅电极的厚度均为250～500埃；所述氧化层的厚度为100～300纳米；所述器件区上方的氧化层中的焊盘包括50～80纳米的钛层以及位于钛层上表面的0.8～2微米的铝层；所述腐蚀液可以为体积比为1:2~1:10的40%HF与99.7%酒精的混合液；为所有掺杂多晶硅电极加载的电流密度可以为10~40毫安每平方厘米；所述带有多孔硅衬底隔离结构的SoC衬底的正面表层的多孔硅宽度为50~100微米。

综上所述，本发明提供一种SoC衬底制造方法，在体硅衬底的正面顶部直接形成位于隔离区的局部区域的掺杂多晶硅电极，然后通过通入所述掺杂多晶硅电极的电流使得腐蚀液侵入体硅衬底背面，形成了从衬底背面延伸至隔离区的多孔硅隔离结构，避免了氮化硅层的使用及其对衬底机械应力的影响，可以与现有标准CMOS工艺的完全兼容；本发明提供的SoC衬底主要是由体硅和多孔硅形成的结构，有效解决了低阻衬底串扰，有效抑制了系统集成后不同器件区间互相串扰的问题，同时利用体硅和多孔硅同于于硅材料的性质来提高衬底的机械强度。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种SoC衬底制造方法，其特征在于，包括：

在所述掺杂多晶硅电极和体硅衬底正面上沉积氧化层；

在所述氧化层上形成钝化层，获得待腐蚀的硅片；

2.如权利要求1所述的SoC衬底制造方法，其特征在于，所述体硅衬底的厚度为100~400微米。

3.如权利要求1所述的SoC衬底制造方法，其特征在于，所述体硅衬底的掺杂类型为P型，晶向为<001>。

4.如权利要求1所述的SoC衬底制造方法，其特征在于，所述掺杂多晶硅电极的厚度为250～500埃。

5.如权利要求1所述的SoC衬底制造方法，其特征在于，所述氧化层为二氧化硅，厚度为100～300纳米。

6.如权利要求1所述的SoC衬底制造方法，其特征在于，所述焊盘包括50～80纳米的钛层以及位于钛层上表面的0.8～2微米的铝层。

7.如权利要求1所述的SoC衬底制造方法，其特征在于，相邻焊盘间的间距为100~200微米。

8.如权利要求1所述的SoC衬底制造方法，其特征在于，所述腐蚀液为体积比为1:2~1:10的40%HF与99.7%酒精的混合液。

9.如权利要求1所述的SoC衬底制造方法，其特征在于，还包括：

在所述体硅衬底的正面上形成位于器件区的局部区域的掺杂多晶硅电极，所述器件区的掺杂多晶硅电极和隔离区的掺杂多晶硅电极相互孤立。

10.如权利要求9所述的SoC衬底制造方法，其特征在于，所述焊盘与所述位于器件区的局部区域的掺杂多晶硅电极一一对准。

11.如权利要求9所述的SoC衬底制造方法，其特征在于，通过所述掺杂多晶硅电极，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅的步骤包括：

为所有的掺杂多晶硅电极加载电流，使得所述待腐蚀的硅片的背面生长多孔硅；

12.如权利要求10所述的SoC衬底制造方法，其特征在于，为所有掺杂多晶硅电极加载的电流密度为10~40毫安每平方厘米。

13.如权利要求1所述的SoC衬底制造方法，其特征在于，所述带有多孔硅衬底隔离结构的SoC衬底的正面表层的多孔硅宽度为50~100微米。

14.如权利要求1所述的SoC衬底制造方法，其特征在于，将所述待腐蚀的硅片封装时，还在所述待腐蚀的硅片的背面预留腐蚀孔。

15.一种SoC衬底，其特征在于，包括：

覆盖于所述体硅衬底正面上的氧化层；

覆盖于所述氧化层上的钝化层；以及

16.如权利要求15所述的SoC衬底，其特征在于，还包括：位于所述体硅衬底的正面顶部且位于所述器件区的局部区域的掺杂多晶硅电极。

17.如权利要求16所述的SoC衬底，其特征在于，所述位于器件区的局部区域的掺杂多晶硅电极与所述焊盘一一对准。

18.如权利要求15所述的SoC衬底，其特征在于，所述体硅衬底的厚度为100~400微米。

19.如权利要求15所述的SoC衬底，其特征在于，所述体硅衬底的掺杂类型为P型，晶向为<001>。

20.如权利要求16所述的SoC衬底，其特征在于，所述掺杂多晶硅电极的厚度为250～500埃。

21.如权利要求15所述的SoC衬底，其特征在于，所述氧化层为二氧化硅，厚度为100～300纳米。

22.如权利要求15所述的SoC衬底，其特征在于，所述焊盘包括50～80纳米的钛层以及位于钛层上表面的0.8～2微米铝层。

23.如权利要求15所述的SoC衬底，其特征在于，相邻焊盘间的间距为100~200微米。

24.如权利要求15所述的SoC衬底，其特征在于，所述多孔硅衬底隔离结构位于在所述体硅衬底正面表层的宽度为50~100微米。