CN102694551A

CN102694551A - 一种适用于增量σδadc的双采样调制器

Info

Publication number: CN102694551A
Application number: CN2012101602697A
Authority: CN
Inventors: 陈宏雷; 伍冬; 沈延钊; 许军
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2012-05-21
Filing date: 2012-05-21
Publication date: 2012-09-26
Anticipated expiration: 2032-05-21
Also published as: CN102694551B

Abstract

本发明公开了高精度模数变换器领域的一种适用于增量ΣΔADC的双采样调制器。本发明采用全浮空双线性积分器的电路结构，使用两组采样电容及四个复位开关。本发明的有益效果为：本发明的功耗效率得到了提高。本发明不存在因电容失配造成的线性度恶化的问题，也没有增加芯片的面积。

Description

一种适用于增量ΣΔADC的双采样调制器

技术领域

本发明属于高精度模数变换器领域，特别涉及一种适用于增量ΣΔADC的双采样调制器。

背景技术

增量（incremental）ΣΔ ADC是传统ΣΔ ADC的一个变种，主要用于实现对直流或低速信号进行高精度模数变换，应用领域为仪器、仪表、传感器读出电路等方面。与传统ΣΔ ADC类似，增量ΣΔ ADC也包含1阶，2阶或高阶等结构，另外，增量ΣΔ ADC还可以与算法型（algorithm）ADC结合，实现扩展计数型（Extended Counting）ADC。在电路结构上，增量ΣΔ ADC的调制器与传统ΣΔ ADC调制器的主要差别为复位操作，即增量ΣΔ ADC在对每一个采样点进行变换之前要对调制器进行复位清0。因此，存在周期性的复位操作是增量ΣΔADC的一个主要特征。传统ΣΔ ADC无周期性的复位操作。

增量ΣΔ ADC的基本电路模块为开关电容调制器。如图1所示为常用的全差分开关电容调制器的电路结构。第一开关S1接正相输入电压Vin+，第四开关S4接反相输入电压Vin-，第二开关S2接正相参考电压Vref+，第三开关S3接反相参考电压Vref-；第一采样电容Cs的一端接第一开关S1和第二开关S2的公共节点，另一端接第五开关S5和第六开关S6的公共节点；第二采样电容Cs’的一端第三开关S3和第四开关S4的公共节点，另一端接第七开关S7和第八开关S8的公共节点；第五开关S5和第七开关S7接地；第六开关S6接第九开关S9、第一积分电容Cf和第一运算放大器OTA的正输入端的公共节点，第八开关S8接第十开关S10、第二积分电容Cf’和第一运算放大器OTA的反输入端的公共节点；第一比较器LM1的正输入端接第九开关S9和第一积分电容Cf的公共节点，第一比较器LM1的反输入端接第十开关S10和第二积分电容Cf’的公共节点，第一比较器LM1的输出端接第一DQ触发器的输入端，第一采样时钟分别连接第一DQ触发器和第一比较器LM1；第九开关S9和第十开关S10为复位开关；第一采样时钟的时钟频率为Fc。

增量ΣΔ ADC在对1个数据进行模数转换时，开关电容调制器进行复位操作，第九开关S9和第十开关S10用于实现增量ΣΔ ADC中的复位操作。具体地说，第九开关S9和第十开关S10闭合，完成对第一积分电容Cf和第二积分电容Cf’的清零。

完成复位操作后，依次进行第1个时钟周期至第n个时钟周期的操作，第j个时钟周期分为两个相位时段，j取1至n；因而，需要依次进行第1相位时段至第2n相位时段的操作；

进行第j个时钟周期的操作是指如下过程:

第j个时钟周期包括第第2j-1相位时段和第2j相位时段，在第2j-1相位时段，第一开关S1、第四开关S4、第五开关S5和第七开关S7闭合，第二开关S2、第三开关S3、第六开关S6和第八开关S8断开，第九开关S9和第十开关S10断开；正相输入电压Vin+被第一采样电容Cs采集，反相输入电压Vin-被第二采样电容Cs’采集，第2j-1相位时段为采样相位时段；

在第2j相位时段，第二开关S2、第三开关S3、第六开关S6和第八开关S8闭合，第一开关S1、第四开关S4、第五开关S5和第七开关S7断开，第九开关S9和第十开关S10断开；第一采样电容Cs和第二采样电容Cs’的电荷被转移到第一积分电容Cf和第二积分电容Cf’上；与此同时，第一采样电容Cs和第二采样电容Cs’两者的左极板接反馈回的差分参考电压D[j-1]×Vref，因此转移到第一积分电容Cf和第二积分电容Cf’的实际电荷为Cs×（Vin-D[j-1]×Vref）。D[j-1]为第j-1个时钟周期后比较器的输出。上述操作为ΣΔ调制器的基本操作。第2j相位时段被称为积分相位时段。

上述积分器每个时钟周期只完成一次积分操作，其主要问题是功耗效率较低。在采样相位时段，运算放大器并没有发挥作用，但是仍在消耗功耗。

发明内容

本发明针对上述缺陷公开了一种适用于增量ΣΔ ADC的双采样调制器，该调制器在每一个时钟周期完成了两次积分操作，即在第2j-1相位时段和第2j相位时段分别各有一次。因此，同样的时钟频率下，电路的实际操作频率变为原来的两倍，而消耗的功耗不变。故功耗效率得到了提高。另外，本发明提出的结构不存在因电容失配造成的线性度恶化的问题，也没有增加芯片的面积。

一种适用于增量ΣΔ ADC的双采样调制器，它的结构如下：正相输入电压分别连接第一节点和第三节点，反相输入电压分别连接第二节点和第四节点；正相参考电压分别连接第九节点和第十一节点，反相参考电压分别连接第十节点和第十二节点；第十一开关、第三采样电容和第十五开关依次串联连接，第十二开关、第四采样电容和第十六开关依次串联连接；第十三开关、第五采样电容和第十七开关依次串联连接，第十四开关、第六采样电容和第十八开关依次串联连接；第二运算放大器的正输入端连接第三积分电容、第二十一开关、第十九开关、第五节点、第七节点、第十三节点和第十五节点的公共节点，第二运算放大器的反输入端连接第四积分电容、第二十二开关、第二十开关、第六节点、第八节点、第十四节点和第十六节点的公共节点；直流电平分别连接第十九开关和第二十开关，第二比较器的正输入端连接第三积分电容和第二十一开关的公共节点，第二比较器的反输入端连接第四积分电容和第二十二开关的公共节点，第二比较器的输出端连接第二DQ触发器的输入端，第二采样时钟分别连接第二比较器和第二DQ触发器；

对1个数据进行数模转换的时间分为复位相位时段以及第1个时钟周期至第n个时钟周期，第j个时钟周期分为两个相位时段：第2j-1相位时段和第2j相位时段，j取1至n；因而，第1个时钟周期至第n个时钟周期由第1相位时段至第2n相位时段构成；

在复位相位时段，第十一开关连接第一节点，第十二开关连接第四节点；第十三开关连接第九节点，第十四开关连接第十二节点；第十五开关连接第五节点，第十六开关连接第八节点；第十七开关连接第十三节点，第十八开关连接第十六节点；第十九开关、第二十开关、第二十一开关和第二十二开关闭合；

在第2j-1相位时段，第十一开关连接第二节点，第十二开关连接第三节点；第十三开关连接第十节点，第十四开关连接第十一节点；第十五开关连接第六节点，第十六开关连接第七节点；第十七开关连接第十四节点，第十八开关连接第十五节点；第十九开关、第二十开关、第二十一开关和第二十二开关断开；

在第2j相位时段，第十一开关连接第一节点，第十二开关连接第四节点；第十三开关连接第九节点，第十四开关连接第十二节点；第十五开关连接第五节点，第十六开关连接第八节点；第十七开关连接第十三节点，第十八开关连接第十六节点；第十九开关、第二十开关、第二十一开关和第二十二开关断开。

所述第十九开关、第二十开关、第二十一开关和第二十二开关均为复位开关。

本发明的有益效果为：本发明的功耗效率得到了提高。本发明不存在因电容失配造成的线性度恶化的问题，也没有增加芯片的面积。

附图说明

图1为传统的用于增量ΣΔ ADC的调制器结构示意图。

图2为全浮空双线性积分器结构示意图。

图3a为本发明提出的双采样调制器结构在第2j-1相位时段的示意图。

图3b为本发明提出的双采样调制器结构在第2j相位时段的示意图。

图4为本发明提出的双采样调制器结构在复位相位时段的示意图。

具体实施方式

下面结合附图，对本发明提出的双采样调制器的操作进行详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

如图2所示为本发明采用的全浮空（fully-floating）双线性积分器的基本电路图，正相输入电压Vin+分别连接第十七节点A1和第十九节点A3，反相输入电压Vin-分别连接第十八节点A2和第二十节点A4；第二十三开关S23、第七采样电容Cs3和第二十五开关S25依次串联连接，第二十四开关S24、第八采样电容Cs3’和第二十六开关S26依次串联连接；第三运算放大器OTA2的正输入端连接第五积分电容Cf2、第二十一节点A5和第二十三节点A7的公共节点，第三运算放大器OTA2的反输入端连接第六积分电容Cf2’、第二十二节点A6和第二十四节点A8的公共节点，第三运算放大器OTA2的负输出端连接第五积分电容Cf2，第三运算放大器OTA2的正输出端连接第六积分电容Cf2’。

在第2j-1相位时段，第二十三开关S23连接第十八节点A2，第二十四开关S24连接第十九节点A3；第二十五开关S25连接第二十二节点A6，第二十六开关S26连接第二十三节点A7；

在第2j相位时段，第二十三开关S23连接第十七节点A1，第二十四开关S24连接第二十节点A4；第二十五开关S25连接第二十一节点A5，第二十六开关S26连接第二十四节点A8；

该积分器在第2j-1相位时段和第2j相位时段各完成一次积分操作；

第i相位时段结束后输出端差分电荷的表达式为：

Q₊[i]-Q_-[i]=(Vin_dm[i]+Vin_dm[i-1])×C_s

上式中，Cs为第七采样电容Cs3和第八采样电容Cs3’的共模值（即第七采样电容Cs3和第八采样电容Cs3’的电容平均值），Q₊[i]-Q_-[i]为：在第i相位时段，第五积分电容Cf2和第六积分电容Cf2’的输出差分电荷， Vin_dm[i]为：在第i相位时段，第七采样电容Cs3和第八采样电容Cs3’两者的差分输入电压；Vin_dm[i-1]为：在第i-1相位时段，第七采样电容Cs3和第八采样电容Cs3’两者的差分输入电压；可见，在第i相位时段后Vin_dm[i]和Vin_dm[i-1]均被累加到输出端(第五积分电容Cf2和第六积分电容Cf2’的输出端)，这是双线性积分器的特征。

该积分器具有如下特点：

1）双采样特性。即每个时钟周期完成两次积分操作。

2）双线性特性。该积分器为双线性积分器，与图1所示的前向差分积分器相比，当第五积分电容Cf2和第六积分电容Cf2’的电容值为C2，第七采样电容Cs3和第八采样电容Cs3’的电容值为C4；在图1中，第一积分电容Cf和第二积分电容Cf’ 的电容值为C1，第一采样电容Cs和第二采样电容Cs’的电容值为C3；当C1=C2时，若想得到同样的积分系数，C4=0.5 C3。

3）电容失配不影响线性度。五积分电容Cf2和第六积分电容Cf2’的输出差分电荷只与两个采样电容（第七采样电容Cs3和第八采样电容Cs3’）的共模量C5有关，而与差模量ΔC无关。故电容失配对积分操作无影响。

4）浮空特性。该积分器的主要问题是工作时运算放大器的两个输入端始终浮空，因此这两点的电平不能确定，会影响运算放大器的正常工作。

如图3a、图3b和图4所示，一种适用于增量ΣΔ ADC的双采样调制器的结构如下：正相输入电压Vin+分别连接第一节点A和第三节点C，反相输入电压Vin-分别连接第二节点B和第四节点D；正相参考电压Vref+分别连接第九节点I和第十一节点K，反相参考电压Vref-分别连接第十节点J和第十二节点L；第十一开关S11、第三采样电容Cs1和第十五开关S15依次串联连接，第十二开关S12、第四采样电容Cs1’和第十六开关S16依次串联连接；第十三开关S13、第五采样电容Cs2和第十七开关S17依次串联连接，第十四开关S14、第六采样电容Cs2’和第十八开关S18依次串联连接；第二运算放大器OTA1的正输入端Vp连接第三积分电容Cf1、第二十一开关S21、第十九开关S19、第五节点E、第七节点G、第十三节点M和第十五节点O的公共节点，第二运算放大器OTA1的反输入端Vn连接第四积分电容Cf1’、第二十二开关S22、第二十开关S20、第六节点F、第八节点H、第十四节点N和第十六节点P的公共节点；直流电平VCM分别连接第十九开关S19和第二十开关S20，第二比较器LM2的正输入端连接第三积分电容Cf1和第二十一开关S21的公共节点，第二比较器LM2的反输入端连接第四积分电容Cf1’和第二十二开关S22的公共节点，第二比较器LM2的输出端连接第二DQ触发器的输入端，第二采样时钟分别连接第二比较器LM2和第二DQ触发器；第二采样时钟的时钟频率为2Fc。

对1个数据进行数模转换的时间分为复位相位时段以及第1个时钟周期至第n个时钟周期，即在第1个时钟周期至第n个时钟周期恰好完成1个数据的数模转换。第j个时钟周期分为两个相位时段：第2j-1相位时段和第2j相位时段，j取1至n；因而，第1个时钟周期至第n个时钟周期由第1相位时段至第2n相位时段构成；

在复位相位时段，第十一开关S11连接第一节点A，第十二开关S12连接第四节点D；第十三开关S13连接第九节点I，第十四开关S14连接第十二节点L；第十五开关S15连接第五节点E，第十六开关S16连接第八节点H；第十七开关S17连接第十三节点M，第十八开关S18连接第十六节点P；第十九开关S19、第二十开关S20、第二十一开关S21和第二十二开关S22闭合；

在第2j-1相位时段，第十一开关S11连接第二节点B，第十二开关S12连接第三节点C；第十三开关S13连接第十节点J，第十四开关S14连接第十一节点K；第十五开关S15连接第六节点F，第十六开关S16连接第七节点G；第十七开关S17连接第十四节点N，第十八开关S18连接第十五节点O；第十九开关S19、第二十开关S20、第二十一开关S21和第二十二开关S22断开；

在第2j相位时段，第十一开关S11连接第一节点A，第十二开关S12连接第四节点D；第十三开关S13连接第九节点I，第十四开关S14连接第十二节点L；第十五开关S15连接第五节点E，第十六开关S16连接第八节点H；第十七开关S17连接第十三节点M，第十八开关S18连接第十六节点P；第十九开关S19、第二十开关S20、第二十一开关S21和第二十二开关S22断开。

所述第十九开关S19、第二十开关S20、第二十一开关S21和第二十二开关S22均为复位开关。

本发明包含了两组采样电容，第一组采样电容为第三采样电容Cs1和第四采样电容Cs1’，第二组采样电容为第五采样电容Cs2和第六采样电容Cs2’；且第三采样电容Cs1、第四采样电容Cs1’、第五采样电容Cs2和第六采样电容Cs2’的电容值为 C6。

在每个时钟周期的两个相位，均可以完成一次双线性积分操作。另外，为了解决第二运算放大器OTA1的输入节点浮空问题，利用了增量ΣΔ ADC的复位操作。

即在复位操作时将第二运算放大器OTA1的两个输入端接到确定的直流电平VCM，该电平能保证运放正常工作。

由于增量ΣΔ ADC的复位操作时周期性的，故这第二运算放大器OTA1的两个输入节点的电平也能够得到周期性的刷新。

尽管图3与图1相比增加了一组采样电容（两个采样电容），但是由于具有双线性特性，C6只需为C3的一半。故总的电容值不变，芯片面积也不会增加。

本发明提出的调制器结构适用于各种与增量ΣΔ调制器相关的ADC结构，包括1阶到高阶增量ΣΔ ADC，以及扩展计数型ADC。

在复位相位时段，第三积分电容Cf1和第四积分电容Cf1’的电荷被清零，同时第二运算放大器OTA1的的两个输入端Vp和Vn与直流电平VCM相连，以保证运放能够正常工作。

另外，在复位相位时段，输入差分信号同时被第三采样电容Cs1和第四采样电容Cs1’采集。第三采样电容Cs1和第四采样电容Cs1’上还采集了输入信号共模值（正相输入电压Vin+和反相输入电压Vin-的共模值）与VCM之差，以保证在后续操作时Vp和Vn不会受输入信号影响。

在复位相位时段，第五采样电容Cs2和第六采样电容Cs2’采集的电压均为0，同时第五采样电容Cs2和第六采样电容Cs2’的左侧的共模值为VCMref，即参考电压的共模值。于是第五采样电容Cs2和第六采样电容Cs2’上存储了VCMref与VCM之差，保证后续操作时Vp和Vn不受参考电压的影响。

复位相位时段后进入第2j-1相位时段。正相输入电压Vin+和反相输入电压Vin-分别被转移到第三积分电容Cf1和第四积分电容Cf1’上。在第1相位时，第二比较器LM2没有反馈回输出，此时设正相参考电压Vref+和反相参考电压Vref-的电压值为0。在第2相位时段，相应的开关切换，继续完成对正相输入电压Vin+和反相输入电压Vin-的的积分操作，同时完成对反馈信号D[1]×Vref的累加。

然后进入第3相位时段至第2n相位时段，最终完成对1个数据的模数转换。在对下一个数据进行模数转换前，再次进入复位相位时段，重复上述过程。

Claims

1.一种适用于增量ΣΔ ADC的双采样调制器，其特征在于，它的结构如下：正相输入电压（Vin+）分别连接第一节点（A）和第三节点（C），反相输入电压（Vin-）分别连接第二节点（B）和第四节点（D）；正相参考电压（Vref+）分别连接第九节点（I）和第十一节点（K），反相参考电压（Vref-）分别连接第十节点（J）和第十二节点（L）；第十一开关（S11）、第三采样电容（Cs1）和第十五开关（S15）依次串联连接，第十二开关（S12）、第四采样电容（Cs1’）和第十六开关（S16）依次串联连接；第十三开关（S13）、第五采样电容（Cs2）和第十七开关（S17）依次串联连接，第十四开关（S14）、第六采样电容（Cs2’）和第十八开关（S18）依次串联连接；第二运算放大器（OTA1）的正输入端（Vp）连接第三积分电容（Cf1）、第二十一开关（S21）、第十九开关（S19）、第五节点（E）、第七节点（G）、第十三节点（M）和第十五节点（O）的公共节点，第二运算放大器（OTA1）的反输入端（Vn）连接第四积分电容（Cf1’）、第二十二开关（S22）、第二十开关（S20）、第六节点（F）、第八节点（H）、第十四节点（N）和第十六节点（P）的公共节点；直流电平（VCM）分别连接第十九开关（S19）和第二十开关（S20），第二比较器（LM2）的正输入端连接第三积分电容（Cf1）和第二十一开关（S21）的公共节点，第二比较器（LM2）的反输入端连接第四积分电容（Cf1’）和第二十二开关（S22）的公共节点，第二比较器（LM2）的输出端连接第二DQ触发器的输入端，第二采样时钟分别连接第二比较器（LM2）和第二DQ触发器；

在复位相位时段，第十一开关（S11）连接第一节点（A），第十二开关（S12）连接第四节点（D）；第十三开关（S13）连接第九节点（I），第十四开关（S14）连接第十二节点（L）；第十五开关（S15）连接第五节点（E），第十六开关（S16）连接第八节点（H）；第十七开关（S17）连接第十三节点（M），第十八开关（S18）连接第十六节点（P）；第十九开关（S19）、第二十开关（S20）、第二十一开关（S21）和第二十二开关（S22）闭合；

在第2j-1相位时段，第十一开关（S11）连接第二节点（B），第十二开关（S12）连接第三节点（C）；第十三开关（S13）连接第十节点（J），第十四开关（S14）连接第十一节点（K）；第十五开关（S15）连接第六节点（F），第十六开关（S16）连接第七节点（G）；第十七开关（S17）连接第十四节点（N），第十八开关（S18）连接第十五节点（O）；第十九开关（S19）、第二十开关（S20）、第二十一开关（S21）和第二十二开关（S22）断开；

在第2j相位时段，第十一开关（S11）连接第一节点（A），第十二开关（S12）连接第四节点（D）；第十三开关（S13）连接第九节点（I），第十四开关（S14）连接第十二节点（L）；第十五开关（S15）连接第五节点（E），第十六开关（S16）连接第八节点（H）；第十七开关（S17）连接第十三节点（M），第十八开关（S18）连接第十六节点（P）；第十九开关（S19）、第二十开关（S20）、第二十一开关（S21）和第二十二开关（S22）断开。

2.根据权利要求1所述的一种适用于增量ΣΔ ADC的双采样调制器，其特征在于，所述第十九开关（S19）、第二十开关（S20）、第二十一开关（S21）和第二十二开关（S22）均为复位开关。