CN102655054A - 于积层电子元件上形成端电极的方法 - Google Patents

于积层电子元件上形成端电极的方法 Download PDF

Info

Publication number
CN102655054A
CN102655054A CN201210120684XA CN201210120684A CN102655054A CN 102655054 A CN102655054 A CN 102655054A CN 201210120684X A CN201210120684X A CN 201210120684XA CN 201210120684 A CN201210120684 A CN 201210120684A CN 102655054 A CN102655054 A CN 102655054A
Authority
CN
China
Prior art keywords
electronic element
processing procedure
packed electronic
electrode
termination electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210120684XA
Other languages
English (en)
Inventor
吴旻修
萧朝光
罗立伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Darfon Electronics Suzhou Co Ltd
Darfon Electronics Corp
Original Assignee
Darfon Electronics Suzhou Co Ltd
Darfon Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Darfon Electronics Suzhou Co Ltd, Darfon Electronics Corp filed Critical Darfon Electronics Suzhou Co Ltd
Priority to CN201210120684XA priority Critical patent/CN102655054A/zh
Publication of CN102655054A publication Critical patent/CN102655054A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种于积层电子元件上形成端电极的方法，先提供积层电子元件，接着，藉由第一被覆制程，于积层电子元件的一侧表面上选择性地被覆第一金属层，且覆盖积层电子元件的外电极，最后，藉由第二被覆制程，于积层电子元件的该侧表面上选择性地被覆第二金属层，且覆盖第一金属层，即完成端电极，本发明的形成端电极的方法具有高可靠度、低成本、高解析度等优点。

Description

于积层电子元件上形成端电极的方法
技术领域
本发明关于一种于积层电子元件(multi-layer electronic component)上形成端电极(termination)的方法。
背景技术
积层电子元件，例如，积层电容器(multi-layer capacitor)、积层电感器(multi-layer inductor)等，其外部轮廓上皆须形成端电极，端电极电连接外露的外电极，并且提供对应的电路板上焊垫足够的焊接面积。
关于外电极，外电极可能是积层电子元件的多层内电极延伸至积层电子元件的侧表面的外露部分所构成。外电极也可能是形成在积层电子元件的多层绝缘层内且电连接多层内电极的贯孔导体(via holeconductor)其在积层电子元件的侧表面的外露部分所构成。无论构成外电极的为何者，其外露的面积甚小，无法直接被覆金属层，以形成端电极。
现有技术有利用施加形成在玻璃基底上的银或铜的厚膜条至内电极外露部分，接着电镀金属层覆盖厚膜条，以形成端电极。另有现有技术利用额外的锚状垂片(anchor tab)，导引电镀金属层的形成，以形成端电极。
然而，形成端电极的现有技术的成本过高，且随着积层电子元件的尺寸越小，现有技术的困难度更高、可靠度更低。
此外，现有电路板为了提升其上电子元件密度，其上的焊垫已采用岸面栅格阵列(land grid array，LGA)焊垫。相对地，积层电子元件的端电极的解析度须提升，以利电路板上电子元件密度的提升。
发明内容
因此，本发明所欲解决的技术问题在于提供一种于积层电子元件上形成端电极的方法，并且该方法具有高可靠度、低成本、高解析度等优点。利用本发明的方法形成端电极的积层电子元件适用于焊接在LGA焊垫上，以利电路板上电子元件密度的提升。
本发明一较佳具体实施例的一种于积层电子元件上形成端电极的方法，首先，提供积层电子元件，积层电子元件包含多层内电极层、多层绝缘层以及外电极。多层内电极层与多层绝缘层交互穿插形成。外电极形成于积层电子元件的一侧表面上，且与多层内电极层电连接。接着，该方法藉由第一被覆制程(coating process)，于积层电子元件的该侧表面上选择性地被覆第一金属层，且覆盖外电极。第一被覆制程可以是化学气相沉积制程(CVD process)、溅镀制程(sputtering process)、蒸镀制程(evaporation process)、网印制程(screenprinting process)或沾附制程(dipping process)。最后，藉由第二被覆制程，于积层电子元件的该侧表面上选择性地被覆第二金属层，且覆盖该第一金属层，即完成端电极。第二被覆制程可以是电镀制程或无电镀制程。
于一具体实施例中，第一被覆制程为化学气相沉积制程、溅镀制程或蒸镀制程，并且第一金属层由镍所形成。进一步，第一金属层于被覆后执行退火处理。
于一具体实施例中，第一被覆制程为网印制程或沾附制程，并且第一金属层由导电胶所形成。进一步，第一金属层于被覆后执行烘烤程序(bakingprocedure)以及硬化程序(curing procedure)。
于一具体实施例中，导电胶包含重量百分比为约70％-95％的金属材料以及重量百分比为约5％-30％的玻璃助烧剂。
于一具体实施例中，金属材料包含重量百分比为约5％-100％的镍以及重量百分比为约95％-0％的铜。
于一具体实施例中，玻璃助烧剂可以是Ma2O、MbO、Mc2O3或MdO2，其中元素Ma可以是锂、钠或钾，元素Mb可以是铍、镁、钙、锶、钡或锌，元素Mc可以是硼、铝或镓，并且元素Md可以是硅或锗。
于一具体实施例中，在玻璃助烧剂中，Ma2O所占重量百分比为30％以下，MbO所占重量百分比为30％以下，Mc2O3所占重量百分比为30％以下，且MdO2所占重量百分比为50％以上。
于一具体实施例中，第二金属层由锡所形成。
与先前技术相较，根据本发明的形成端电极的方法具有高可靠度、低成本、高解析度等优点。
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求及图示，本领域技术人员可轻易地理解本发明相关的目的及优点。
附图说明
图1以积层电容器为积层电子元件的范例的各层结构展开图；
图2A至图2C以图1的积层电容器为范例实施本发明一较佳具体实施例的端电极形成方法的流程示意图。
具体实施方式
为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。
请参阅图1及图2A至图2C。图1以积层电容器1为积层电子元件的范例的各层结构展开图。图2A至图2C以图1的积层电容器1为范例实施本发明一较佳具体实施例的端电极形成方法的流程示意图。
如图2A所示，首先，提供积层电子元件(积层电容器)1。如图1所示，积层电子元件(积层电容器)1含多层内电极层12、14、多层绝缘层10以及外电极。多层内电极层12、14与多层绝缘层10交互穿插形成。每一层内电极层12具有突出部122，且每一层内电极层14具有突出部142。
外电极形成于积层电子元件(积层电容器)1的侧表面16上，且与多层内电极层12、14电连接。图1及图2A所示的积层电容器1有两个外电极，分别为外露在其侧表面16上的突出部122以及突出部142所构成。不同类型的积层电子元件其外电极也可能是外露侧表面的贯孔导体所构成，贯孔导体并且电连接积层电子元件的多层内电极。
接着，如图2B所示，藉由第一被覆制程，于积层电子元件(积层电容器)1的侧表面16上选择性地被覆第一金属层20、22，且覆盖外电极(外露的突出部122、外露的突出部142)，此处，选择性地被覆的含义是指于该侧表面16上的部分区域进行被覆而非对整个侧表面16进行被覆。特别地，第一被覆制程可以是化学气相沉积制程、溅镀制程、蒸镀制程、网印制程或沾附制程。上述制程具有较高的制程解析度，容易在特定位置，形成较小面的金属层。化学气相沉积制程、溅镀制程、蒸镀制程以及网印制程需要利用制程遮罩，沾附制程则需要利用到沾附模具。
最后，如图2C所示，藉由第二被覆制程，于积层电子元件(积层电容器)1之侧表面16上选择性地被覆第二金属层24、26，且分别覆盖第一金属层20、22，即完成端电极。也就是说，图2C中两个端电极分别由第一金属层20与第二金属层24所构成，以及由第一金属层22与第二金属层26所构成。第二被覆制程可以是电镀制程或无电镀制程。第一金属层20、22利于第二金属层24、26分别藉由电镀制程或无电镀制程被覆在其上。显见地，上述第一被覆制程与第二被覆制程可提升端电极的形成的可靠度以及解析度，并且降低制造成本。
藉由以上的详细描述可以清楚了解，利用本发明的方法形成端电极的积层电子元件(积层电容器)1适用于焊接在LGA焊垫上，以利电路板上电子元件密度的提升。
于一具体实施例中，第一被覆制程为化学气相沉积制程、溅镀制程或蒸镀制程，并且第一金属层由镍所形成。进一步，第一金属层于被覆后执行退火处理。
于一具体实施例中，第一被覆制程为网印制程或沾附制程，并且第一金属层由导电胶所形成。进一步，第一金属层于被覆后执行烘烤程序以及硬化程序。
于一具体实施例中，导电胶包含重量百分比为约70％-95％的金属材料以及重量百分比为约5％-30％的玻璃助烧剂。
于一具体实施例中，金属材料包含重量百分比为约5％-100％的镍以及重量百分比为约95％-0％的铜。
于一具体实施例中，玻璃助烧剂可以是Ma2O、MbO、Mc2O3或MdO2，其中元素Ma可以是锂、钠或钾，元素Mb可以是铍、镁、钙、锶、钡或锌，元素Mc可以是硼、铝或镓，并且元素Md可以是硅或锗。
于一具体实施例中，在玻璃助烧剂中，Ma2O所占重量百分比为30％以下，MbO所占重量百分比为30％以下，Mc2O3所占重量百分比为30％以下，且MdO2所占重量百分比为约50％以上。
于一具体实施例中，第二金属层由锡所形成。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已揭露的实施例并未限制本发明的范围。相反地，在不脱离本发明的精神和范围内所作的更动与润饰，均属本发明的专利保护范围。

Claims (10)

1.一种于积层电子元件上形成端电极的方法，其特征在于，包含下列步骤：
提供该积层电子元件，其中该积层电子元件包含多层内电极层、多层绝缘层以及外电极，该多层内电极层与该多层绝缘层交互穿插形成，该外电极形成于该积层电子元件的一侧表面上且与该多层内电极层电连接；
藉由第一被覆制程，于该积层电子元件的该侧表面上选择性地被覆第一金属层，且覆盖该外电极，其中该第一被覆制程选自由化学气相沉积制程、溅镀制程、蒸镀制程、网印制程以及沾附制程的其中之一；以及
藉由第二被覆制程，于该积层电子元件的该侧表面上选择性地被覆第二金属层，且覆盖该第一金属层，即完成该端电极，其中该第二被覆制程为电镀制程或无电镀制程。
2.如权利要求1所述的于积层电子元件上形成端电极的方法，其特征在于，该第一被覆制程选自由该化学气相沉积制程、该溅镀制程以及该蒸镀制程的其中之一，该第一金属层由镍所形成。
3.如权利要求2所述的于积层电子元件上形成端电极的方法，其特征在于，该第一金属层于被覆后进一步执行退火处理。
4.如权利要求1所述的于积层电子元件上形成端电极的方法，其特征在于，该第一被覆制程为该网印制程或该沾附制程，该第一金属层由导电胶所形成。
5.如权利要求4所述的于积层电子元件上形成端电极的方法，其特征在于，该第一金属层于被覆后进一步执行烘烤程序以及硬化程序。
6.如权利要求4所述的于积层电子元件上形成端电极的方法，其特征在于，该导电胶包含重量百分比为约70％-95％的金属材料以及重量百分比为约5％-30％的玻璃助烧剂。
7.如权利要求6所述的于积层电子元件上形成端电极的方法，其特征在于，该金属材料包含重量百分比为约5％-100％的镍以及重量百分比为约95％-0％的铜。
8.如权利要求7所述的于积层电子元件上形成端电极的方法，其特征在于，该玻璃助烧剂选自Ma2O、MbO、Mc2O3或MdO2，元素Ma选自锂、钠或钾，元素Mb选自铍、镁、钙、锶、钡或锌，元素Mc选自由硼、铝或镓，并且元素Md为硅或锗。
9.如权利要求8所述的于积层电子元件上形成端电极的方法，其特征在于，在该玻璃助烧剂中，Ma2O所占重量百分比为30％以下，MbO所占重量百分比为30％以下，Mc2O3所占重量百分比为30％以下，且MdO2所占重量百分比为50％以上。
10.如权利要求1所述的于积层电子元件上形成端电极的方法，其特征在于，该第二金属层由锡所形成。
CN201210120684XA 2012-04-23 2012-04-23 于积层电子元件上形成端电极的方法 Pending CN102655054A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210120684XA CN102655054A (zh) 2012-04-23 2012-04-23 于积层电子元件上形成端电极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210120684XA CN102655054A (zh) 2012-04-23 2012-04-23 于积层电子元件上形成端电极的方法

Publications (1)

Publication Number Publication Date
CN102655054A true CN102655054A (zh) 2012-09-05

Family

ID=46730666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210120684XA Pending CN102655054A (zh) 2012-04-23 2012-04-23 于积层电子元件上形成端电极的方法

Country Status (1)

Country Link
CN (1) CN102655054A (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543428A (zh) * 2012-01-18 2012-07-04 苏州达方电子有限公司 陶瓷电容

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543428A (zh) * 2012-01-18 2012-07-04 苏州达方电子有限公司 陶瓷电容

Similar Documents

Publication Publication Date Title
JP5714064B2 (ja) 基板内に埋め込み可能な薄型固体電解コンデンサを含む電気デバイスの形成方法
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
CN103687275B (zh) 多层板和半导体封装
JP4636180B2 (ja) 積層型セラミック電子部品
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
US10804034B2 (en) Capacitor component having secondary phase material contained in external electrode thereof
JP2010034503A (ja) 積層セラミック電子部品およびその製造方法
CN102299126A (zh) 散热基底以及制造该散热基底的方法
US20130319734A1 (en) Package substrate and method of manufacturing the same
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2009158662A (ja) 電子部品及びその製造方法
JP2006040938A (ja) 固体電解コンデンサ、それを用いた積層コンデンサおよびその製造方法
CN109287072A (zh) 电路迹线的封装
US8004819B2 (en) Capacitor array and method for manufacturing the same
JP4998800B2 (ja) 積層チップバリスタおよびその製造方法
CN105489504B (zh) 一种封装基板的制作方法
CN101593644B (zh) 一种微型表面贴装式熔断器
CN102655054A (zh) 于积层电子元件上形成端电极的方法
US11967462B2 (en) Capacitor component including indium and tin, and method of manufacturing the capacitor component
US20050229388A1 (en) Multi-layer ceramic chip varistor device surface insulation method
JP4442135B2 (ja) セラミック電子部品の製造方法
JP2008098487A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
JP6013415B2 (ja) 遮蔽膜及びその製造方法
CN203057702U (zh) 多层陶瓷电路基板
CN114946000A (zh) 电解电容器以及电解电容器的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120905