CN102640314A

CN102640314A - 耦合结构及其形成方法

Info

Publication number: CN102640314A
Application number: CN2010800552276A
Authority: CN
Inventors: 刘小虎; D.纽恩斯; L.克鲁辛-伊-鲍姆; G.J.马丁纳; B.G.埃尔姆格林; 陈冠能
Original assignee: International Business Machines Corp
Current assignee: Core Usa Second LLC; GlobalFoundries Inc
Priority date: 2009-12-07
Filing date: 2010-12-03
Publication date: 2012-08-15
Anticipated expiration: 2030-12-03
Also published as: DE112010004700T5; GB2485749A8; GB201205373D0; GB2485749B; US20110133603A1; US8405279B2; DE112010004700B4; WO2011069920A1; CN102640314B; US20120270353A1; GB2485749A; US8247947B2

Abstract

用于将压电材料产生的应力耦合到集成电路的致动器件的耦合结构包括：形成在压电(PE)材料和所述致动器件周围的刚硬的刚性体结构，所述致动器件包括具有取决于施加至其上的压力的电阻的压阻(PR)材料；和形成在PE材料和PR材料周围的软的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。

Description

耦合结构及其形成方法

技术领域

本发明总体上涉及集成电路器件，且更具体地，涉及用于将压电材料产生的应力耦合到形成于集成电路中的器件的耦合结构。

背景技术

互补场效应晶体管(FET)支持当前在逻辑(logic)和存储(memory)中使用的标准计算机体系结构(computer architecture)(CMOS)。FET利用高的沟道(channel)迁移率(mobility)来以静电方式控制少子电流(few-carrier current)。但是，在当前和未来的器件规模方面，在这种高度成功的技术中的局限性正显现出来。

更特别地，在可放大性(scalability)方面的困难由于短沟道效应和少掺杂剂波动效应(few-dopant fluctuation effect)而产生。HfO₂栅极氧化物短沟道方案导致使时钟速度不断减慢的迁移率限制(摩尔定律按比例缩放(scaling)变成负的)。其中栅极电容对应于栅极面积但是其中电流对应于沟道宽度/沟道长度(导致速度～l/L²)的不利的FET几何结构意味着FET是相对高阻抗的器件。因此，在“高耗电(power hungry)”的应用例如对PCM存储器进行编程、驱动长的线路、或对于不活动的电路块关闭电源中需要不期望地大面积的FET。

在CMOS中建立多层结构是期望但是非常复杂的，因为需要所有FET在单晶硅中形成。其中直接光刻法(straightforward lithographic process)可建立多层结构的新技术可打开意义重大的新的应用，例如高容量多层存储器、以及为减少线路长度而优化的不同水平上的逻辑和存储的组合。

发明内容

在一个示例性实施方式中，用于将压电材料产生的应力耦合到集成电路的致动器件(actutated device)的耦合结构包括：形成在压电(PE)材料和所述致动器件周围的刚硬的(rigid)刚性体(stiffener)结构，所述致动器件包括具有取决于施加至其上的压力的电阻的压阻(PR)材料；和形成在所述PE材料及PR材料周围的软(soft)的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住(clamp)所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。

在另一实施方式中，用于将压电材料产生的应力耦合到形成在集成电路中的压电效应晶体管(PET)器件内的耦合结构包括：形成在PET器件周围的刚硬的刚性体结构，所述PET器件进一步包括设置在第一和第二电极之间的压电(PE)材料、和设置在所述第二电极和第三电极之间的压阻(PR)材料，其中所述第一电极包括栅极端子，所述第二电极包括公共(common)端子，且所述第三电极包括输出端子，使得通过由所述PE材料向所述PR材料施加的压力，所述PR材料的电阻取决于跨越所述PE材料施加的电压；和形成在所述PET器件周围的软的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。

在又一实施方式中，形成用于将压电材料产生的应力耦合到集成电路的压电效应晶体管(PET)器件内的耦合结构的方法包括：在基底上进行刚硬的刚性体结构材料的第一沉积；形成所述PET器件的下部电极；在所述下部电极和所述刚硬的刚性体结构材料的第一沉积物上进行所述刚硬的刚性体结构材料的第二沉积；在所述刚硬的刚性体结构材料的第二沉积物内且在所述下部电极的顶上进行软的缓冲结构材料的第一沉积；在所述软的缓冲结构材料的第一沉积物内且在所述下部电极的顶上形成所述PET器件的压电(PE)材料；在所述刚硬的刚性体结构材料的第二沉积物上进行所述刚硬的刚性体结构材料的第三沉积，和在所述软的缓冲结构材料的第一沉积物上进行所述软的缓冲结构材料的第二沉积；在所述PE材料上形成所述PET器件的公共电极；在所述刚硬的刚性体结构材料的第三沉积物上进行所述刚硬的刚性体结构材料的第四沉积，和在所述软的缓冲结构材料的第二沉积物和所述公共电极上进行所述软的缓冲结构材料的第三沉积；在所述软的缓冲结构材料的第三沉积物内且在所述公共电极的顶上形成所述PET器件的压阻(PR)材料；在所述刚硬的刚性体结构材料的第四沉积物、所述软的缓冲结构材料的第三沉积物和所述PR材料上进行所述刚硬的刚性体结构材料的第五沉积；和在所述PR材料上形成顶部电极。

附图说明

参考示例性附图，其中在以下几幅图中相同的元件以相同方式进行标记：

图1(a)和1(b)是适合于根据本发明实施方式使用的示例性压电效应晶体管(PET)器件的示意图；

图2是说明压力对硒化钐(SmSe)的电阻性质的图；

图3(a)说明被称为ZnODEP的光电导的卟啉衍生物的分子结构；

图3(b)是说明在ZnODEP膜的压缩期间光电流随距离变化的图；

图4是根据本发明实施方式的PET器件的另一个实施方式的示意性横截面图，所述PET器件具有用于将压电材料产生的应力耦合到所述PET器件的PCM或PR部分的耦合结构；

图5(a)～5(c)说明对于图4的PET器件和耦合结构的力学软件压力模拟；

图6是PR材料内的模拟压力分布的更详细的视图；

图7是说明压力对PCM或PR材料厚度的依赖性的图；

图8(a)和8(b)是说明用于将压电产生的应力耦合到PR层的C形耦合结构的力学模型的横截面图；

图9(a)～9(l)是说明根据本发明进一步实施方式的形成PET器件和相关耦合结构的示例性方法的横截面图；

图10(a)～10(e)是说明根据本发明进一步实施方式的刚性体结构的示例性侧壁排列的俯视横截面图；和

图11(a)～11(f)说明位于图10(a)～10(e)中的刚性体结构的侧壁排列上方的顶部帽盖层(capping layer)。

具体实施方式

本文公开了用于将压电材料产生的应力耦合到形成在集成电路中的致动器件的耦合结构。在示例性实施方式中，这样的致动器件可为例如由因为源自压电材料的向其施加的应力而呈现相变或电阻变化的材料形成的器件。致动器件的一个具体实例可为结合相变材料(PCM)的非易失性存储器，其中压电效应晶体管具有通过电压控制的压电材料驱动的压阻材料。

压电(PE)材料取决于跨越其所施加的电压的极性而膨胀或收缩。压阻(PR)材料是压力敏感的，因为取决于它的压缩，它可具有高的或低的电阻。例如，将PE材料和PR材料以允许PE材料的膨胀和收缩以对PR材料进行压缩和减压的方式并置(juxtaposition)导致其中能够通过改变跨越所述PE材料的电压而控制所述PR材料中的电阻的微动开关(sensitive switch)。更特别地，三端子器件(其中一个端子连接到在PE和PR之间的薄金属层，另一个连接到PE的远侧且第三个连接到PR的远侧)形成可用于逻辑和存储功能的晶体管状开关(switch)。在下文中，该器件称为压电效应晶体管或PET。

为了获得该压电驱动的器件的期望性能，通过向所述PE材料施加小的电压产生的应力应当有效地耦合到PR/PCM，以导致其中期望的电阻变化。简言之，公开了耦合结构和形成耦合结构的相关方法，其中所述耦合结构结合了高模量材料的刚硬的刚性体结构。所述高模量材料形成在PET器件周围以及基底(如硅)和PE/PR(或PCM)叠层上，而将软的(低模量)材料或气隙(airgap)设置在所述刚性体和所述PET器件之间。在操作中，对于所述基底(所述PET形成在所述基底上)，所述刚性体结构夹住所述PET器件，以约束所述PET器件的PE和PR材料的总变形。此外，设置在所述PET器件和所述刚性体之间的所述软的材料或气隙给予所述PE材料相对于其它器件材料运动的自由。这样，由向所述PE材料施加的电压产生的应力可有效地用于驱动PCM或压阻材料以得到高性能。可用于所述刚性体的示例性高模量材料包括氮化硅(SiN)和钨(W)，而用于缓冲区的示例性低模量材料可包括低k材料如SiCOH、或者可包括气隙。

在更详细地描述所述耦合结构之前，首先讨论适合于根据本发明实施方式使用的示例性PET器件。

首先参考图1(a)和1(b)，其中显示了分别以n-型构造和p-型构造显示的PET器件100的示意图、以及其三端子符号表示法。所述PET器件100通过夹层结构表征(图1)，其中PE材料102夹在一对电极之间，所述一对电极的第一电极表示PE电极104或“栅极”(控制)端子且所述一对电极的第二电极表示公共电极106。此外，PR材料108夹在公共电极106和第三电极之间，所述第三电极表示输出电极110。

在图1(a)和1(b)中显示的三端子、5层PET器件100中，输出电极110包括金属层(例如，厚度约10-20纳米(nm))，所述金属层用作这样的导体：只有PR材料108处在“ON(开)”或低电阻状态，显著的电流才能够通过所述导体。公共电极106包括另一金属层，其为适度柔性的，以传输由其下方的PE材料102施加的压力。该中间金属层用作晶体管的公共端子。所述PE电极或栅电极104包括另一金属层(例如，厚度约10-20nm)，通过所述另一金属层向PE层102施加编程电压。因此，在导体/PE/导体/PR/导体夹层结构中，每个导体电极还提供抵抗所述PE/PR材料的扩散的阻挡层。如也在图1(a)和1(b)中所示的，+/-标记描绘的是：假定所述PR的电导随压力而增加，为了使所述PR层108处于低电阻“ON”状态而施加到PE层102的压电极化。在加工期间在极化(极性调整，poling)步骤中建立(set)所述PE层对跨越其的电压的响应(膨胀或收缩)的信号。关于与p-型PET(图1(b))相对的n-型PET(图1(a))的形成，通过将压电的极化反转而将驱动极性反转。

总体而言，PET器件100的示例性高度为约35-120nm，在x-y平面上具有约45-90nm的尺寸。此外，PET器件100是可按比例缩放的(scalable)，且不存在与常规FET按比例缩放有关的许多问题。例如，载流子的输送通过所述PET的有利的几何结构而增强，因为电流横向地流过薄的沟道膜(而不是如FET中那样纵向地流过)。此外，不存在短沟道效应，因为通过公共电极使输入不受输出的影响。由于所述PET不具有掺杂剂不均匀的问题，因此其与FET相比应该是对杂质/几何结构更不敏感的，这归因于短的平均自由程和由高密度载流子引起的有效屏蔽。所述PET应当具有与FET的性能理论上类似的性能(如下面更详细描述的)，且容许在非常小的尺度下低的ON阻抗。

压电(PE)和压阻(PR)材料

图2是说明压力对硒化钐(SmSe)的电阻性质的图，所述硒化钐是可在所述PET器件中使用的PR材料的一个合适实例。如可看出的，SmSe在常压下是半导体，并在约4GPa的压力下连续地转变成金属相，且具有显著大的电导率变化(约5个数量级)，甚至在约2GPa也是如此。虽然本发明实施方式可有利地利用SmSe型材料的相对于压力的连续的电导率变化，但是也考虑到不连续转变材料也能够用于PET器件中的所述PR层。后一类型的实例显示在图3(a)中，其说明称为ZnODEP的光电导的卟啉衍生物的分子结构。图3(b)是说明在ZnODEP膜的压缩期间光电流随距离变化的图。

期望使用连续转变材料例如SmSe以可逆地加压且它们的转变速度可基本上通过声速控制，而由于循环引起的它们的材料退化(degradation)应最小。但是，还预期具有连续转变的材料的使用是有效的。在施加的压力下经历绝缘体到金属转变的可能的PR材料的另一些实例包括但不限于：EuNiO₃、Ni(S,Se)₂、六方BaTiO_3-δ、InSb、和(2,5DM-DCNQI)₂Cu。

关于所考虑的在公开的PET器件实施方式中使用的合适PE材料，公知的压电材料包括：例如压电系数(d₃₃)位于约200-1500pm/V范围内的锆钛酸铅(PZT)、锶掺杂锆钛酸铅(PSZT)、PSN-PMN-PNN-PSZT、PZNT 91/9和PMNT70/30[Y. J.Yamashita和Y.Hosono，Jap.J.Appl.Phys.43，6679-6682(2004)]。

具有耦合结构的PET

现在参考图4，其中显示了具有相关耦合结构、总体以400表示的PET器件的另一实施方式的示意性横截面图。为了简单起见，来自在图1(a)和1(b)中描述的PET元件的相同的附图标记在后续的图中使用。注意，在所说明的实施方式中的PR元件108的横截面积小于PE元件102的横截面积。如也在图4中所示的，PET器件(包括PE元件102、PR元件108和电极104、106、110)形成在基底401例如硅上。为了说明的目的，还显示了绝缘区402(例如二氧化硅(SiO₂))。

但是，应当注意，虽然描述的示例性实施方式说明了硅基底，但是也可利用其它基底，只要所述PET器件和相关耦合结构的制造与传统的CMOS后段工艺(back-end-of-line)方法兼容。虽然所述制造也可与传统的CMOS前段工艺(front-end-of-line)方法(例如在所说明的其中基底401为硅的实施方式中)兼容，但是再一次地，在使用不同于硅的基底的情况下，这样的器件可以可选择地仅使用CMOS后段工艺方法制造。

如图4中进一步显示的，所述PET器件被包括由高杨氏模量(E)材料(例如氮化硅(Si₃N₄)或钨(W))形成的刚性体结构404的耦合结构包围。在示例性实施方式中，高杨氏模量材料可为约60吉帕斯卡(GPa)或更大，且更特别地为约100 GPa或更大。E的该相对高的值保证了将PE元件102的压电位移传输到PR元件108，而不是传输到周围介质如绝缘区402或基底401。在刚性体结构404和所述PET器件之间设置软的(低杨氏模量)材料间隔物406，或者替代地气隙。在示例性实施方式中，软的间隔物材料406具有约20GPa或更小、且更特别地约10GPa或更小的低杨氏模量。这样的材料可为例如SiCOH。

在操作中，对于基底401(所述PET形成在所述基底上)，刚性体结构404夹住所述PET器件，以分别约束所述PET器件的PE和PR材料102、108的总变形。此外，设置在所述PET器件和刚性体结构404之间的软的材料间隔物406或气隙给予所述PE材料102相对于其它器件材料运动的自由。

为了简单起见，仅考虑应力/应变和电场的z分量，且假设图4中器件400的顶面和底面是刚性安装的，则由于在z方向上的跨越PE元件102的场E_z引起的跨越PR元件108的压力上升P_PR由下面的表达式给出：

p_{PR} = E_{z} d_{33} / [\frac{A_{PR}}{A_{PE} E_{PE}} + \frac{t_{PR}}{t_{PE} E_{PR}}],

(方程1)

其中E_z是在z方向上的电场，E表示给定元件的杨氏模量(E_PR或E_PE)，t表示给定元件的平行于z轴的膜厚(t_PR或t_PE)，A表示给定元件的垂直于z轴的表面积(A_PR或A_PE)，且d₃₃表示所述PE材料的压电耦合系数的zz分量。使用示例性值E_PR＝E_PE≈40GPa、t_PR/t_PR≈1/5、面积比A_PR/A_PE≈1/4、d₃₃=0.6nm/V、和0.02V/nm的合理的电场，所述压力上升为约1GPa。在PE厚度t_PE=50nm的情况下，施加的电压将为约1伏。如将从下面讨论的更详细的模拟看出的，使用d₃₃=0.37nm/V的压电材料可达到0.6GPa(驱动电压1.6V)，使用d₃₃=0.94nm/V的PE材料例如PSN-PMN-PNN-PSZT将按比例增加到1.5GPa。相反，使用有机PR材料如ZnODEP，仅需要约0.22GPa的压力，且在低达0.24V的驱动压力下的低功率操作是可能的。

压力单元(pressure cell)的模拟

现在参考图5(a)，具有相关耦合器件400的示例性PET配置用于使用来自ANSYS，Inc的工程模拟软件进行力学模拟。显示在图5(a)中的示例性距离以纳米计。再一次地，除了PET单元(cell)本身的5层结构之外，模拟结构400还包括硅基底401、包围所述单元的软的间隔物材料(如SiCOH或其它工艺相容的软材料)缓冲结构406、包围所述晶体管的在基底401上的氮化硅(SiN)夹(clamp)或套(yoke)刚性体结构404、和在SiN刚性体结构404内的二氧化硅(SiO₂)区402。用于所述单元结构的三个金属层104、106、110的模拟材料是钨，且用于PE材料102的模拟材料是d₃₃=0.37nm/V的锆钛酸铅(PZT-5A)。所述尺寸由t_PE=80nm、t_PR=l0nm、A_PE=3600nm²、A_PR=400nm²限定。

氮化物刚性体结构404形成了刚硬的框架，使得PE材料102的电致位移被力学耦合到PR材料108(且主要朝向PR材料108集中)。钨形成导电电极(引线未显示)，且也是力学刚硬的，而低K缓冲结构406(为软材料)未显著阻碍操作位移。

图5(b)显示当将1.6V施加到PE材料102(所得电场为0.02V/nm)时模拟结构400的应力分布。注意，PE元件102的收缩(张力)导致PR元件108的膨胀(负压力)，反之亦然。从图5(b)中将看出，PE材料102在其侧面膨胀(由于其泊松比)，且由于其电压诱导的膨胀在其顶侧和底侧施加压力。由于某种程度的力集中，如图5(b)中和图5(c)的压力图例中所反映的，最高压力在PR材料108中。

图6是在PR材料108内的模拟压力分布的更详细视图。如将注意到的，压力看上去在其中相当均匀，且为约0.6GPa。图7是说明该压力对PR(PCM)材料厚度(其不是关键的)的依赖性的图。如果将该结果按比例换算(scale)至d₃₃=0.94nm/V的PE材料，则获得在可接受的范围(regime)内的1.5GPA的压力。

关于用于将压电产生的应力耦合到PR层的夹住用(clamping)刚性体结构404，帮助进一步理解该压力单元的操作的简单的力学模型显示在图8(a)中。所述模型仅考虑压缩应力/应变。用于所述模型的参数包括：F=力、L=长度、A=面积、Y＝杨氏模量、u=位移、k=刚性(stiffness)、E=电场、和σ=应力。在所述模型中使用的系数/下标包括：f＝框架/夹子、c=PR、e=(压电元件)。如图15(a)中显示的C形夹子的力学依据下式：

F = σA = \frac{YA}{L} u

(方程2)

k = \frac{F}{u} = \frac{YA}{L}

(方程3)

d₃₃E₃L_e＝u_e+u_c+u_f

(方程4)

σ_{c} = \frac{F}{A_{c}} = \frac{d_{33} E_{3} L_{e}}{A_{c} (k_{e}^{- 1} + k_{c}^{- 1} + k_{f}^{- 1})} = \frac{d_{33} E_{3}}{\frac{1}{Y_{e}} \frac{A_{c}}{A_{e}} + \frac{1}{Y_{c}} \frac{L_{c}}{L_{e}} + \frac{1}{Y_{f}} \frac{L_{f}}{L_{e}} \frac{A_{c}}{A_{f}}}

(方程5)

如果在针对所述PR材料中应力σ_c的方程5的表达式的分母中的第二个起的两项可暂时忽略，则将所述PR材料中的压力乘以压电对PCM的面积比A_e/A_c(上面描述的力集中器效应)。第二项描述压电和PR元件的相对力学响应，且第三项描述环境(模拟为C夹子)的力学响应效应。在夹子的水平臂中存在弯曲效应，其在此被忽略。为了在所述PR材料中达到高应变(σ_c/Y_c)(应变是驱动相变的能力的无量纲量度)，期望的是所述PR材料相对于压电和环境是软的、集中器面积比A_e/A_c是大的、压电比PR材料厚、且所述环境具有“粗壮的(robust)”纵横比(宽对高)，而样品则是相反的(高对宽)。图8(b)说明了类似的分析，仅是在压电元件和PR材料之间插入硬的(如钨)T形力集中器。在力集中器面积比如此大以致于冒着在该驱动器结构中显著弯曲变形(distortion)的风险的情况下，该类型的结构可为期望的。在该实例中，向所述PR材料施加的应力依据下式：

σ_{c} = \frac{F}{A_{c}} = \frac{d_{33} E_{3} L_{e}}{A_{c} (k_{e}^{- 1} + k_{c}^{- 1} + k_{f}^{- 1} + k_{s}^{- 1})} = \frac{d_{33} E_{3}}{\frac{1}{Y_{e}} \frac{A_{c}}{A_{e}} + \frac{1}{Y_{c}} \frac{L_{c}}{L_{e}} + \frac{1}{Y_{f}} \frac{L_{f}}{L_{e}} \frac{A_{c}}{A_{f}} + \frac{A_{c}}{L_{e}} \frac{1}{k_{s}}}

(方程6)

因此，为了最大化PR材料中的应力，将该力集中器做成刚硬的，将所述PR材料做成小的和/或将所述压电元件做成大的。

物理实施和制造

图9(a)～9(l)是说明形成如图4中描绘的PET器件和耦合结构的示例性方法的横截面图。这里描述的示例性方法与现有的CMOS加工技术完全兼容。如图9(a)中所示，基底401(如硅)具有形成于其上的绝缘层402(如SiO₂)，随后是刚性体材料404(如SiN)(将形成所述PET器件的最终刚性体结构)的第一沉积。在图9(b)中，将所述刚性体材料404的一部分以光刻方式(以平版印刷方式，lithographically)图案化并除去以限定所述PET器件的下部电极的位置。更特别地，图9(b)说明了形成在绝缘层402上的扩散阻挡层902(如Ti/TiN)，随后是电极金属(如W、Cu)的沉积和/或电镀(plating)以及如本领域中已知的化学机械抛光(CMP)以形成下部电极104。

然后如图9(c)中所示，SiN刚性体材料404的第二沉积覆盖下部电极104，至大致与所述PET器件的PE材料的高度对应的厚度。如图9(d)中所示，使用图案化步骤以将所述刚性体材料的一部分向下打开至下部电极104的顶部，之后是将包围所述PET单元的软的缓冲结构材料406的沉积和CMP。再一次地，在示例性实施方式中，所述软的缓冲结构材料是SiCOH，尽管例如也可使用气隙。如图9(e)中所示，然后使用另一图案化步骤以打开缓冲结构材料406，用于形成另一扩散阻挡层904和其上的PE材料(如PSZT)。

现在参考图9(f)，SiN刚性体材料404的第三沉积建立大致与用于所述PET器件的公共电极的厚度对应的另外的高度。如也在图9(f)中所示的，然后将该另外的SiN图案化并打开以容许在PE材料102上方进行另外的软的缓冲结构材料406的沉积和CMP。然后，如图9(g)中所示的，将软的缓冲结构材料406和SiN刚性体材料104的部分进行图案化并除去以促进另一扩散阻挡层906和用于公共电极106的金属的沉积和/或电镀。

继续进行至9(h)，SiN刚性体材料404的第四沉积建立大致与所述PET器件的PR相变材料的厚度对应的另外的高度。如也在图9(h)中所示的，然后将该另外的SiN图案化并打开以允许在所述公共电极106上方进行另外的软的缓冲结构材料406的沉积和CMP。在该点处，可然后进行图案化步骤以形成用于接触底部电极104和公共电极106的通孔。如在图9(i)中特别说明的，将阻挡层908和导电螺柱(stud)(例如，W填充的通孔)910形成为与底部电极104和公共电极106接触。然后，如图9(j)中显示的，使用另一图案化步骤以在软的缓冲结构材料406的上部部分中限定开口，随后在公共电极106上形成阻挡层912和PR元件108。PR元件108可包括材料(如SmSe、SmS等)的叠层。PR元件108或金属/PR叠层还可包括对于所述PR材料的中间衬层(liner layer)(如Ti)以保证良好的力学粘附。该PR材料在形成与其的顶部接触之前在图9(j)中显示为平坦化的。

在图9(k)中，沉积另一扩散阻挡层912并将其图案化以接触PR元件108以及公共和下部电极螺柱910。最后，如图9(1)中所示，SiN刚性体材料404在扩散阻挡层912上的第五沉积建立大致与用于所述PET器件的顶部电极的厚度对应的另外的高度。然后将该另外的SiN图案化并打开以允许形成所述PET器件的顶部电极110以及接触螺柱910的电极914的金属的沉积和CMP。从该点起，可继续本领域中已知的另外的CMOS器件加工。

例如，如下面进一步详细描述和说明的，可在所述器件上形成帽盖层(未在图9(1)中显示)。在期望气隙或真空作为所述缓冲材料的情况下，则可将这样的帽盖层打通一个或多个出入孔(access hole)，使得可将所述软的缓冲结构材料406蚀刻出来(etch out)。在这种情况下，所述软的缓冲结构材料406将构成牺牲材料。

虽然所述刚性体结构可在示例性实施方式中具有完全包围所述PET器件的侧壁，但是也考虑其它替代方案。例如，图10(a)是说明完全包围PET器件100和软的缓冲结构406的刚性体结构404的侧壁的俯视横截面图。相反，图10(b)说明替代的侧壁排列，其中PET器件100和软的缓冲结构406在其三侧被刚性体结构406的侧壁部分地包围。在另一实施方式中，图10(c)和10(d)描绘了在其两侧被刚性体结构406的侧壁部分地包围的PET器件100和软的缓冲结构406。在又一进一步考虑的实施方式中，图10(e)描绘在其一侧被刚性体结构406的侧壁部分地包围的PET器件100和软的缓冲结构406。应当进一步注意的是，虽然图10(a)的实施方式将刚性体结构404的侧壁图示为大体上正方形结构，但是也可考虑其它侧壁形状，包括例如矩形、圆形、椭圆形等。

在例如期望使用空气代替SiCOH用于缓冲结构106的情况下，图11(a)～11(e)分别说明关于图10(a)～10(e)的侧壁排列的各种帽盖层/开口选择。在刚性体结构404的侧壁上设置相对高模量材料(如SiN或其它合适的电介质)的顶部帽盖层1102。此外，在顶部帽盖内形成一个或多个开口1104以允许牺牲材料的蚀刻和除去。将注意的是，所述开口不是直接在与所述PET器件的位置对应的所述结构的(中心)部分上形成的。在图11(f)中，在例如其中例如SiCOH的材料保持作为所述缓冲结构材料的实施方式中，帽盖层1102保持完整。

虽然已经参考优选实施方式描述了本发明，但是本领域技术人员将理解，可进行各种改变并且可将其要素用等同物替代而不背离本发明的范围。此外，可进行许多改进以使具体的情形或材料适应本发明的教导而不背离其本质范围。因此，意图是，本发明不限于作为用于实施本发明而考虑的最佳模式公开的特定实施方式，而是本发明包括落在所附权利要求范围内的所有实施方式。

Claims

1.用于将压电材料产生的应力耦合到集成电路的致动器件的耦合结构，所述结构包括：

形成在压电(PE)材料和所述致动器件周围的刚硬的刚性体结构，所述致动器件包括具有取决于施加至其上的压力的电阻的压阻(PR)材料；和

形成在所述PE材料和PR材料周围的软的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。

2.权利要求1的耦合结构，其中所述刚性体结构包括具有约60GPa或更大的杨氏模量的材料。

3.权利要求1的耦合结构，其中所述刚性体结构包括具有约100GPa或更大的杨氏模量的材料。

4.权利要求1、2或3的耦合结构，其中所述刚性体结构材料选自氮化硅和钨。

5.前述权利要求任一项的耦合结构，其中所述缓冲结构包括具有约20GPa或更小杨氏模量的材料。

6.前述权利要求任一项的耦合结构，其中所述缓冲结构包括具有约10GPa或更小杨氏模量的材料。

7.前述权利要求任一项的耦合结构，其中所述缓冲结构材料选自SiCOH和气隙。

8.前述权利要求任一项的耦合结构，其中所述刚性体结构的垂直侧壁完全包围所述缓冲结构、所述PE材料和所述PR材料。

9.权利要求1-8中任一项的耦合结构，其中所述刚性体结构的垂直侧壁在其三侧包围所述缓冲结构、所述PE材料和所述PR材料。

10.权利要求1-8中任一项的耦合结构，其中所述刚性体结构的垂直侧壁在其两侧包围所述缓冲结构、所述PE材料和所述PR材料。

11.权利要求1-8中任一项的耦合结构，其中所述刚性体结构的垂直侧壁在其一侧包围所述缓冲结构、所述PE材料和所述PR材料。

12.用于将压电材料产生的应力耦合到形成在集成电路中的压电效应晶体管(PET)器件内的耦合结构，所述结构包括：

形成在所述PET器件周围的刚硬的刚性体结构，所述PET器件进一步包括设置在第一和第二电极之间的压电(PE)材料、和设置在所述第二电极和第三电极之间的压阻(PR)材料，其中所述第一电极包括栅极端子，所述第二电极包括公共端子，且所述第三电极包括输出端子，使得通过所述PE材料向所述PR材料施加的压力，所述PR材料的电阻取决于跨越所述PE材料施加的电压；和

形成在所述PET器件周围的软的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。

13.权利要求12的耦合结构，其中所述刚性体结构包括具有约60GPa或更大的杨氏模量的材料。

14.权利要求13的耦合结构，其中所述刚性体结构包括具有约100GPa或更大的杨氏模量的材料。

15.权利要求14的耦合结构，其中所述刚性体结构材料选自氮化硅和钨。

16.权利要求12、13、14或15的耦合结构，其中所述缓冲结构包括具有约20GPa或更小杨氏模量的材料。

17.权利要求12-16中任一项的耦合结构，其中所述缓冲结构包括具有约10GPa或更小杨氏模量的材料。

18.权利要求12-17中任一项的耦合结构，其中所述缓冲结构材料选自SiCOH和气隙。

19.权利要求12-18中任一项的耦合结构，其中所述刚性体结构的垂直侧壁完全包围所述缓冲结构、所述PE材料和所述PR材料。

20.权利要求12-19中任一项的耦合结构，其中所述刚性体结构的垂直侧壁在其三侧包围所述缓冲结构、所述PE材料和所述PR材料。

21.权利要求12-20中任一项的耦合结构，其中所述刚性体结构的垂直侧壁在其两侧包围所述缓冲结构、所述PE材料和所述PR材料。

22.权利要求12-21中任一项的耦合结构，其中所述刚性体结构的垂直侧壁在其一侧包围所述缓冲结构、所述PE材料和所述PR材料。

23.形成用于将压电材料产生的应力耦合到集成电路的压电效应晶体管(PET)器件内的耦合结构的方法，所述方法包括：

在基底上进行刚硬的刚性体结构材料的第一沉积；

形成所述PET器件的下部电极；

在所述下部电极和所述刚硬的刚性体结构材料的第一沉积物上进行所述刚硬的刚性体结构材料的第二沉积；

在所述刚硬的刚性体结构材料的第二沉积物内且在所述下部电极的顶上进行软的缓冲结构材料的第一沉积；

在所述软的缓冲结构材料的第一沉积物内且在所述下部电极的顶上形成所述PET器件的压电(PE)材料；

在所述刚硬的刚性体结构材料的第二沉积物上进行所述刚硬的刚性体结构材料的第三沉积，和在所述软的缓冲结构材料的第一沉积物上进行所述软的缓冲结构材料的第二沉积；

在所述PE材料上形成所述PET器件的公共电极；

在所述刚硬的刚性体结构材料的第三沉积物上进行所述刚硬的刚性体结构材料的第四沉积，和在所述软的缓冲结构材料的第二沉积物和所述公共电极上进行所述软的缓冲结构材料的第三沉积；

在所述软的缓冲结构材料的第三沉积物内且在所述公共电极的顶上形成所述PET器件的压阻(PR)材料；

在所述刚硬的刚性体结构材料的第四沉积物、所述软的缓冲结构材料的第三沉积物和所述PR材料上进行所述刚硬的刚性体结构材料的第五沉积；和

在所述PR材料上形成顶部电极。

24.权利要求23的方法，其中所述刚性体结构材料包括具有约100GPa或更大的杨氏模量的材料。

25.权利要求23或24的方法，其中所述刚硬的刚性体结构材料包括氮化硅。

26.权利要求23、24或25的方法，其中所述软的缓冲结构材料包括具有约10GPa或更小杨氏模量的材料。

27.权利要求26的方法，其中所述软的缓冲结构材料包括SiCOH。