CN102638251A - 检测和防止设定失败的电路及方法 - Google Patents

检测和防止设定失败的电路及方法 Download PDF

Info

Publication number
CN102638251A
CN102638251A CN201110274157XA CN201110274157A CN102638251A CN 102638251 A CN102638251 A CN 102638251A CN 201110274157X A CN201110274157X A CN 201110274157XA CN 201110274157 A CN201110274157 A CN 201110274157A CN 102638251 A CN102638251 A CN 102638251A
Authority
CN
China
Prior art keywords
clock pulse
pulse signal
latch
signal
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110274157XA
Other languages
English (en)
Other versions
CN102638251B (zh
Inventor
斯蒂芬·波文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102638251A publication Critical patent/CN102638251A/zh
Application granted granted Critical
Publication of CN102638251B publication Critical patent/CN102638251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种防止一第一锁存器和一第二锁存器之间的设定失败的电路及方法，该电路包含一模拟组合逻辑电路和一时钟脉冲比较模块。该模拟组合逻辑电路设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号。该时钟脉冲比较模块设定以在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后提供一第二延迟时钟脉冲信号至该第二锁存器，其中该第二延迟时钟脉冲信号为该第二时钟脉冲信号的延迟版本。本发明减少了设定失败时的除错花费与耗时。

Description

检测和防止设定失败的电路及方法
技术领域
本发明涉及电路设计，特别涉及检测及防止设定失败的电路设计。
背景技术
在电路设计中，在测试阶段时芯片发生失败并不罕见。据此，除错(亦即寻找芯片失败的原因)便极为重要，甚至可能占据产品制造大部分的时间，而设定失败为芯片制造的各种可能问题中的其中一种。
图1显示一公知的电路模块。如图1所示，该电路模块100包含一第一锁存器102和一第二锁存器104。该第一锁存器102接收一数据信号A和一时钟脉冲信号CLK1，并输出一数据信号B。该第二锁存器104接收该通过一组合逻辑150的数据信号B和一时钟脉冲信号CLK2，并输出一数据信号Y。正常而言，该数据信号B早于该时钟脉冲信号CLK2到达该第二锁存器104。因此，该数据信号B即被正确锁存并作为该数据信号Y。然而，若该数据信号B晚于该时钟脉冲信号CLK2到达该第二锁存器104，则该数据信号B将无法被正确锁存，此即为设定失败。
针对设定失败的除错花费甚巨且非常耗时，尤其若待测电路不支持探测针脚时更是如此。因此，业界所需要的是一种电路设计及其方法以检测及防止设定失败。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种防止一第一锁存器和一第二锁存器之间的设定失败的电路及方法，以及提供一种检测一第一锁存器和一第二锁存器之间的设定失败的电路和方法。
根据本发明的一实施例的一种防止一第一锁存器和一第二锁存器之间的设定失败的电路，包含一模拟组合逻辑电路和一时钟脉冲比较模块。该模拟组合逻辑电路设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号。该时钟脉冲比较模块设定以在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后提供一第二延迟时钟脉冲信号至该第二锁存器，其中该第二延迟时钟脉冲信号为该第二时钟脉冲信号的延迟版本。
根据本发明的一实施例的一种检测一第一锁存器和一第二锁存器之间的设定失败的电路，包含一模拟组合逻辑电路和一时钟脉冲比较模块。该模拟组合逻辑电路设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号。该时钟脉冲比较模块设定以接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号，并于该第一延迟时钟脉冲信号的到达时间晚于该第二时钟脉冲信号的到达时间时产生一出错信号。
根据本发明的一实施例的一种防止一第一锁存器和一第二锁存器之间的设定失败的方法，包含下列步骤：延迟针对该第一锁存器的一第一时钟脉冲信号以产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号；以及在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后，提供该第二时钟脉冲信号的延迟版本的一第二延迟时钟脉冲信号至该第二锁存器。
根据本发明的一实施例的一种检测一第一锁存器和一第二锁存器之间的设定失败的方法，包含下列步骤：延迟针对该第一锁存器的一第一时钟脉冲信号以产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号；接收该第一延迟时钟脉冲信号和该针对该第二锁存器的一第二时钟脉冲信号；以及若该第一延迟时钟脉冲信号在该第二时钟脉冲信号之后接收，则启动一出错信号。
本发明的有益效果在于，本发明的检测和防止一第一锁存器和一第二锁存器之间的设定失败的电路及方法，能够检测和防止一第一锁存器和一第二锁存器之间的设定失败的发生，减少了设定失败时的除错花费与耗时，提高芯片的测试效率。
上文已经概略地叙述本发明的技术特征，以使下文的详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征将描述于下文。本发明所属技术领域的技术人员应可了解，下文揭示的概念与特定实施例可作为基础而相当轻易地予以修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域的技术人员亦应可了解，这类等同的建构并无法脱离权利要求所提出的本发明的精神和范围。
附图说明
图1显示一公知的电路模块；
图2显示根据本发明的一实施例的一种检测和防止一第一锁存器和一第二锁存器之间的设定失败的方法的流程图。；
图3显示根据本发明的一实施例的一种检测和防止一第一锁存器和一第二锁存器之间的设定失败的电路的示意图；
图4显示根据本发明的一实施例的一模拟组合逻辑电路的示意图；
图5显示根据本发明的一实施例的一时钟脉冲比较模块的示意图；
图6显示根据本发明的一实施例的一种检测和防止一第一锁存器和一第二锁存器之间的设定失败的电路的不同信号线的一信号波型图；以及
图7显示根据本发明的一实施例的一种检测和防止一第一锁存器和一第二锁存器之间的设定失败的电路的不同信号线的另一信号波型图。
其中，附图标记说明如下：
100      电路
102      锁存器
104      锁存器
150      组合逻辑
201～206 步骤
300      电路
310      模拟组合逻辑模块
320      时钟脉冲比较模块
350      锁存器
360      锁存器
370      组合逻辑
410      延迟链
420      多路复用器
510      门电路
520      组合逻辑模块
521      反向器
522      反向器
523      反向器
524      反向器
525      反向器
526      反向器
527      晶体管
528      晶体管
529      晶体管
530      锁存器
具体实施方式
本发明在此所探讨的方向为一种检测和防止设定失败的电路及方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及组成。显然地，本发明的施行并未限定于本发明技术领域的技术人员所熟习的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以权利要求为准。
图2显示根据本发明的一实施例的一种检测和防止一第一锁存器和一第二锁存器之间的设定失败的方法的流程图。在步骤201，调整针对一第一锁存器的一第一时钟脉冲信号和该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号之间的延迟时间，并进入步骤202。在步骤202，根据该延迟时间延迟该第一时钟脉冲信号以产生该第一延迟时钟脉冲信号，并进入步骤203。在步骤203，判断是否已接收该第一延迟时钟脉冲信号和一针对一第二锁存器的一第二时钟脉冲信号。若该第一延迟时钟脉冲信号和该第二时钟脉冲信号皆已接收，则进入步骤204，否则回到步骤203。在步骤204，提供该第二时钟脉冲信号的延迟版本的一第二延迟时钟脉冲信号至该第二锁存器，并进入步骤205。在步骤205，比对该第一延迟时钟脉冲信号和该第二时钟脉冲信号的接收时间。若第一延迟时钟脉冲信号于该第二时钟脉冲信号之后接收，则进入步骤206，否则结束本方法。在步骤206，启动一出错信号，并结束本方法。
较佳地，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间和该第一锁存器和该第二锁存器之间的信号路径的延迟时间的差距小于一特定范围。例如，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间可调整以实质相等于该第一锁存器和该第二锁存器之间的信号路径的延迟时间。
图3显示根据本发明的一实施例的一种检测和防止一第一锁存器和一第二锁存器之间的设定失败的电路的示意图。图3所示的电路300可用于实现图2所示的方法。如图3所示，该电路300连接于一锁存器350和另一锁存器360之间。该锁存器350接收一数据信号A′和一时钟脉冲信号CLK1′，并输出一数据信号B′。该锁存器360接收该通过一组合逻辑370的数据信号B′和一时钟脉冲信号CLK2_DLY，并输出一数据信号Y′。该电路300包含一模拟组合逻辑模块310和一时钟脉冲比较模块320。该模拟组合逻辑模块310设定以接收针对该时钟脉冲信号CLK1′并产生该时钟脉冲信号CLK1′的延迟版本的一延迟时钟脉冲信号CLK1_DLY。该时钟脉冲比较模块320设定以提供一时钟脉冲信号CLK2′的延迟版本的该延迟时钟脉冲信号CLK2_DLY。
较佳地，该模拟组合逻辑模块310所提供的延迟时间可加以调整决定锁存器距离失败的距离。据此，该时钟脉冲信号CLK1′和该延迟时钟脉冲信号CLK1_DLY的延迟时间和该组合逻辑370的信号路径的延迟时间的差距小于一特定范围。
如图3所示，该锁存器350根据该时钟脉冲信号CLK1′锁存该数据信号A′。该锁存器350的输出信号B′通过该组合逻辑370后到达该锁存器360。同时，该时钟脉冲信号CLK1′通过该可调式的模拟组合逻辑模块310后变成该延迟时钟脉冲信号CLK1_DLY并到达该时钟脉冲比较模块320。当该时钟脉冲信号CLK2′到达该时钟脉冲比较模块320后，需视该延迟时钟脉冲信号CLK1_DLY是否已到达该时钟脉冲比较模块320以决定是否使该时钟脉冲信号CLK2′通过而变成该延迟时钟脉冲信号CLK2_DLY以输出至该锁存器360。若该时钟脉冲信号CLK2′到达该时钟脉冲比较模块320时该延迟时钟脉冲信号CLK1_DLY尚未到达该时钟脉冲比较模块320，则直到该延迟时钟脉冲信号CLK1_DLY到达该时钟脉冲比较模块320前，该数据信号B′将不会被该锁存器360锁存，且该时钟脉冲比较模块320会产生一出错信号以显示错误发生。在本发明的部分实施例中，该时钟脉冲信号CLK1′和该时钟脉冲信号CLK2′非来自相同来源而彼此独立。
图4显示根据本发明的一实施例的该模拟组合逻辑电路310的示意图。如图4所示，该模拟组合逻辑电路310包含一延迟链410和一多路复用器410。该延迟链410设定以提供该时钟脉冲信号CLK1′的多种延迟版本。该多路复用器420设定以根据一调整信号自该时钟脉冲信号CLK1′的多种延迟版本间选择一延迟版本作为该延迟时钟脉冲信号CLK1_DLY。
图5显示根据本发明的一实施例的该时钟脉冲比较模块320的示意图。如图5所示，该时钟脉冲比较模块320包含一门电路510、一组合逻辑模块520和一第三锁存器530。该门电路510设定以接收该延迟时钟脉冲信号CLK1_DLY和该时钟脉冲信号CLK2′以产生该延迟时钟脉冲信号CLK2_DLY，其中若该延迟时钟脉冲信号CLK1_DLY和该时钟脉冲信号CLK2′的逻辑电平皆为高时，则该延迟时钟脉冲信号CLK2_DLY的逻辑电平为高，而若该延迟时钟脉冲信号CLK1_DLY和该时钟脉冲信号CLK2′的逻辑电平非皆为高时，则该延迟时钟脉冲信号CLK2_DLY的逻辑电平为低。该组合逻辑模块520包含反向器521至526和晶体管527至529，且设定以接收该时钟脉冲信号CLK2′和该延迟时钟脉冲信号CLK2_DLY并产生一组合数据信号和一组合时钟脉冲信号。该第三锁存器530设定以自该组合逻辑模块520分别接收该组合数据信号和该组合时钟脉冲信号为其数据输入和时钟脉冲输入，并以其数据输出为该出错信号。
图6显示根据本发明的一实施例的该电路300的不同信号线的一信号波型图。正常而言，该延迟时钟脉冲信号CLK1_DLY早于该时钟脉冲信号CLK2′到达该时钟脉冲比较模块320。如图6所示，该延迟时钟脉冲信号CLK1_DLY早于该时钟脉冲信号CLK2′到达逻辑高电平。因此，该延迟时钟脉冲信号CLK2_DLY由该时钟脉冲信号CLK2′启动，如图6所示。据此，设定失败并未发生，而出错信号也未启动。
图7显示根据本发明的一实施例的该电路300的不同信号线的另一信号波型图。在此实施例中，该延迟时钟脉冲信号CLK1_DLY晚于该时钟脉冲信号CLK2′到达该时钟脉冲比较模块320。如图7所示，该延迟时钟脉冲信号CLK1_DLY晚于该时钟脉冲信号CLK2′到达逻辑高电平。因此，该延迟时钟脉冲信号CLK2_DLY由该延迟时钟脉冲信号CLK1_DLY启动，如图6的圆圈处所示。据此，设定失败发生，而出错信号启动。
综上所述，本发明的一种检测和防止设定失败的电路及方法可应用于多级串接的锁存器以决定在第一级之后的锁存器是否发生设定失败。若比较原始的锁存时钟脉冲信号及之后的锁存时钟脉冲信号后检测到设定失败，则在原始的锁存时钟脉冲信号到达之前，之后的锁存时钟脉冲信号将无法用以锁存数据。此外，可在设定失败发生时报告此错误。
本发明的技术内容及技术特点已揭示如上，然而本技术领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示者，而应包括各种不背离本发明的替换及修饰，并为权利要求所涵盖。

Claims (22)

1.一种防止一第一锁存器和一第二锁存器之间的设定失败的电路，包含：
一模拟组合逻辑模块，设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号；以及
一时钟脉冲比较模块，设定以在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后提供一第二延迟时钟脉冲信号至该第二锁存器，其中该第二延迟时钟脉冲信号为该第二时钟脉冲信号的延迟版本。
2.根据权利要求1所述的电路，其特征在于，该时钟脉冲比较模块设定以比较该第一延迟时钟脉冲信号和该第二时钟脉冲信号，并于该第一延迟时钟脉冲信号的到达时间晚于该第二时钟脉冲信号的到达时间时产生一出错信号。
3.根据权利要求2所述的电路，其特征在于，该时钟脉冲比较模块包含：
一门电路，设定以接收该第一延迟时钟脉冲信号和该第二时钟脉冲信号并产生该第二延迟时钟脉冲信号，其中若该第一延迟时钟脉冲信号和该第二时钟脉冲信号的逻辑电平皆为高时，则该第二延迟时钟脉冲信号的逻辑电平为高，而若该第一延迟时钟脉冲信号和该第二时钟脉冲信号的逻辑电平非皆为高时，则该第二延迟时钟脉冲信号的逻辑电平为低；
一组合逻辑模块，设定以接收该第二时钟脉冲信号和该第二延迟时钟脉冲信号并产生一组合数据信号和一组合时钟脉冲信号；以及
一第三锁存器，其以该组合数据信号为其数据输入，并以该组合时钟脉冲信号为其时钟脉冲输入，并以其数据输出为该出错信号。
4.根据权利要求1所述的电路，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间和该第一锁存器和该第二锁存器之间的信号路径的延迟时间的差距小于一特定范围。
5.根据权利要求4所述的电路，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间等于该第一锁存器和该第二锁存器之间的信号路径的延迟时间。
6.根据权利要求4所述的电路，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间根据一调整信号作调整。
7.根据权利要求6所述的电路，其特征在于，该模拟组合逻辑模块包含：
一延迟链，设定以提供该第一时钟脉冲信号的多种延迟版本；以及
一多路复用器，设定以根据该调整信号自该第一时钟脉冲信号的多种延迟版本间选择一延迟版本作为该第一延迟时钟脉冲信号。
8.一种检测一第一锁存器和一第二锁存器之间的设定失败的电路，包含：
一模拟组合逻辑模块，设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号；以及
一时钟脉冲比较模块，设定以接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号，并于该第一延迟时钟脉冲信号的到达时间晚于该第二时钟脉冲信号的到达时间时产生一出错信号。
9.根据权利要求8所述的电路，其特征在于，该时钟脉冲比较模块包含：
一门电路，设定以接收该第一延迟时钟脉冲信号和该第二时钟脉冲信号并产生该第二时钟脉冲信号的延迟版本的一第二延迟时钟脉冲信号，其中若该第一延迟时钟脉冲信号和该第二时钟脉冲信号的逻辑电平皆为高时，则该第二延迟时钟脉冲信号的逻辑电平为高，而若该第一延迟时钟脉冲信号和该第二时钟脉冲信号的逻辑电平非皆为高时，则该第二延迟时钟脉冲信号的逻辑电平为低；
一组合逻辑模块，设定以接收该第二时钟脉冲信号和该第二延迟时钟脉冲信号并产生一组合数据信号和一组合时钟脉冲信号；以及
一第三锁存器，其以该组合数据信号为其数据输入，并以该组合时钟脉冲信号为其时钟脉冲输入，并以其数据输出为该出错信号。
10.根据权利要求8所述的电路，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间和该第一锁存器和该第二锁存器之间的信号路径的延迟时间的差距小于一特定范围。
11.根据权利要求10所述的电路，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间等于该第一锁存器和该第二锁存器之间的信号路径的延迟时间。
12.根据权利要求10所述的电路，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间根据一调整信号作调整。
13.根据权利要求12所述的电路，其特征在于，该模拟组合逻辑模块包含：
一延迟链，设定以提供该第一时钟脉冲信号的多种延迟版本；以及
一多路复用器，设定以根据该调整信号自该第一时钟脉冲信号的多种延迟版本间选择一延迟版本作为该第一延迟时钟脉冲信号。
14.一种防止一第一锁存器和一第二锁存器之间的设定失败的方法，其特征在于，包含下列步骤：
延迟针对该第一锁存器的一第一时钟脉冲信号以产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号；以及
在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后，提供该第二时钟脉冲信号的延迟版本的一第二延迟时钟脉冲信号至该第二锁存器。
15.根据权利要求14所述的方法，其特征在于，该方法进一步包含下列步骤：
若该第一延迟时钟脉冲信号在该第二时钟脉冲信号之后接收，则启动一出错信号。
16.根据权利要求14所述的方法，其特征在于，该方法进一步包含下列步骤：
调整该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间。
17.根据权利要求14所述的方法，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间和该第一锁存器和该第二锁存器之间的信号路径的延迟时间的差距小于一特定范围。
18.根据权利要求17所述的方法，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间等于该第一锁存器和该第二锁存器之间的信号路径的延迟时间。
19.一种检测一第一锁存器和一第二锁存器之间的设定失败的方法，包含下列步骤：
延迟针对该第一锁存器的一第一时钟脉冲信号以产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号；
接收该第一延迟时钟脉冲信号和该针对该第二锁存器的一第二时钟脉冲信号；以及
若该第一延迟时钟脉冲信号在该第二时钟脉冲信号之后接收，则启动一出错信号。
20.根据权利要求19所述的方法，进一步包含下列步骤：
调整该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间。
21.根据权利要求19所述的方法，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间和该第一锁存器和该第二锁存器之间的信号路径的延迟时间的差距小于一特定范围。
22.根据权利要求21所述的方法，其特征在于，该第一时钟脉冲信号和该第一延迟时钟脉冲信号之间的延迟时间等于该第一锁存器和该第二锁存器之间的信号路径的延迟时间。
CN201110274157.XA 2011-02-14 2011-09-16 检测和防止设定失败的电路及方法 Active CN102638251B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/026,653 2011-02-14
US13/026,653 US8499265B2 (en) 2011-02-14 2011-02-14 Circuit for detecting and preventing setup fails and the method thereof

Publications (2)

Publication Number Publication Date
CN102638251A true CN102638251A (zh) 2012-08-15
CN102638251B CN102638251B (zh) 2015-07-01

Family

ID=46622521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110274157.XA Active CN102638251B (zh) 2011-02-14 2011-09-16 检测和防止设定失败的电路及方法

Country Status (3)

Country Link
US (1) US8499265B2 (zh)
CN (1) CN102638251B (zh)
TW (1) TWI434055B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105794110A (zh) * 2013-10-02 2016-07-20 阿尔托大学基金会 防止时序违规
CN109412581A (zh) * 2017-08-18 2019-03-01 杭州晶华微电子有限公司 一种时钟停振检测电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI521880B (zh) * 2013-01-29 2016-02-11 國立交通大學 軟性電子錯誤防護裝置
US11017858B1 (en) * 2015-12-29 2021-05-25 Sudarshan Kumar Low power content addressable memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832351A (zh) * 2005-04-13 2006-09-13 威盛电子股份有限公司 通用时钟同步器及通用时钟同步方法
US20080071489A1 (en) * 2006-09-15 2008-03-20 International Business Machines Corporation Integrated circuit for measuring set-up and hold times for a latch element
US20080129357A1 (en) * 2006-11-30 2008-06-05 Chlipala James D Adaptive Integrated Circuit Clock Skew Correction
CN101268615A (zh) * 2005-09-23 2008-09-17 英特尔公司 用于迟滞时序转变检测的方法和装置
US20090037860A1 (en) * 2007-07-31 2009-02-05 Koji Kanno Apparatus, system and method for simulating operation of circuit
CN101521500A (zh) * 2008-02-29 2009-09-02 瑞昱半导体股份有限公司 应用相位选择器的数据锁存电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7593273B2 (en) * 2006-11-06 2009-09-22 Altera Corporation Read-leveling implementations for DDR3 applications on an FPGA
US8191029B2 (en) * 2008-12-12 2012-05-29 Lsi Corporation Timing error sampling generator, critical path monitor for hold and setup violations of an integrated circuit and a method of timing testing
US20100153896A1 (en) * 2008-12-12 2010-06-17 Lsi Corporation Real-time critical path margin violation detector, a method of monitoring a path and an ic incorporating the detector or method
KR101312978B1 (ko) * 2009-01-27 2013-10-01 에이저 시스템즈 엘엘시 성능 모니터링을 위한 임계―경로 회로
US8555124B2 (en) * 2010-06-07 2013-10-08 Arm Limited Apparatus and method for detecting an approaching error condition
US8222943B2 (en) * 2010-09-22 2012-07-17 Freescale Semiconductor, Inc. Master-slave flip-flop with timing error correction

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832351A (zh) * 2005-04-13 2006-09-13 威盛电子股份有限公司 通用时钟同步器及通用时钟同步方法
CN101268615A (zh) * 2005-09-23 2008-09-17 英特尔公司 用于迟滞时序转变检测的方法和装置
US20080071489A1 (en) * 2006-09-15 2008-03-20 International Business Machines Corporation Integrated circuit for measuring set-up and hold times for a latch element
US20080129357A1 (en) * 2006-11-30 2008-06-05 Chlipala James D Adaptive Integrated Circuit Clock Skew Correction
US20090037860A1 (en) * 2007-07-31 2009-02-05 Koji Kanno Apparatus, system and method for simulating operation of circuit
CN101521500A (zh) * 2008-02-29 2009-09-02 瑞昱半导体股份有限公司 应用相位选择器的数据锁存电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105794110A (zh) * 2013-10-02 2016-07-20 阿尔托大学基金会 防止时序违规
CN105794110B (zh) * 2013-10-02 2020-03-17 米尼码处理器公司 防止时序违规
CN109412581A (zh) * 2017-08-18 2019-03-01 杭州晶华微电子有限公司 一种时钟停振检测电路

Also Published As

Publication number Publication date
TWI434055B (zh) 2014-04-11
TW201234033A (en) 2012-08-16
US8499265B2 (en) 2013-07-30
US20120206166A1 (en) 2012-08-16
CN102638251B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US8627160B2 (en) System and device for reducing instantaneous voltage droop during a scan shift operation
US9222979B2 (en) On-chip controller and a system-on-chip
US8476947B2 (en) Duty cycle distortion correction circuitry
US11971740B2 (en) Timing error detection and correction circuit
US8751994B2 (en) System and method for testing stacked dies
KR20090068259A (ko) 동적 결함 삽입 장치, 동적 결함 삽입 방법 및 동적 결함 삽입 시스템
KR100907016B1 (ko) 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법
CN102638251A (zh) 检测和防止设定失败的电路及方法
US20080282122A1 (en) Single scan clock in a multi-clock domain
US9891279B2 (en) Managing IR drop
JP2002289776A (ja) 半導体装置
US8514004B2 (en) Clock management unit and method of managing a clock signal
US8145963B2 (en) Semiconductor integrated circuit device and delay fault testing method thereof
US7240263B2 (en) Apparatus for performing stuck fault testings within an integrated circuit
TW202230132A (zh) 測試電路、測試方法和包括測試電路的計算系統
US7788573B2 (en) Fault detection method, test circuit and semiconductor device
US20090083595A1 (en) Scan test circuit
Caselli et al. Cooperative built-in self-testing and self-diagnosis of NoC bisynchronous channels
US20210063489A1 (en) Semiconductor device
JP2006038831A (ja) スキャン試験回路を備えた半導体集積回路
US20200005879A1 (en) Semiconductor device and method of operating the same
US7966533B2 (en) Register device and methods for using such
KR20080013291A (ko) Ｄｌｌ 회로의 클럭 입력 장치 및 방법
Anastasiou et al. Power efficient scan testing by exploiting existing error tolerance circuitry in a design
JP2004037264A (ja) スキャン機能付きフリップフロップ回路およびスキャンテスト回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant