CN102624221B - 正负电压采样开关电路及电压采样电路 - Google Patents

Abstract

本发明公开一种正负电压采样开关电路及电压采样电路，其中正负电压采样开关电路包括电压信号输入端、电压信号输出端、电压跟随器、PMOS管、采样时钟产生电路、开关器及电容器，电压跟随器用于在非采样时刻内产生一个与电压信号输入端所输入电压信号相关的电压信号；采样时钟产生电路用于产生适当的采样时钟，控制开关器的断开或闭合及控制电容器一端的电压；电容器用于存储电压跟随器产生的电压信号，以及产生合适的PMOS管栅极电压，控制PMOS管导通；PMOS管用于在采样时刻内将电压信号输入端的电压信号输送至电压信号输出端以被采样。本发明极大的拓宽了被采样正负电压信号的范围，并且，本发明还具有电路结构简单的优点。

Description

正负电压采样开关电路及电压采样电路

技术领域

本发明涉及电压采样技术领域，尤其涉及一种正负电压采样开关电路及电压采样电路。

背景技术

在集成芯片的很多应用场合中，其需要采样的电压信号可能既有正电压信号又有负电压信号，而芯片自身的工作电源只有单电源(只有正电源而没有负电源)，因此，现有技术中已诞生出很多既能够采样正电压信号又能够采样负电压信号的正负电压采样开关电路，其中，典型的正负电压采样开关电路是采用PMOS管作为开关管，再配合适当的PMOS管栅极电压控制电路，以实现正负电压采样的功能。

然而，现有的正负电压采样开关电路，其电路结构较复杂，且其能采样的电压信号范围较小，例如，按照专利号为“200410067769.1”的专利所提出的正负电压采样开关电路设计方案，假设该电路中PMOS管的阈值电压为1V，那么在5V单电源供电的情况下，该电路所允许输入的电压信号范围约为-3V到+1V，即该电路的被采样电压信号范围是-3V到+1V，而对于超出此电压范围以外的输入电压，则该电路的性能将会急剧降低，直至电路的采样开关功能失效，从而使得该正负电压采样开关电路的应用场合受到限制。

发明内容

本发明的主要目的是提供一种电路结构简单且能极大拓宽被采样电压信号范围的正负电压采样开关电路。

为了达到上述目的，本发明提出一种正负电压采样开关电路，包括电压信号输入端、电压信号输出端、电压跟随器、PMOS管、采样时钟产生电路、开关器及电容器，其中：

所述电压跟随器，用于在非采样时刻内产生一个与所述电压信号输入端所输入电压信号相关的电压信号；

所述采样时钟产生电路，用于产生适当的采样时钟，控制所述开关器的断开或闭合，以及控制所述电容器一端的电压；

所述电容器，用于在非采样时刻内存储所述电压跟随器所产生的电压信号，以及在采样时刻内产生合适的PMOS管栅极电压，控制所述PMOS管的导通；

所述PMOS管，用于在采样时刻内将所述电压信号输入端所输入的电压信号输送至所述电压信号输出端以被采样。

优选地，所述采样时钟产生电路包括第一采样时钟信号输出端和第二采样时钟信号输出端；所述电压跟随器的输入端及所述PMOS管的源极均与所述电压信号输入端连接，所述电压跟随器的输出端经所述开关器分别与所述PMOS管的栅极及所述电容器的一端连接，所述电容器的另一端与所述第二采样时钟信号输出端连接，所述PMOS管的漏极与所述电压信号输出端连接，所述开关器的断开或闭合由所述第一采样时钟信号输出端的采样时钟信号控制。

优选地，所述第一采样时钟信号输出端的采样时钟信号为高电平时，所述开关器为闭合状态；

所述第一采样时钟信号输出端的采样时钟信号为低电平时，所述开关器为断开状态。

优选地，所述第二采样时钟信号输出端的采样时钟信号为高电平时，所述PMOS管为截止状态，所述正负电压采样开关电路处于非采样时刻；

所述第二采样时钟信号输出端的采样时钟信号为低电平时，所述PMOS管为导通状态，所述正负电压采样开关电路处于采样时刻。

优选地，所述第一采样时钟信号输出端的采样时钟信号的高电平宽度小于所述第二采样时钟信号输出端的采样时钟信号的高电平宽度。

优选地，所述电压跟随器为单位增益负反馈连接的运算放大器。

优选地，所述运算放大器的同相输入端与所述电压信号输入端连接，所述运算放大器的反相输入端与所述运算放大器的输出端连接，所述运算放大器的输出端还经所述开关器分别与所述PMOS管的栅极及所述电容器的一端连接。

本发明还提出一种电压采样电路，所述电压采样电路包括正负电压采样开关电路，所述正负电压采样开关电路包括电压信号输入端、电压信号输出端、电压跟随器、PMOS管、采样时钟产生电路、开关器及电容器，其中：

所述电压跟随器，用于在非采样时刻内产生一个与所述电压信号输入端所输入电压信号相关的电压信号；

所述采样时钟产生电路，用于产生适当的采样时钟，控制所述开关器的断开或闭合，以及控制所述电容器一端的电压；

所述电容器，用于在非采样时刻内存储所述电压跟随器所产生的电压信号，以及在采样时刻内产生合适的PMOS管栅极电压，控制所述PMOS管的导通；

所述PMOS管，用于在采样时刻内将所述电压信号输入端所输入的电压信号输送至所述电压信号输出端以被采样。

本发明提出的正负电压采样开关电路，采用电压跟随器、开关器、电容器以及配合采样时钟产生电路所产生的适当采样时钟，实现了有效控制电路中PMOS管栅极电压的目的，从而不仅使得本发明中电压信号输入端所输入的正电压信号及负电压信号均能输出至电压信号输出端以被采样，而且还能极大的拓宽被采样正负电压信号的范围，从而扩大了本发明的应用场合。并且，本发明还具有电路结构简单的优点。

附图说明

图1是本发明正负电压采样开关电路较佳实施例的电路原理图；

图2是本发明正负电压采样开关电路较佳实施例的电路结构图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

以下结合说明书附图及具体实施例进一步说明本发明的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

参照图1，图1是本发明正负电压采样开关电路较佳实施例的电路原理图。本发明正负电压采样开关电路包括电压信号输入端1、电压信号输出端2、电压跟随器3、PMOS管4、采样时钟产生电路5、开关器SW及电容器C。

其中，采样时钟产生电路5包括第一采样时钟信号输出端和第二采样时钟信号输出端，其中，第一采样时钟信号输出端输出采样时钟Φ1，第二采样时钟信号输出端输出采样时钟Φ2。

具体的，电压跟随器3的输入端及PMOS管4的源极均与电压信号输入端1连接，电压跟随器3的输出端经开关器SW分别与PMOS管4的栅极及电容器C的一端连接，电容器C的另一端与采样时钟产生电路5的第二采样时钟信号输出端连接，PMOS管4的漏极与电压信号输出端2连接，开关器SW的断开或闭合由采样时钟产生电路5中第一采样时钟信号输出端的采样时钟Φ1控制。

本发明实施例中的电压跟随器3用于在非采样时刻内产生一个与电压信号输入端1所输入正负电压信号相关的电压信号，并将该电压信号送至由PMOS管4的栅极、电容器C及开关器SW所连接形成的结点处(图示标号为N)；PMOS管4用于在采样时刻内将电压信号输入端1所输入的正负电压信号输送至电压信号输出端2，采样时钟产生电路5用于产生适当的采样时钟，以控制开关器SW的断开或闭合，以及控制电容器C其中一端的电压；电容器C用于在非采样时刻内存储电压跟随器3所产生的与电压信号输入端1所输入正负电压信号Vin相关的电压信号，以及在采样时刻内在结点N处产生一合适的PMOS管4栅极电压，以控制PMOS管4为导通状态，由于PMOS管4的导通，从而将电压信号输入端1所输入的正负电压信号Vin输送至电压信号输出端2以被采样，其中，电压信号输出端2的输出电压信号为Vout。

本发明实施例当采样时钟产生电路5中第一采样时钟信号输出端的采样时钟Φ1为高电平时，采样时钟产生电路5中第二采样时钟信号输出端的采样时钟Φ2也为高电平，并且采样时钟Φ1的高电平宽度略小于采样时钟Φ2的高电平宽度。当采样时钟Φ1为高电平时，开关器SW闭合；当采样时钟Φ1为低电平时，开关器SW断开。按照上述采样时钟Φ1的电平控制关系，从而当采样时钟产生电路5中第二采样时钟信号输出端的采样时钟Φ2为高电平时，PMOS管4为截止状态，本发明正负电压采样开关电路处于非采样时刻；当采样时钟Φ2为低电平时，PMOS管4为导通状态，本发明正负电压采样开关电路处于采样时刻，电压信号输入端1所输入的正负电压信号输送至电压输出信号端2以被采样。

参照图2，图2是本发明正负电压采样开关电路较佳实施例的电路结构图，如图所示，本发明实施例正负电压采样开关电路中的电压跟随器采用单位增益负反馈连接的运算放大器3′。

其中，运算放大器3′的同相输入端及PMOS管4的源极均与电压信号输入端1连接，运算放大器3′的反相输入端与运算放大器3′的输出端连接，运算放大器3′的输出端还经开关器SW分别与PMOS管4的栅极及电容器C的一端连接，电容器C的另一端与采样时钟产生电路5的第二采样时钟信号输出端连接，PMOS管4的漏极与电压信号输出端2连接，开关器SW的断开或闭合由采样时钟产生电路5中第一采样时钟信号输出端的采样时钟Φ1控制。

本发明实施例在5V单电源的工作条件下，若电压信号输入端1所输入的电压信号Vin为0V到5V(即输入正电压信号)，则运算放大器3′输出端所输出的电压大小将跟随其所输入电压信号Vin的大小，从而在电路的非采样时刻内，开关器SW闭合，将运算放大器3′输出端的电压输送至结点N处，且此时采样时钟产生电路5中第二采样时钟信号输出端的采样时钟Φ2为高电平(5V)，因此，此时电容器C上存储的电压差值为(Vin-5V)；而在电路的采样时刻内，开关器SW断开，使得结点N失去了到电源和地的直流通路，从而结点N成为浮空结点，因此，此时电容器C上存储的电压大小不变，仍为(Vin-5V)，且此时采样时钟Φ2为低电平(0V)，从而使得此时结点N的电压值为(Vin-5V-0V)，显然此时PMOS管4处于导通状态，从而将电压信号输入端1所输入的电压信号Vin输送至电压信号输出端2以被采样；

当电压信号输入端1所输入的电压信号Vin小于0V时(即输入负电压信号)，由于运算放大器3′的工作电压范围为0V到5V，从而此时的运算放大器3′无法像输入正电压信号时那样输出一个与输入电压Vin相等的电压信号，其输出端的电压将为0V。类似的，在电路的非采样时刻内，电容器C上存储的电压差值为-5V，因此，在电路的采样时刻内，结点N处的电压大小为-5V，那么此时电压信号输入端1所输入的电压信号Vin能够通过PMOS管4送至电压信号输出端2以被采样，且此时能够输送至电压信号输出端2的输入电压Vin的大小将受到PMOS管4阈值电压的限制。假设PMOS管4的阈值电压为1V，从而使得能够输出至电压信号输出端2的输入电压Vin的最低电压值为-4V。

本发明实施例中的PMOS管4可以采用各种不同类型的PMOS管或者传输门，电压跟随器3也可以使用OTA等器件来实现。

本发明还提出一种电压采样电路，该电压采样电路包括正负电压采样开关电路，其正负电压采样开关电路的电路原理参照上面实施例所述正负电压采样开关电路的电路原理，此处不再赘述。

本发明的有益效果是：本发明由于采用电压跟随器、开关器、电容器以及配合采样时钟产生电路所产生的适当采样时钟，实现了有效控制电路中PMOS管栅极电压的目的，从而不仅使得本发明中电压信号输入端所输入的正电压信号及负电压信号均能输出至电压信号输出端以被采样，而且还能极大的拓宽被采样正负电压信号的范围，从而扩大了本发明的应用场合。并且，本发明还具有电路结构简单的优点。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种正负电压采样开关电路，其特征在于，包括电压信号输入端、电压信号输出端、电压跟随器、PMOS管、采样时钟产生电路、开关器及电容器，其中：

所述电压跟随器，用于在非采样时刻内产生一个与所述电压信号输入端所输入电压信号相关的电压信号；

所述采样时钟产生电路，用于产生适当的采样时钟，控制所述开关器的断开或闭合，以及控制所述电容器一端的电压；

所述电容器，用于在非采样时刻内存储所述电压跟随器所产生的电压信号，以及在采样时刻内产生合适的PMOS管栅极电压，控制所述PMOS管的导通；

所述PMOS管，用于在采样时刻内将所述电压信号输入端所输入的电压信号输送至所述电压信号输出端以被采样；

所述采样时钟产生电路包括第一采样时钟信号输出端和第二采样时钟信号输出端；所述电压跟随器的输入端及所述PMOS管的源极均与所述电压信号输入端连接，所述电压跟随器的输出端经所述开关器分别与所述PMOS管的栅极及所述电容器的一端连接，所述电容器的另一端与所述第二采样时钟信号输出端连接，所述PMOS管的漏极与所述电压信号输出端连接，所述开关器的断开或闭合由所述第一采样时钟信号输出端的采样时钟信号控制。

2.根据权利要求1所述的正负电压采样开关电路，其特征在于：

所述第一采样时钟信号输出端的采样时钟信号为高电平时，所述开关器为闭合状态；

所述第一采样时钟信号输出端的采样时钟信号为低电平时，所述开关器为断开状态。

3.根据权利要求1所述的正负电压采样开关电路，特征在于：

所述第二采样时钟信号输出端的采样时钟信号为高电平时，所述PMOS管为截止状态，所述正负电压采样开关电路处于非采样时刻；

所述第二采样时钟信号输出端的采样时钟信号为低电平时，所述PMOS管为导通状态，所述正负电压采样开关电路处于采样时刻。

4.根据权利要求1所述的正负电压采样开关电路，其特征在于，所述第一采样时钟信号输出端的采样时钟信号的高电平宽度小于所述第二采样时钟信号输出端的采样时钟信号的高电平宽度。

5.根据权利要求1所述的正负电压采样开关电路，其特征在于，所述电压跟随器为单位增益负反馈连接的运算放大器。

6.根据权利要求5所述的正负电压采样开关电路，其特征在于，所述运算放大器的同相输入端与所述电压信号输入端连接，所述运算放大器的反相输入端与所述运算放大器的输出端连接，所述运算放大器的输出端还经所述开关器分别与所述PMOS管的栅极及所述电容器的一端连接。

7.一种电压采样电路，其特征在于，所述电压采样电路包括权利要求1-6中任一项所述的正负电压采样开关电路。