CN102621463A - 用于半导体测试装置具有气密式导通孔的载板及制造方法 - Google Patents
用于半导体测试装置具有气密式导通孔的载板及制造方法 Download PDFInfo
- Publication number
- CN102621463A CN102621463A CN2011100355221A CN201110035522A CN102621463A CN 102621463 A CN102621463 A CN 102621463A CN 2011100355221 A CN2011100355221 A CN 2011100355221A CN 201110035522 A CN201110035522 A CN 201110035522A CN 102621463 A CN102621463 A CN 102621463A
- Authority
- CN
- China
- Prior art keywords
- support plate
- perforation
- those
- air hermetic
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种用于半导体测试装置具有气密式导通孔的载板及制造方法,其主要于一载板上形成复数气密式导通孔,每一气密式导通孔具有一填充块,填充块未填满气密式导通孔,其剩余的空间可供连接器插设,然后导通连接器,连接器可连接其它装置,执行其它作业。所以本发明的载板上的该些气密式导通孔可供连接器插设,以扩充载板的功能,并可维持载板与半导体测试装置间的气密性,以固定载板于半导体测试装置。
Description
技术领域
本发明涉及一种半导体测试装置、载板及其制造方法,尤指一种具有气密式导通孔的载板及制造方法,并用于半导体测试装置。
背景技术
现今科技在不断研发与创新下,以往必需由许多大型电子电路结合才能完成的工作已完全由集成电路(integrated circuit,简称IC)所取代,由于IC在生产过程中乃经过多道的加工程序,因此为了确保产品质量,业者于IC制作完成后,均会进行电路检测作业,以检测IC于制作过程中,是否遭受损坏,进而检测出不良品。
在半导体产业的制造流程上,主要可分成IC设计、IC制程、IC测试及IC封装四大步骤。其中所谓的IC测试步骤,就是对IC进行电性特性检测,以检测和淘汰不合格的IC。进行IC测试时,利用测试卡的探针刺入载板的接点垫(pad)而构成电性接触,进而导通IC,再由探针所测得的测试讯号送往自动测试设备(ATE)做分析与判断,藉此可取IC的电性特性测试结果。
一般进行IC测试时,测试机台利用真空吸引方式固定载板,为了传递电子讯号并维持载板与测试机台间的真空状态,载板设有复数气密式导通孔,以防止空气泄漏。但是该些气密式导通孔上无法连接任何非采表面黏着技术(SMT)的电子组件,导致载板设置该些气密式导通孔的表面空间无法运用而闲置。
为了解决上述问题,本发明提供一种具有气密式导通孔的载板,载板具有复数气密式导通孔,该些气密式导通孔上可组装一压接式连接器,以充分运用载板上的表面空间,而该些气密式导通孔仍具有良好的气密性,于真空吸引载板时不会发生空气泄漏的情况。
发明内容
本发明的目的,在于提供一种具有气密式导通孔的载板,载板具有复数气密式导通孔,该些气密式导通孔上可使用压接式连接器,以扩充载板的功能,并使载板的表面空间充分地被运用,而该些气密式导通孔仍具有良好的气密性,于真空吸引载板时不会发生空气泄漏的情况。
本发明的技术方案:一种具有气密式导通孔的载板,是包含:
一穿孔,形成于一载板上,该穿孔于该载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,形成于该穿孔的内壁;以及
一填充块,该填充块的高度小于该载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端,该穿孔的该第一端是用以供一连接器的一接脚插设。
本发明中,其中该填充块包含:
一填充物,是设置于该穿孔内,并用以密封该穿孔的该第二端;以及
一导电层,设置于该穿孔的该第二端,用以填平该填充物表面,并镕合该金属层。
本发明中,其中该填充物为金属或树脂的任一种。
本发明中,其中该填充块的高度为该穿孔的深度扣除该接脚插设于第一端的长度。
本发明中,其中该填充块的高度介于该穿孔的深度的百分之十与其百分之五十之间。
本发明中,其中该连接器为压接式连接器。
本发明还同时公开了一种具有气密式导通孔的载板制造方法,是包含:
形成一穿孔于一载板,该穿孔于该载板的纵向高度边际位置形成一第一端及一第二端;
形成一金属层于该穿孔的内壁;以及
填充一填充块于该穿孔内,该填充块的高度小于该载板的纵向高度而设置于该穿孔内,并用以密封该穿孔的该第二端,该穿孔的该第一端是用以供一连接器的一接脚插设。
本发明中,其中该填充块的高度为该穿孔的深度扣除该接脚插设于第一端的长度。
本发明中,其中该填充块的高度介于该穿孔的深度的百分之十与其百分之五十之间。
本发明中,更包含:
回钻该穿孔的作业,以控制该填充块的高度。
本发明中,其中回钻该穿孔的作业是依据一预定高度从该穿孔的该第一端往该填充块进行回钻,以控制该填充块的高度。
本发明中,其中填充块更包含:
一设置于该穿孔内、并用以密封该穿孔的该第二端的填充物;以及
一设置于该穿孔的该第二端、用以填平该填充物表面并镕合该金属层的导电层。
本发明还同时公开了一种半导体测试装置,是包含:
一第一载板,具有复数第一气密式导通孔;
至少一第二载板,具有复数第二气密式导通孔,每一第二气密式导通孔是包含:
一穿孔,是形成于该第二载板上,该穿孔于该第二载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,设置于该穿孔的内壁;以及
一填充块,该填充块的高度小于该第二载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端;
至少一连接器,具有复数接脚,该些接脚插设于该第二载板的该些第二气密式导通孔;
一测试模块,具有一探针组及一测试卡,该探针组包含复数第一探针及复数第二探针,该第一载板及该第二载板设置于该测试模块,该些第一探针顶至该第一载板的该些第一气密式导通孔,该些第二探针顶至该些第二气密式导通孔的该些填充块,该连接器电性连接该测试卡;以及
一真空模块,真空吸取该第一载板,该第一载板及该第二载板间维持真空状态,以固定该第一载板于该测试模块,该测试卡透过该连接器、该第二载板及该探针组传导一电子讯号至该第一载板。
本发明中,其中该第一气密式导通孔是包含:
一穿孔,是形成于该第一载板上,该穿孔于该第一载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,设置于该穿孔的内壁;以及
一填充块,该填充块的高度小于该第一载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端。
本发明中,其中该导电块包含:
一填充物,设置于该穿孔内,用以密封该穿孔的该第二端;以及
一导电层,设置于该穿孔的该第二端,用以填平该填充物表面并镕合该金属层。
本发明中,其中该填充物为金属或树脂的任一种。
本发明中,其中该连接器为压接式连接器。
本发明也同时公开了一种半导体测试装置,是包含:
一载板,具有复数气密式导通孔,每一气密式导通孔是包含:
一穿孔,是形成于该载板上,该穿孔于该载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,设置于该穿孔的内壁;以及
一填充块,该填充块的高度小于该载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端;
至少一连接器,具有复数接脚,该些接脚插设于该些气密式导通孔;
一测试模块,具有一测试卡,该测试卡具有复数探针,该载板设置于该测试模块,该些探针顶至该些气密式导通孔的该些填充块;以及
一真空模块,真空吸取该载板,该载板与该测试模块间维持真空状态,以固定该载板于该测试模块,该些测试卡透过该些探针导通该连接器。
本发明中,其中该导电块包含:
一填充物,设置于该穿孔内,用以密封该穿孔的该第二端;以及
一导电层,设置于该穿孔的该第二端,用以填平该填充物表面并镕合该金属层。
本发明中,其中该填充物为金属或树脂的任一种。
本发明中,其中该连接器为压接式连接器。
本发明具有的有益效果:本发明提供一种用于半导体测试装置具有气密式导通孔的载板及制造方法,本发明主要利用填充块未填满气密式导通孔,剩余的空间可供连接器的接脚插设,然后导通连接器,连接器可连接其它装置,执行其它作业。所以本发明的载板具有气密式导通孔不但于测试过程中可用于传导电子讯号及防止空气泄漏,使载板与半导体测试装置间具有良好的气密性,载板可稳固地固定于半导体测试装置,气密式导通孔又可再利用,可组装压接式连接器扩充载板的功能,另可使载板的表面空间妥善地被利用,不会造成空间的闲置。
附图说明
图1:本发明的一较佳实施例的剖面图;
图2:本发明的一较佳实施例的流程图;
图3:本发明的另一较佳实施例的连接器组装于载板的示意图图;
图4:本发明的另一较佳实施例的剖面图;
图5:本发明的另一较佳实施例的装置图;以及
图6:本发明的另一较佳实施例的装置图。
【图号对照说明】
1 载板 10 气密式导通孔
101 穿孔 1011 第一端
1013 第二端 103 金属层
105 填充块 1051 填充物
1053 导电层 11 第一表面
12 第二表面 2 连接器
21 接脚 3 半导体测试装置
31 测试模块 311 测试平台
3111 固定区域 312 探针组
3121 第一探针 3123 第二探针
3125 固定座 313 测试卡
3131 探针 32 真空模块
4 半导体组件 5 载板
50 气密式导通孔 505 填充块
具体实施方式
为使对本发明的结构特征及所达成的功效有更进一步的了解与认识,用以较佳的实施例及附图配合详细的说明,说明如下:
一般载板固定于半导体测试装置的方式可利用真空吸引方式固定,载板具有复数气密式导通孔,该些气密式导通孔可防止空气泄漏,使载板与半导体测试装置之间维持真空状态,但该些气密式导通孔上无法采用非采表面黏着技术(SMT)的连接器,导致载板可设置组件的空间遭受限制。本发明提供一种具有气密式导通孔的载板,载板具有复数气密式导通孔,气密式导通孔上可组装一压接式连接器,使载板上的表面空间充分地被运用,而该些气密式导通孔仍具有良好的气密性,于真空吸引载板时不会发生空气泄漏的情况。
请参阅图1及图2,是本发明的一较佳实施例的剖面图及流程图。如图所示,本实施例提供一种具有气密式导通孔的载板1,复数气密式导通孔10形成于一载板1上。本实施例举该些气密式导通孔10的一气密式导通孔10进行说明,气密式导通孔10包含一穿孔101、一金属层103及一填充块105。气密式导通孔10的形成是先执行步骤S10,形成穿孔101于载板1,其中穿孔101于载板1的纵向高度边际位置形成一第一端1011及一第二端1013,载板1的纵向高度是载板1的一第一表面11至载板1的一第二表面12的高度,穿孔101的第一端1011是指穿孔101与第一表面11交界的位置,第二端1013是指穿孔101与第二表面12交界的位置。
接着执行步骤S12,形成金属层103于穿孔101的内壁,金属层103的一较佳实施例是利用电镀方式镀于穿孔101的内壁。然后执行步骤S14,填充填充块105于具有金属层103的穿孔101内,填充块105用以密封穿孔101的第二端1013,其中填充块105的高度小于载板1的纵向高度而设置于穿孔101内。
请一并参阅图3,是本发明的一较佳实施例的连接器组装于载板的示意图。如图所示,上述揭露填充块105密封穿孔101的第二端1013,而且其高度小于载板1的纵向高度并设置于穿孔101内,所以穿孔101中具有未设置填充块105的空间,未设置填充块105的空间是供一连接器2的一接脚21插设,其中连接器2的一较佳实施例为压接式连接器。而填充块105的高度是穿孔101的深度扣除连接器2的接脚21插设于穿孔101的第一端1011的长度,即表示主要依据连接器2的接脚21的长度决定填充块105的高度,依据目前连接器2的接脚21长度,填充块105的较佳高度大致介于穿孔101的深度的百分之十与百分之五十之间。
复参阅图2,上述揭露填充块105的高度的较佳实施例,因填充块105利用填塞方式填充于穿孔101内会产生误差,导致填充块105的高度无法完全符合一预订高度,为了控制填充块105的高度,以确保填充块105的高度符合一预订高度,更执行步骤S16,回钻穿孔101,即依据预订高度从穿孔101的第一端1011往填充块105进行回钻,以控制填充块105的高度。
请参阅图4,是本发明的另一较佳实施例的结构图。如图所示,本实施例的填充块105包含一填充物1051及一导电层1053,填充物1051设置于穿孔101内,并用以密封穿孔101的第二端1013,导电层1053设置于穿孔101的第二端1013,用以填平填充物1051的表面,并镕合于穿孔101的内壁的金属层103。导电层1053填平填充物1051的表面,主要使填充块105位于穿孔101的第二端1013的表面呈现平坦,以利探针接触确实,且避免损伤探针针头。
而导电层1053是利用电镀方式镀于填充物1051表面,其材质为金属,以填平填充物1051的表面并镕合于穿孔101内壁的金属层103,当载板1用于测试时,一测试卡的一探针顶接密封穿孔101的第二端1013的填充块105的导电层1053,导电层1053接触金属层103,以导通插设于穿孔101的第一端1011的连接器。
上述填充物1051的材料可使用树脂,因树脂为非导电材质,探针需接触形成于穿孔101的第二端1013的导电层1053而导通连接器。而填充物1051的材料亦可使用金属,例如:铜膏,此时可不须要设置导电层1053,探针只要顶到填充物1051,填充物1051接触金属层103即可导通连接器。为了防止因填充物1051位于穿孔101的第二端1013的表面不平坦,而导致探针无法确实接触至填充物1051,更损伤探针针头,所以利用导电层1053填平填充物1051位于穿孔101的第二端1013的表面,以利探针接触确实,且避免损伤探针针头。
请参阅图5,是本发明的另一较佳实施例的装置图。如图所示,上述实施例揭露具有气密式导通孔10的载板1用于一半导体测试装置3,本实施例的半导体测试装置3利用真空吸引方式固定载板1,半导体测试装置3另具有一测试模块31及一真空模块32,测试模块31包含一测试平台31及位于测试平台31下方的二测试卡313,每一测试卡313的前端具有复数探针3131,该些探针3131裸露于测试平台311上。当进行半导体组件4测试时,载板1承载待测试的一半导体组件4,并置放于测试平台311上,载板1具有该些气密式导通孔10,测试卡313的该些探针331顶至该些气密式导通孔10的填充块105。为了固定载板1于测试平台311,真空模块32使测试平台311设有该些探针3131的二固定区域3111与载板1间维持真空状态,以固定载板1于测试平台311。载板1的该些气密式导通孔10中具有填充块105,以防止空气从气密式导通孔10泄漏,维持二固定区域3111与载板1间为真空状态。如此该些探针3131藉由该些气密式导通孔10导通待测试的半导体组件4,测试卡313测试半导体组件4的电性特性。
然后气密式导通孔10未与探针3131接触的一端是供连接器2的一接脚21插设,连接器2可连接其它载板进行测试,或者连接其它测试装置对半导体组件4进行测试,所以气密式导通孔10不单只是用于传导电子讯号及防止空气泄漏,更供连接器2设置,以扩充半导体测试装置3的功能,并有效利用载板1的空间。
请参阅图6,是本发明的另一较佳实施例的装置图。如图所示,本实施例提供一种半导体测试装置3与图5所揭露的半导体测试装置3不同在于测试卡313电性连接载板1的方式。图5实施例的测试卡313的前端具有该些探针3131,设有该些探针3131的固定区域3111与载板1间维持真空状态时,空气可能从该些探针3131间泄漏至固定区域3111外面,所以本实施例是改善上述问题。
本实施例的测试卡313不具有复数探针,所以本实施例的半导体测试装置3具有二探针组312及二载板5,二探针组312分别设置于测试平台311的二固定区域3111内。每一探针组312具有复数第一探针3121、复数第二探针3123及一固定座3125,该些第一探针3121设置于固定座3125的一侧,该些第二探针3123设置于固定座3125的另一侧,并对应该些第一探针3121。
二载板5主要分别连结探针组312及测试卡313。二载板5分别设置于二固定区域3111的底部,每一载板5具有复数气密式导通孔50,该些气密式导通孔50具有复数填充块505,设置于固定区域3111的探针组312的该些第二探针3123顶接于该些气密式导通孔50的该些填充块505。二测试卡313分别连接一压接式连接器2,连接器2具有复数接脚21,该些接脚21插设于该些气密式导通孔50未设有该些填充块505的一端。
当进行半导体组件4测试时,承载待测试的半导体组件4的载板1设置于测试平台311,载板1的该些气密式导通孔10对应设置于二固定区域3111的二探针组312,每一探针组312的该些第一探针3121顶接于载板1的该些气密式导通孔10的复数填充块105,真空模块32使测试平台311的二固定区域3111与载板1间维持真空状态,以固定载板1于测试平台311上,如此二测试卡313透过二连接器2、设有二连接器2的二载板5及位于二固定区域3111内的二探针组312传导一电子讯号至设置于载板1的半导体测试组件4,以测试半导体组件4的电性特性。
二固定区域3111不会发生空气泄漏,主要因为设于测试平台311的载板1具有该些气密式导通孔10及位于二固定区域3111底部的二连结板5具有该些气密式导通孔505,可有效防止二固定区域3111与载板1间的空气泄漏。
由上述可知,本发明提供一种用于半导体测试装置具有气密式导通孔的载板及制造方法,本发明主要利用填充块未填满气密式导通孔,剩余的空间可供连接器的接脚插设,然后导通连接器,连接器可连接其它装置,执行其它作业。所以本发明的载板具有气密式导通孔不但于测试过程中可用于传导电子讯号及防止空气泄漏,使载板与半导体测试装置间具有良好的气密性,载板可稳固地固定于半导体测试装置,气密式导通孔又可再利用,可组装压接式连接器扩充载板的功能,另可使载板的表面空间妥善地被利用,不会造成空间的闲置。
综上所述,仅为本发明的较佳实施例而已,并非用来限定本发明实施的范围,凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰,均应包括于本发明的权利要求范围内。
Claims (15)
1.一种具有气密式导通孔的载板,其特征在于,是包含:
一穿孔,形成于一载板上,该穿孔于该载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,形成于该穿孔的内壁;以及
一填充块,该填充块的高度小于该载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端,该穿孔的该第一端是用以供一连接器的一接脚插设。
2.如权利要求1所述的具有气密式导通孔的载板,其特征在于,其中该填充块包含:
一填充物,是设置于该穿孔内,并用以密封该穿孔的该第二端;以及
一导电层,设置于该穿孔的该第二端,用以填平该填充物表面,并镕合该金属层。
3.如权利要求2所述的具有气密式导通孔的载板,其特征在于,其中该填充物为金属或树脂的任一种。
4.如权利要求1所述的具有气密式导通孔的载板,其特征在于,其中该填充块的高度为该穿孔的深度扣除该接脚插设于第一端的长度。
5.如权利要求1所述的具有气密式导通孔的载板,其特征在于,其中该填充块的高度介于该穿孔的深度的百分之十与其百分之五十之间。
6.如权利要求1所述的具有气密式导通孔的载板,其特征在于,其中该连接器为压接式连接器。
7.一种半导体测试装置,其特征在于,是包含:
一第一载板,具有复数第一气密式导通孔;
至少一第二载板,具有复数第二气密式导通孔,每一第二气密式导通孔是包含:
一穿孔,是形成于该第二载板上,该穿孔于该第二载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,设置于该穿孔的内壁;以及
一填充块,该填充块的高度小于该第二载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端;
至少一连接器,具有复数接脚,该些接脚插设于该第二载板的该些第二气密式导通孔;
一测试模块,具有一探针组及一测试卡,该探针组包含复数第一探针及复数第二探针,该第一载板及该第二载板设置于该测试模块,该些第一探针顶至该第一载板的该些第一气密式导通孔,该些第二探针顶至该些第二气密式导通孔的该些填充块,该连接器电性连接该测试卡;以及
一真空模块,真空吸取该第一载板,该第一载板及该第二载板间维持真空状态,以固定该第一载板于该测试模块,该测试卡透过该连接器、该第二载板及该探针组传导一电子讯号至该第一载板。
8.如权利要求13所述的半导体测试装置,其特征在于,其中该第一气密式导通孔是包含:
一穿孔,是形成于该第一载板上,该穿孔于该第一载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,设置于该穿孔的内壁;以及
一填充块,该填充块的高度小于该第一载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端。
9.如权利要求13或14所述的半导体测试装置,其特征在于,其中该导电块包含:
一填充物,设置于该穿孔内,用以密封该穿孔的该第二端;以及
一导电层,设置于该穿孔的该第二端,用以填平该填充物表面并镕合该金属层。
10.如权利要求15所述的半导体测试装置,其特征在于,其中该填充物为金属或树脂的任一种。
11.如权利要求13所述的半导体测试装置,其中该连接器为压接式连接器。
12.一种半导体测试装置,其特征在于,是包含:
一载板,具有复数气密式导通孔,每一气密式导通孔是包含:
一穿孔,是形成于该载板上,该穿孔于该载板的纵向高度边际位置形成一第一端及一第二端;
一金属层,设置于该穿孔的内壁;以及
一填充块,该填充块的高度小于该载板的纵向高度而设置于该穿孔内、并用以密封该穿孔的该第二端;
至少一连接器,具有复数接脚,该些接脚插设于该些气密式导通孔;
一测试模块,具有一测试卡,该测试卡具有复数探针,该载板设置于该测试模块,该些探针顶至该些气密式导通孔的该些填充块;以及
一真空模块,真空吸取该载板,该载板与该测试模块间维持真空状态,以固定该载板于该测试模块,该些测试卡透过该些探针导通该连接器。
13.如权利要求17所述的半导体测试装置,其特征在于,其中该导电块包含:
一填充物,设置于该穿孔内,用以密封该穿孔的该第二端;以及
一导电层,设置于该穿孔的该第二端,用以填平该填充物表面并镕合该金属层。
14.如权利要求18所述的半导体测试装置,其特征在于,其中该填充物为金属或树脂的任一种。
15.如权利要求17所述的半导体测试装置,其特征在于,其中该连接器为压接式连接器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110035522.1A CN102621463B (zh) | 2011-02-01 | 2011-02-01 | 用于半导体测试装置具有气密式导通孔的载板及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110035522.1A CN102621463B (zh) | 2011-02-01 | 2011-02-01 | 用于半导体测试装置具有气密式导通孔的载板及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102621463A true CN102621463A (zh) | 2012-08-01 |
CN102621463B CN102621463B (zh) | 2014-12-10 |
Family
ID=46561494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110035522.1A Expired - Fee Related CN102621463B (zh) | 2011-02-01 | 2011-02-01 | 用于半导体测试装置具有气密式导通孔的载板及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102621463B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105137318A (zh) * | 2015-09-21 | 2015-12-09 | 中国科学院电工研究所 | 一种压接式电力半导体模块测试工装 |
CN111665428A (zh) * | 2019-03-08 | 2020-09-15 | 致茂电子(苏州)有限公司 | 电子组件测试方法以及测试探针 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594133A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の試験装置 |
JPH09229998A (ja) * | 1996-02-20 | 1997-09-05 | Nec Corp | 半導体装置及びその測定用キャリア,測定用ソケット実装 基板及び半導体装置の試験,実装方法 |
CN1739033A (zh) * | 2003-01-14 | 2006-02-22 | 因芬尼昂技术股份公司 | 通用测量转接器系统 |
CN201039592Y (zh) * | 2006-12-22 | 2008-03-19 | 英业达股份有限公司 | 电路板加工用夹具 |
CN101213464A (zh) * | 2005-06-30 | 2008-07-02 | 泰瑞达公司 | 连接器到焊盘的印刷电路板转换器及其制造方法 |
-
2011
- 2011-02-01 CN CN201110035522.1A patent/CN102621463B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS594133A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の試験装置 |
JPH09229998A (ja) * | 1996-02-20 | 1997-09-05 | Nec Corp | 半導体装置及びその測定用キャリア,測定用ソケット実装 基板及び半導体装置の試験,実装方法 |
CN1739033A (zh) * | 2003-01-14 | 2006-02-22 | 因芬尼昂技术股份公司 | 通用测量转接器系统 |
CN101213464A (zh) * | 2005-06-30 | 2008-07-02 | 泰瑞达公司 | 连接器到焊盘的印刷电路板转换器及其制造方法 |
CN201039592Y (zh) * | 2006-12-22 | 2008-03-19 | 英业达股份有限公司 | 电路板加工用夹具 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105137318A (zh) * | 2015-09-21 | 2015-12-09 | 中国科学院电工研究所 | 一种压接式电力半导体模块测试工装 |
CN105137318B (zh) * | 2015-09-21 | 2018-01-09 | 中国科学院电工研究所 | 一种压接式电力半导体模块测试工装 |
CN111665428A (zh) * | 2019-03-08 | 2020-09-15 | 致茂电子(苏州)有限公司 | 电子组件测试方法以及测试探针 |
Also Published As
Publication number | Publication date |
---|---|
CN102621463B (zh) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI797770B (zh) | 用於半導體裝置的大量測試之屏蔽式插座及載體 | |
US7611377B2 (en) | Interface apparatus for electronic device test apparatus | |
KR101341566B1 (ko) | 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 | |
KR0175268B1 (ko) | 수평 하향식 접속 방식의 베어 칩 테스트 장치 | |
US10656200B2 (en) | High volume system level testing of devices with pop structures | |
CN102236071B (zh) | 测试装置及连接装置 | |
JP4765127B1 (ja) | トレーユニットおよび半導体デバイスの検査装置 | |
KR20050014864A (ko) | 인지된 양호한 다이를 산출하기 위한 테스트 방법 | |
TW201530166A (zh) | 半導體元件對準插座單元以及含其之半導體元件測試裝置 | |
JP2016095141A (ja) | 半導体デバイスの検査ユニット | |
CN109870644A (zh) | 高功率激光器芯片的可靠性测试设备 | |
KR100909966B1 (ko) | 멀티 프로브 카드 유니트 및 이를 구비한 프로브 검사 장치 | |
JP2007049161A (ja) | ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法 | |
CN102621463B (zh) | 用于半导体测试装置具有气密式导通孔的载板及制造方法 | |
KR20180001918A (ko) | 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법 | |
CN109073706B (zh) | 基片检测装置 | |
US20040100292A1 (en) | Socketless/boardless test interposer card | |
CN104813172B (zh) | 用于测试系统的接口 | |
JP2020017713A (ja) | 中間接続部材、および検査装置 | |
KR102243839B1 (ko) | 중간 접속 부재, 및 검사 장치 | |
KR102305873B1 (ko) | 삽발 기구 및 블록 부재의 교환 방법 | |
TWI408386B (zh) | A carrier plate having an airtight via hole for a semiconductor test apparatus, and a method of manufacturing the same | |
CN113504455A (zh) | 封装测试装置、封装测试方法及转接板的制备方法 | |
KR20220155054A (ko) | 테스트 보드 및 이를 포함하는 테스트 장치 | |
KR100709963B1 (ko) | 다수의 캐비티를 구비한 연성회로기판의 검사 시스템 및검사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141210 Termination date: 20200201 |
|
CF01 | Termination of patent right due to non-payment of annual fee |