CN102610280A - 修复存储芯片的方法和装置、存储芯片 - Google Patents

修复存储芯片的方法和装置、存储芯片 Download PDF

Info

Publication number
CN102610280A
CN102610280A CN2011100231873A CN201110023187A CN102610280A CN 102610280 A CN102610280 A CN 102610280A CN 2011100231873 A CN2011100231873 A CN 2011100231873A CN 201110023187 A CN201110023187 A CN 201110023187A CN 102610280 A CN102610280 A CN 102610280A
Authority
CN
China
Prior art keywords
interface
memory cell
address
module
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100231873A
Other languages
English (en)
Other versions
CN102610280B (zh
Inventor
苏志强
舒清明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co.,Ltd.
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201110023187.3A priority Critical patent/CN102610280B/zh
Publication of CN102610280A publication Critical patent/CN102610280A/zh
Application granted granted Critical
Publication of CN102610280B publication Critical patent/CN102610280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供了一种修复存储芯片的方法、装置和一种存储芯片,其中的方法具体包括:地址匹配步骤:通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作还包括针对正常存储单元所在的目标块进行擦除操作;过擦除检验步骤:通过第二接口,校验备份存储单元是否处于过擦除状态;软编程步骤:通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作;修复步骤:使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元;第一配置步骤:建立第一接口打开和第二接口关闭的第一配置;第二配置步骤:建立第一接口关闭和第二接口打开的第二配置。本发明能够在保持修复的灵活性和修复能力的同时,减小备份cell的损坏几率。

Description

修复存储芯片的方法和装置、存储芯片
技术领域
本发明涉及半导体芯片技术领域,特别是涉及一种修复存储芯片的方法和装置、一种存储芯片。
背景技术
目前,随着手机多媒体应用日渐增多的趋势,内存容量多寡已成为下一代手机能否添增各项多媒体功能的关键因素之一。常见的手机内存主要包含NOR Flash(或非闪存)、NAND Flash(与非闪存)、Low Power SRAM(低功耗随机存储器)及Pseudo SRAM(虚拟静态随机存取记忆体)等。然而,由于手机轻薄短小的趋势,内存芯片在系统产品中能用的空间愈来愈小,故将手机内存NOR Flash、NAND Flash、Low Power SRAM及Pseudo SRAM堆栈封装成一颗的多芯片封装(MCP,Multi-Chip Packaging)技术很普遍地应用在手机上,以节省空间达到轻薄短小的目的。
MCP存储器通常用来存储操作代码、协议代码等数据内容,为了这些数据内容的安全可靠性,其通常不允许一个存储单元(memory cell)的损坏。因此,除了正常cell阵列(假设数目为2048)外,MCP还会包括一些备份cell(假设数目为8);这样,在MCP产品出厂前,需要对其进行测试,以判断是否需要对其进行修复。
通常,MCP设置一个接口,在测试过程中,通过该接口可以对正常cell阵列进行读取(read)、编程(program)、擦除(erase)、擦除校验(EV,eraseverify)等操作,并且,将当前操作的地址和记录的坏地址进行匹配,若匹配成功,则选中备份cell,同时屏蔽相应的正常cell;这也是已有修复方法的流程。
但是,针对非易失存储器的一般设计而言,只能以整片、整块(block)或扇区(sector)的形式进行erase操作,导致已有修复方法的erase操作是针对正常cell阵列和备份cell所在的块(block)进行的;这样,如果在实现修复之前进行过很多次erase操作,则会导致备份cell出现严重的过擦除(overerase)现象,从而增加备份cell的损坏几率,使得这些备份cell已经坏掉不能使用,这就给MCP的修复带来难题。
针对备份cell的over erase现象,还有一些修复方法会在实现修复之前避免进行erase操作,也即,减少erase操作次数,不仅起不到应有的效果,而且会大大限制修复的灵活性和修复能力。
总之,需要本领域技术人员迫切解决的一个技术问题就是:如何能够在保持修复的灵活性和修复能力的同时,减小备份cell的损坏几率。
发明内容
本发明所要解决的技术问题是提供一种修复存储芯片的方法和装置、一种存储芯片,能够在保持修复的灵活性和修复能力的同时,减小备份cell的损坏几率。
为了解决上述问题,本发明公开了一种修复存储芯片的方法,包括:
地址匹配步骤:通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,若匹配成功,则执行修复步骤,否则执行第一配置步骤;所述地址匹配操作还包括针对正常存储单元所在的目标块进行擦除操作;
过擦除检验步骤:在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则执行软编程步骤,否则,转向修复步骤;
软编程步骤:通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作,并在软编程结束后转向修复步骤;
修复步骤:使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并执行第二配置步骤:
第一配置步骤:针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
第二配置步骤:针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
优选的,所述方法还包括:
软编程校验步骤:校验备份存储单元的阈值电压是否大于零,若是,则结束软编程操作,,并转向修复步骤,否则,返回软编程步骤继续执行软编程操作。
优选的,在所述擦除操作之前,所述方法还包括:
预编程步骤:通过第二接口,对备份存储单元进行预编程操作。
优选的,在所述预编程步骤之前,所述方法还包括:
预编程校验步骤:通过第二接口,校验备份存储单元是否需要进行预编程操作,若是,则执行预编程步骤,否则,执行地址匹配步骤。
优选的,所述方法还包括:
设置步骤:设置寄存器,由该寄存器的输出控制所述第一接口和第二接口的打开和关闭。
优选的,所述方法还包括:
使用步骤:在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
另一方面,本发明还公开了一种修复存储芯片的装置,包括:
地址匹配模块,用于通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作当前地址匹配操作地址,若匹配成功,则触发修复模块,否则触发第一配置模块;所述地址匹配操作还包括针对正常存储单元所在的目标块进行擦除操作;
过擦除检验模块,与修复模块连接,用于在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则触发软编程模块;
软编程模块,与修复模块连接,用于通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作;
修复模块,用于使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并触发第二配置模块:
第一配置模块,用于针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;及
第二配置模块,用于针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
优选的,所述装置还包括:
软编程校验模块,用于校验备份存储单元的阈值电压是否大于零,若是,则通知所述软编程模块结束软编程操作,否则,通知所述软编程模块继续执行软编程操作。
优选的,所述装置还包括:
预编程模块,用于在所述擦除操作之前,通过第二接口,对备份存储单元进行预编程操作。
优选的,所述装置还包括:
预编程校验模块,与所述预编程模块和地址匹配模块相连,用于在触发所述预编程模块之前,通过第二接口,校验备份存储单元是否需要进行预编程操作。
优选的,所述装置还包括:
寄存器,其与所述第一接口和第二接口相连,用于控制所述第一接口和第二接口的打开和关闭。
优选的,所述装置还包括:
使用模块,用于在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
另一方面,本发明还公开了一种存储芯片,包括:正常存储单元和互联的第一接口,以及,备份存储单元和相连的第二接口;其中,
所述正常存储单元,通过第一接口接受地址匹配操作,其中,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,以及,针对正常存储单元所在的目标块进行擦除操作;
所述备份存储单元,在所述擦除操作成功后,通过第二接口接受过擦除校验操作,以及,处于过擦除状态的备份存储单元,通过第二接口接受软编程操作;
在匹配成功时,软编程操作结束的备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,所述存储芯片还包括:
第一配置模块,用于针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
在匹配失败时,所述存储芯片还包括:
第二配置模块,用于针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
优选的,所述存储芯片还包括:
寄存器,其与所述第一接口和第二接口相连,用于控制所述第一接口和第二接口的打开和关闭。
优选的,所述存储芯片还包括:
使用模块,用于在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
与背景技术的已有方法相比,本发明具有以下优点:
在存储芯片中增加第二接口,由该第二接口进行备份cell的寻址;这样,在每次erase操作成功后,可以通过该第二接口检查备份cell是否处于过擦除状态,一旦发现处于过擦除状态的备份cell,则可通过软编程操作及时将这些备份cell的VT恢复到正常的擦除状态;因此,备份cell在实现修复前不会保留在过擦除状态,故相对于背景技术的已有方法,本发明能够大大减小用于实现修复的备份cell的损坏几率。同时,由于本发明对erase操作的次数没有限制,故不丧失修复的灵活性和修复能力。
其次,本发明还可以增加软编程校验步骤,以确保经软编程步骤后,备份cell的VT能够恢复到正常的擦除状态,从而避免下一次erase操作成功后出现处于过擦除状态的备份cell。
再者,本发明还可以在erase操作之前,先把备份cell的VT预编程到高阈值状态,以避免本次erase操作成功后出现处于过擦除状态的备份cell。
附图说明
图1是本发明一种修复存储芯片的方法实施例1的流程图;
图2是本发明一种修复存储芯片的方法实施例2的流程图;
图3是本发明一种修复存储芯片的方法实施例3的流程图;
图4是本发明一种修复存储芯片的装置实施例的结构图;
图5是本发明一种存储芯片实施例的结构图;
图6是本发明的存储芯片在测试过程中的一种应用示例。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例的核心构思之一在于,在存储芯片中增加第二接口,由该第二接口进行备份cell的寻址;这样,在擦除操作成功后,可以通过该第二接口检查备份cell是否处于过擦除状态,并通过软编程操作对处于过擦除状态的备份cell进行修正,避免这些备份cell保留在过擦除状态,从而能够减小备份cell的损坏几率。
参照图1,示出了本发明一种修复存储芯片的方法实施例1的流程图,具体可以包括:
地址匹配步骤101、通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作可以包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,若匹配成功,则执行修复步骤104,否则执行第一配置步骤105;所述地址匹配操作还可以包括针对正常存储单元所在的目标块进行擦除操作;
本发明可以应用于各种存储芯片的修复,例如,Flash芯片,EEPROM(电可擦可编程只读存储器,Electrically Erasable Programmable Read-OnlyMemory)芯片等,对于Flash芯片,其又可以包括SLC Flash Memory(单层单元闪存)和MLC Flash Memory(多层单元闪存),其中,在SLC FlashMemory中,一个存储单元包括一个晶体管和一个电容,以存储一位数据来表示两个状态(0、1);在MLC Flash Memory中,一个存储单元(cell)包括两个晶体管和两个电容,以存储两位数据来表示四个状态(00、01、10、11)。下面仅仅以Flash芯片为例进行说明,其它存储芯片请参照即可。
为了在修复存储芯片的过程中对正常cell进行各种操作,可以通过第一接口来进行正常cell的寻址。以地址匹配操作为例,除了erase操作和将当前地址匹配操作地址和记录的错误地址进行匹配的操作外,其还可以包括对正常cell阵列进行read、program、EV等。
过擦除检验步骤102、在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则执行软编程步骤103,否则,转向修复步骤104;
为了在修复存储芯片的过程中对备份cell进行各种操作,可以通过第二接口来进行备份cell的寻址。
由于erase操作是针对正常cell阵列所在的目标block进行的,且目标block中会覆盖掉备份cell;这样,为避免实现修复之前多次erase操作导致的备份cell的过擦除现象,本发明实施例在每次erase操作成功后,都会对备份cell执行过擦除检验(OEV、over erase verify)。
在具体实现中,所述OEV主要是校验擦除后备份cell的阈值电压(VT)是否低于擦除状态的下限,可以通过读出备份cell的浮动栅极(FG,floating gate)中的电荷,转化为电压后与参考电压进行对比判断获知。
软编程步骤103、通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作,并在软编程结束后转向修复步骤104;
由于在每次erase操作成功后,一旦发现处于过擦除状态的备份cell,则立即通过软编程操作,及时将其VT恢复到正常的擦除状态;因此,在实现修复之前即使进行了多次erase操作,本发明都能够避免备份cell保留在过擦除状态,从而能够减小备份cell的损坏几率。
修复步骤104、使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并执行第二配置步骤106:
在实际中,所述替代可以通过选中备份cell,同时屏蔽与当前地址匹配操作地址对应的正常cell等操作来实现。
这里,用于实现修复的备份cell的来源主要可以包括:一是经OEV步骤102校验的不处于过擦除状态的备份cell,二是,虽然经OEV步骤102校验得知处于过擦除状态,但经软编程步骤103后,备份cell的VT恢复到了正常的擦除状态。也即,用于实现修复的备份cell在修复时不处于过擦除状态。
更为重要的是,由于在每次erase操作成功后,一旦发现处于过擦除状态的备份cell,则通过软编程操作及时将备份cell的VT恢复到正常的擦除状态;因此,备份cell在实现修复前不会保留在过擦除状态,故相对于背景技术的已有方法,本发明能够大大减小用于实现修复的备份cell的损坏几率。
第一配置步骤105、针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
第二配置步骤106、针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
在修复存储芯片的过程中,应在第一接口打开的情况下,通过该第一接口进行正常cell的寻址,以及,应在第二接口打开的情况下,通过该第二接口进行备份cell的寻址。
为了在测试过程中实现所述两个接口的控制,在本发明的一种优选实施例中,还可以包括设置步骤:设置寄存器,由该寄存器的输出控制所述第一接口和第二接口的打开和关闭。例如,在测试过程中,可以直接在存储芯片中设置一个寄存器,在该寄存器输出为1时,则强制把接口1和接口2全部打开。而在测试完成后,则将该寄存器的值清除,取消其控制功能。
以上对所述两个接口在测试过程(包括本发明的存储芯片修复过程)中的状态进行了说明,具体而言,在测试过程中,只要用到一接口,就需要将其打开,而在不用时它的状态是打开或关闭均可。
但是,在存储芯片产品出厂后,用户使用存储芯片的过程中,所述两个接口只能一个打开,否则会引起寻址的混乱,从而影响用户的正常使用。实际上,哪个接口打开,是取决于当前地址匹配操作地址是否实现修复的:如果没有实现修复,则第一接口打开和第二接口关闭;如果实现了修复,则第一接口关闭和第二接口打开。
因此,为保证用户对存储芯片的正常使用,本发明在修复存储芯片的过程中,依据当前地址匹配操作地址是否实现了修复,建立相应的第一配置或第二配置。这样,在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
可以理解,为了减小正常cell的损坏几率,在实际中,所述方法还可以包括:
第一过擦除检验步骤:在所述擦除操作成功后,通过第一接口,校验正常存储单元是否处于过擦除状态,若是,则执行第一软编程步骤;
第一软编程步骤:通过第一接口,对处于过擦除状态的正常存储单元进行软编程操作。
这样,在校验是否出现过擦除状态的过程中,不仅校验了备份cell,而且同时校验了正常cell。并且,如果校验得知处于过擦除状态的cell,则会通过相应的接口对其进行软编程操作,及时将其VT恢复到正常的擦除状态;因此,在实现修复之前即使进行了多次erase操作,本发明都能够避免存储芯片中所有cell保留在过擦除状态,从而能够减小所有cell的损坏几率。
参照图2,示出了本发明一种修复存储芯片的方法实施例2的流程图,具体可以包括:
地址匹配步骤201、通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作可以包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,若匹配成功,则执行修复步骤205,否则执行第一配置步骤206;所述地址匹配操作还可以包括针对正常存储单元所在的目标块进行擦除操作;
过擦除检验步骤202、在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则执行软编程步骤203,否则转向修复步骤205;
软编程步骤203、通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作;
软编程校验步骤204、校验备份存储单元的阈值电压是否大于零,若是,则结束软编程操作,并转向修复步骤205,否则,返回软编程步骤203继续执行软编程操作;
修复步骤205、使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并执行第二配置步骤207:
第一配置步骤206、针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
第二配置步骤207、针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
本实施例与实施例1的区别在于,增加了软编程校验步骤204,以确保经软编程步骤203后,备份cell的VT能够恢复到正常的擦除状态。
参照图3,示出了本发明一种修复存储芯片的方法实施例3的流程图,具体可以包括:
预编程步骤301、在擦除操作之前,通过第二接口,对备份存储单元进行预编程操作;
地址匹配步骤302、通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作可以包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,若匹配成功,则执行修复步骤305,否则执行第一配置步骤306;所述地址匹配操作还可以包括针对正常存储单元所在的目标块进行擦除操作;
过擦除检验步骤303、在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则执行软编程步骤304,否则,转向修复步骤305;
软编程步骤304、通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作,并在软编程结束后转向修复步骤305;
修复步骤305、使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并执行第二配置步骤307:
第一配置步骤306、针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
第二配置步骤307、针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
相对于实施例1在出现处于过擦除状态的备份cell后,通过软编程操作,及时将这些备份cell的VT恢复到正常的擦除状态;本实施例在erase操作之前,先把备份cell的VT预编程到高阈值状态,以避免erase操作成功后出现处于过擦除状态的备份cell。
以SLC Flash Memory为例,预编程操作主要是针对备份cell写入0,以提高擦除的稳定性。一种将cell写入0的方法可以为:在备份cell的栅极(G,gate)端加一高电压,如10V,并注入6V的电压至漏极(D,drain)、注入约0V的电压至源极(S,source),从而使将大量的电子注入浮动栅极FG,使VT上升。
可以理解的是,在实际中,对于备份cell而言,并不是必须执行预编程步骤301,即其中的数据本来就是“0”,那么此时就可以不必要执行预编程步骤301。因此,在本发明的一种优选实施例中,在所述预编程步骤301之前,所述方法还可以包括:
预编程校验步骤:通过第二接口,校验备份存储单元是否需要进行预编程操作。
若是,则执行预编程步骤,否则,执行地址匹配步骤。这样,只对需要执行预编程步骤301的备份cell,如数据为“1”的cell进行预编程操作即可。
与前述方法实施例相应,本发明还公开了一种修复存储芯片的装置实施例,参照图4,具体可以包括:
地址匹配模块401,用于通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作当前地址匹配操作地址,若匹配成功,则触发修复模块,否则触发第一配置模块;所述地址匹配操作还包括针对正常存储单元所在的目标块进行擦除操作;
过擦除检验模块402,与修复模块404连接,用于在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则触发软编程模块;
软编程模块403,与修复模块连接404,用于通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作;
修复模块404,用于使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并触发第二配置模块:
第一配置模块405,用于针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;及
第二配置模块406,用于针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
需要说明的是,过擦除检验模块402和软编程模块403均与修复模块404相连,使得修复模块404使用的实现修复的备份cell的来源主要可以包括:一是经OEV校验的不处于过擦除状态的备份cell,二是,虽然经OEV校验得知处于过擦除状态,但经软编程彩妆后,备份cell的VT恢复到了正常的擦除状态。也即,用于实现修复的备份cell在修复时不处于过擦除状态。
在实际中,第一配置模块405和第二配置模块406可以复用同一配置模块,本发明对此不加以限制。
在本发明的一种优选实施例中,所述装置还可以包括:
软编程校验模块,用于校验备份存储单元的阈值电压是否大于零,若是,则通知所述软编程模块结束软编程操作,否则,通知所述软编程模块继续执行软编程操作。
在本发明的另一种优选实施例中,所述装置还可以还包括:
预编程模块,用于在所述擦除操作之前,通过第二接口,对备份存储单元进行预编程操作。
在这种情形下,更为优选的是,所述装置还可以包括:
预编程校验模块,与所述预编程模块和地址匹配模块相连,用于在触发所述预编程模块之前,通过第二接口,校验备份存储单元是否需要进行预编程操作。
在本发明的一种优选实施例中,还可以在所述装置中设计一寄存器,其与所述第一接口和第二接口相连,用于控制所述第一接口和第二接口的打开和关闭。
在本发明实施例中,优选的是,所述装置还可以包括:
使用模块,用于在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
前面对本发明修复存储芯片的方法和装置进行了详细描述,可以看出,本发明也可以提供一种存储芯片实施例,参照图5,具体可以包括:正常存储单元501和互联的第一接口502,以及,备份存储单元503和相连的第二接口504;其中,
所述正常存储单元501,可通过第一接口502接受地址匹配操作,其中,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,以及,针对正常存储单元所在的目标块进行擦除操作;
所述备份存储单元503,在所述擦除操作成功后,可通过第二接口504接受过擦除校验操作,以及,处于过擦除状态的备份存储单元503,可通过第二接口504接受软编程操作;
在匹配成功时,软编程操作结束的备份存储单元503替代与当前地址匹配操作地址对应的正常存储单元501,此时,所述存储芯片还可以包括:
第一配置模块505,用于针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
在匹配失败时,所述存储芯片还可以包括:
第二配置模块506,用于针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
在本发明的一种优选实施例中,可以在所述存储芯片中设计一寄存器,其与所述第一接口和第二接口相连,用于控制所述第一接口和第二接口的打开和关闭。例如,在测试过程中,可以直接在存储芯片中设置一个寄存器,在该寄存器输出为1时,则强制把接口1和接口2全部打开。而在测试完成后,则将该寄存器的值清除,取消其控制功能。
在本发明的另一种优选实施例中,所述存储芯片还可以包括:
使用模块,用于在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
参照图6,示出了本发明的存储芯片在测试过程中的一种应用示例,其中,正常cell阵列601和备份cell602分别通过第一接口603和第二接口604与修复选通模块605相连;另外,修复选通模块605通过地址匹配模块606与固化模块607和寻址模块608相连,并且,修复选通模块605还分别与校验编程模块609和测试配置模块610相连。
在测试过程中,可强制选择第一接口603和/或第二接口604,例如,在选择第二接口604时,可专门对备份cell602进行测试,以保证第二接口604相连的备份cell602不会出现过擦除现象。
在正常使用中,可由地址匹配模块606通过固化模块607和寻址模块608的输出进行比较得到当前地址匹配结果来选择第一接口或者第二接口。
需要说明的是,测试配置模块610只有在测试过程中有效,用来强制第一接口603或第二接口604有效,针对第一接口603或者第二接口604进行测试,而测试完成后,测试配置模块610无效,对第一接口603或者第二接口604的开通直接由地址匹配模块606根据存储芯片的内部配置来决定,这里省略了图5中的第一配置模块和第二配置模块,在实际中参照即可。
对于存储芯片实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种修复存储芯片的方法和装置、一种存储芯片,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种修复存储芯片的方法,其特征在于,包括:
地址匹配步骤:通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,若匹配成功,则执行修复步骤,否则执行第一配置步骤;所述地址匹配操作还包括针对正常存储单元所在的目标块进行擦除操作;
过擦除检验步骤:在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则执行软编程步骤,否则,转向修复步骤;
软编程步骤:通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作,并在软编程结束后转向修复步骤;
修复步骤:使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并执行第二配置步骤;
第一配置步骤:针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
第二配置步骤:针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
2.如权利要求1所述的方法,其特征在于,还包括:
软编程校验步骤:校验备份存储单元的阈值电压是否大于零,若是,则结束软编程操作,,并转向修复步骤,否则,返回软编程步骤继续执行软编程操作。
3.如权利要求1所述的方法,其特征在于,在所述擦除操作之前,所述方法还包括:
预编程步骤:通过第二接口,对备份存储单元进行预编程操作。
4.如权利要求3所述的方法,其特征在于,在所述预编程步骤之前,所述方法还包括:
预编程校验步骤:通过第二接口,校验备份存储单元是否需要进行预编程操作,若是,则执行预编程步骤,否则,执行地址匹配步骤。
5.如权利要求1所述的方法,其特征在于,还包括:
设置步骤:设置寄存器,由该寄存器的输出控制所述第一接口和第二接口的打开和关闭。
6.如权利要求1至5中任一项所述的方法,其特征在于,还包括:
使用步骤:在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
7.一种修复存储芯片的装置,其特征在于,包括:
地址匹配模块,用于通过第一接口,对正常存储单元进行地址匹配操作,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作当前地址匹配操作地址,若匹配成功,则触发修复模块,否则触发第一配置模块;所述地址匹配操作还包括针对正常存储单元所在的目标块进行擦除操作;
过擦除检验模块,与修复模块连接,用于在所述擦除操作成功后,通过第二接口,校验备份存储单元是否处于过擦除状态,若是,则触发软编程模块;
软编程模块,与修复模块连接,用于通过第二接口,对处于过擦除状态的备份存储单元进行软编程操作;
修复模块,用于使用备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,并触发第二配置模块:
第一配置模块,用于针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;及
第二配置模块,用于针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
8.如权利要求7所述的装置,其特征在于,还包括:
软编程校验模块,用于校验备份存储单元的阈值电压是否大于零,若是,则通知所述软编程模块结束软编程操作,否则,通知所述软编程模块继续执行软编程操作。
9.如权利要求7所述的装置,其特征在于,还包括:
预编程模块,用于在所述擦除操作之前,通过第二接口,对备份存储单元进行预编程操作。
10.如权利要求9所述的装置,其特征在于,还包括:
预编程校验模块,与所述预编程模块和地址匹配模块相连,用于在触发所述预编程模块之前,通过第二接口,校验备份存储单元是否需要进行预编程操作。
11.如权利要求7所述的装置,其特征在于,还包括:
寄存器,其与所述第一接口和第二接口相连,用于控制所述第一接口和第二接口的打开和关闭。
12.如权利要求7至11中任一项所述的装置,其特征在于,还包括:
使用模块,用于在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
13.一种存储芯片,其特征在于,包括:正常存储单元和互联的第一接口,以及,备份存储单元和相连的第二接口;其中,
所述正常存储单元,通过第一接口接受地址匹配操作,其中,所述地址匹配操作包括将当前地址匹配操作地址和记录的错误地址进行匹配的操作,以及,针对正常存储单元所在的目标块进行擦除操作;
所述备份存储单元,在所述擦除操作成功后,通过第二接口接受过擦除校验操作,以及,处于过擦除状态的备份存储单元,通过第二接口接受软编程操作;
在匹配成功时,软编程操作结束的备份存储单元替代与当前地址匹配操作地址对应的正常存储单元,所述存储芯片还包括:
第一配置模块,用于针对当前地址匹配操作地址,建立第一接口打开和第二接口关闭的第一配置;
在匹配失败时,所述存储芯片还包括:
第二配置模块,用于针对当前地址匹配操作地址,建立第一接口关闭和第二接口打开的第二配置。
14.如权利要求13所述的存储芯片,其特征在于,还包括:
寄存器,其与所述第一接口和第二接口相连,用于控制所述第一接口和第二接口的打开和关闭。
15.如权利要求13所述的存储芯片,其特征在于,还包括:
使用模块,用于在用户使用存储芯片的过程中,若用户输入的地址与第一配置相匹配,则打开第一接口,以及关闭第二接口;若用户输入的地址与第二配置相匹配,则关闭第一接口,以及打开第二接口。
CN201110023187.3A 2011-01-20 2011-01-20 修复存储芯片的方法和装置、存储芯片 Active CN102610280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110023187.3A CN102610280B (zh) 2011-01-20 2011-01-20 修复存储芯片的方法和装置、存储芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110023187.3A CN102610280B (zh) 2011-01-20 2011-01-20 修复存储芯片的方法和装置、存储芯片

Publications (2)

Publication Number Publication Date
CN102610280A true CN102610280A (zh) 2012-07-25
CN102610280B CN102610280B (zh) 2015-05-27

Family

ID=46527592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110023187.3A Active CN102610280B (zh) 2011-01-20 2011-01-20 修复存储芯片的方法和装置、存储芯片

Country Status (1)

Country Link
CN (1) CN102610280B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282338A (zh) * 2013-07-11 2015-01-14 北京兆易创新科技股份有限公司 一种非易失性存储器上电的方法及装置
CN104681096A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104751897A (zh) * 2013-12-26 2015-07-01 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法
CN104751889A (zh) * 2013-12-26 2015-07-01 北京兆易创新科技股份有限公司 一种非易失性存储器的复位方法
CN104751883A (zh) * 2013-12-26 2015-07-01 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法
CN110473585A (zh) * 2019-07-31 2019-11-19 珠海博雅科技有限公司 一种擦失效存储单元的替换方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703755A (zh) * 2002-08-16 2005-11-30 米克伦技术公司 用于自测和修复存储模块的系统和方法
CN101236785A (zh) * 2007-02-01 2008-08-06 旺宏电子股份有限公司 改善电荷捕捉存储单元过擦除效应的方法及其电荷捕捉存储器结构
CN101471141A (zh) * 2007-12-28 2009-07-01 海力士半导体有限公司 执行故障测试、块管理、擦除以及编程的方法
CN101533673A (zh) * 2008-03-14 2009-09-16 海力士半导体有限公司 测试非易失性存储设备的方法
US20090257296A1 (en) * 2008-04-09 2009-10-15 Ong Adrian E Programmable memory repair scheme
CN101923899A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703755A (zh) * 2002-08-16 2005-11-30 米克伦技术公司 用于自测和修复存储模块的系统和方法
CN101236785A (zh) * 2007-02-01 2008-08-06 旺宏电子股份有限公司 改善电荷捕捉存储单元过擦除效应的方法及其电荷捕捉存储器结构
CN101471141A (zh) * 2007-12-28 2009-07-01 海力士半导体有限公司 执行故障测试、块管理、擦除以及编程的方法
CN101533673A (zh) * 2008-03-14 2009-09-16 海力士半导体有限公司 测试非易失性存储设备的方法
US20090257296A1 (en) * 2008-04-09 2009-10-15 Ong Adrian E Programmable memory repair scheme
CN101923899A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
岳丽华 等: "一种自适应的复合多路flash存储结构", 《中国科学技术大学学报》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282338A (zh) * 2013-07-11 2015-01-14 北京兆易创新科技股份有限公司 一种非易失性存储器上电的方法及装置
CN104681096A (zh) * 2013-11-27 2015-06-03 北京兆易创新科技股份有限公司 一种非易失性存储器的修复方法
CN104751897A (zh) * 2013-12-26 2015-07-01 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法
CN104751889A (zh) * 2013-12-26 2015-07-01 北京兆易创新科技股份有限公司 一种非易失性存储器的复位方法
CN104751883A (zh) * 2013-12-26 2015-07-01 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法
CN104751897B (zh) * 2013-12-26 2018-02-06 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法
CN104751889B (zh) * 2013-12-26 2018-05-15 北京兆易创新科技股份有限公司 一种非易失性存储器的复位方法
CN104751883B (zh) * 2013-12-26 2018-09-07 北京兆易创新科技股份有限公司 一种非易失性存储器的编程方法
CN110473585A (zh) * 2019-07-31 2019-11-19 珠海博雅科技有限公司 一种擦失效存储单元的替换方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN102610280B (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
US8255619B2 (en) Memory device with vertically embedded non flash non volatile memory for emulation of NAND flash memory
CN102610280B (zh) 修复存储芯片的方法和装置、存储芯片
CN102800362B (zh) 非易失存储器的过擦除处理方法和处理系统
TW201511009A (zh) 使用新興非揮發性記憶體元件及快閃記憶體
US20090185421A1 (en) Charge-Trap Flash Memory Device with Reduced Erasure Stress and Related Programming and Erasing Methods Thereof
US8929151B2 (en) Extended select gate lifetime
US8432752B2 (en) Adaptive write procedures for non-volatile memory using verify read
CN107958687B (zh) 存储器编程方法、存储器控制电路单元及其存储装置
CN101800077A (zh) 一种对闪存进行数据编程的方法和装置
US8036034B2 (en) Semiconductor storage device equipped with a sense amplifier for reading data and threshold-voltage-information data
US10249376B2 (en) Flash memory storage device and operating method thereof
TWI556248B (zh) 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
CN102800365A (zh) 非易失存储器的测试校验方法和系统
CN113096708A (zh) 存储器装置及其操作方法
WO2023028846A1 (zh) 存储器、存储器的编程方法及编程验证方法、存储器系统
CN103594116A (zh) 数据读取方法、控制电路、存储器模块与存储器存储装置
KR20210069262A (ko) 메모리 장치 및 그것의 동작 방법
US11557349B2 (en) Memory device and method of operating the memory device
JPH0210598A (ja) 記憶装置
CN102591738B (zh) 数据管理方法、存储器控制器与嵌入式存储器储存装置
CN103971746A (zh) 固态存储装置及其数据擦除方法
US20080101118A1 (en) Method for preventing over-erasing of unused column redundant memory cells in a flash memory having single-transistor memory cells
CN106653080B (zh) 快闪存储器与增进快闪存储器可靠性的方法
KR20070110634A (ko) 플래쉬 메모리 장치의 소거 방법
US20240111448A1 (en) Memory control circuit unit, memory storage device, and clock signal control method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING GIGADEVICE SEMICONDUCTOR INC. TO: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address