CN102608513A - 射频开关芯片的在片测试结构和测试方法 - Google Patents
射频开关芯片的在片测试结构和测试方法 Download PDFInfo
- Publication number
- CN102608513A CN102608513A CN2011100230527A CN201110023052A CN102608513A CN 102608513 A CN102608513 A CN 102608513A CN 2011100230527 A CN2011100230527 A CN 2011100230527A CN 201110023052 A CN201110023052 A CN 201110023052A CN 102608513 A CN102608513 A CN 102608513A
- Authority
- CN
- China
- Prior art keywords
- signal
- ground
- control signal
- nmos pipe
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种射频开关芯片的在片测试结构，耦合于天线端和发射端间的开关电路一和耦合于天线端和接收端间的开关电路二为对称设置，包括两个用于和测试信号相连接的地-信号-地端口，第一个地-信号-地端口和天线端相连、第二个地-信号-地端口与接收端和发射端中的一个相连，另一个接收端或发射端和一在片的50欧姆电阻相连。本发明公开了一种射频开关芯片的在片测试结构的测试方法。本发明能减少GSG端口、缩小芯片面积、提高测试的方便性和准确性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种射频开关芯片的在片测试结构；本发明还涉及一种射频开关芯片的在片测试结构的测试方法。
背景技术
在雷达、通信和其它微波系统中，需要对信号的传输进行控制，需要各种射频微波的控制电路或单芯片，微波和射频开关是这类收发系统的核心器件之一，通常采用PIN管、FET管、变容管和肖特基管等高频器件来实现。如图1所示，为一种现有射频开关芯片的在片(on wafer)测试结构的示意图，现有射频开关芯片的在片测试结构形成于一硅片上，包括天线端ANT、发射端TX和接收端RX、三个地-信号-地(GSG)端口，所述3个GSG端口分别为G-ANT-G端口、G-TX-G端口和G-RX-G端口，并且分别对应和天线端ANT、发射端TX和接收端RX相连。现有射频开关芯片的在片测试结构还包括四个NMOS管，分别为第一NMOS管M1、第二NMOS管M2、第三NMOS管M3和第四NMOS管M4。所述第一NMOS管M1和第二NMOS管M2组成开关电路一。所述第一NMOS管M1的源极和所述第二MOS管M2的漏极相连并和所述发射端TX相连、所述第一NMOS管M1的漏极和所述天线端ANT相连、所述第二NMOS管M2的源极接地，所述第一NMOS管M1的栅极串接一10千欧的电阻并接第一控制信号VCTL、所述第二NMOS管的栅极串接一10千欧的电阻并接第二控制信号VCTLB，所述第二控制信号VCTLB为所述第一控制信号VCTL的反相信号。所述第三NMOS管M3和第四NMOS管M4组成开关电路二。所述第三NMOS管M3的漏极和所述第四NMOS管M4的漏极相连并和所述接收端RX相连、所述第三NMOS管M3的源极和所述天线端ANT相连、所述第四NMOS管M4的源极接地，所述第三NMOS管M3的栅极串接一10千欧的电阻并接第一控制信号VCTL、所述第四NMOS管M4的栅极串接一10千欧的电阻并接第二控制信号VCTLB。所述第一控制信号VCTL和所述第二控制信号VCTLB分别通过所述第一控制信号VCTL接口和第二控制信号VCTLB接口引入。现有射频开关芯片的在片测试结构还包括一直流偏置电压VB接口，直流偏置电压VB接口用于和一直流偏置电压相连并为在片测试结构的射频信号提供直流偏置电压。
由上可知，现有现有射频开关芯片的在片测试结构包括了3个GSG端口，进行射频微波的开关芯片的射频参数测试时，通常将硅片直接在探针台上测试，由于需要接收、发射和天线三个GSG端口的测试架构，探针台上的空间极大地受到限制，并且各种直流偏置的工作点很难设置。测试过程中，当所述第一控制信号VCTL为高电平时，处于发射模式，所述第一NMOS管M1和所述第四NMOS管M4导通，发射端TX的发射信号通过G-TX-G端口的TX端口，流过低电阻的所述第一NMOS管M1向天线端ANT发射信号即所述开关电路一接通，此时所述第三NMOS管M3、所述第二NMOS管M2都关闭；接收端RX的接收信号被通过所述第四NMOS管M4连接至地而成交流短路即所述开关电路二断开。
当所述第一控制信号VCTL为低电平时，处于发射模式在接收模式时，所述第二NMOS管M2和所述第三NMOS管M3导通，接收信号从G-ANT-G端口的ANT端口流过低电阻的所述第三NMOS管M3接通到所述接收端RX所述开关电路二接通，此时所述第一NMOS管M1和所述第四NMOS管M4都关闭；发射端TX的发射信号被通过所述第二NMOS管M2连接至地而成交流短路即所述开关电路一断开。
上述三个GSG端口的结构不仅会使芯片面积过大，还会使探针台上的空间极大地受到限制，并且使各种直流偏置的工作点很难设置，增加了测试的复杂性。
发明内容
本发明所要解决的技术问题是提供一种射频开关芯片的在片测试结构，能减少GSG端口、缩小芯片面积、提高测试的方便性和准确性。本发明还涉及一种射频开关芯片的在片测试结构的测试方法。
为解决上述技术问题，本发明提供的射频开关芯片的在片测试结构，形成于一硅片上，包括天线端、发射端和接收端，耦合于所述天线端和所述发射端间的开关电路一和耦合于所述天线端和所述接收端间的开关电路二为对称设置，在片测试结构还包括两个用于和测试信号相连接的地-信号-地端口，其中第一个地-信号-地端口和所述天线端相连、第二个地-信号-地端口与所述接收端和所述发射端中的一个相连，另一个未和所述地-信号-地端口相连的所述接收端或所述发射端和一在片的50欧姆电阻相连。所述在片的50欧姆电阻为一在片的50欧姆多晶硅电阻。
进一步的改进是，所述在片测试结构还包括一直流偏置电压接口、第一控制信号接口和第二控制信号接口；所述直流偏置电压接口用于和一直流偏置电压相连并为所述在片测试结构的射频信号提供直流偏置电压；所述第一控制信号接口和第二控制信号接口分别用于和第一控制信号、第二控制信号相连，所述第二控制信号为所述第一控制信号的反相信号，所述第一控制信号和所述第二控制信号用于控制所述开关电路一的接通和所述开关电路二的断开、或者所述开关电路一的断开和所述开关电路二的接通。
进一步的改进是，所述开关电路一包括第一NMOS管和第二NMOS管，所述第一NMOS管的源极和所述第二MOS管的漏极相连并和所述发射端相连、所述第一NMOS管的漏极和所述天线端相连、所述第二NMOS管的源极接地，所述第一NMOS管的栅极接第一控制信号、所述第二NMOS管的栅极接第二控制信号，所述第二控制信号为所述第一控制信号的反相信号；所述开关电路二包括第三NMOS管和第四NMOS管，所述第三NMOS管和所述第一NMOS管相同、所述第四NMOS管和所述第二NMOS管相同，所述第三NMOS管的漏极和所述第四NMOS管的漏极相连并和所述接收端相连、所述第三NMOS管的源极和所述天线端相连、所述第四NMOS管的源极接地，所述第三NMOS管的栅极接第一控制信号、所述第四NMOS管的栅极接第二控制信号。
为解决上述技术问题，本发明提供的射频开关芯片的在片测试结构的测试方法包括步骤：将形成有射频开关芯片的在片测试结构的硅片放置于探针台上；将所述第一个地-信号-地端口和所述第二个地-信号-地端口都分别和一地-信号-地射频探针相连，将所述第一个地-信号-地端口的地端和所述探针台的地电位相连；在所述两个地-信号-地射频探针上加入测试信号进行射频开关芯片的射频参数测试。
进一步的改进是，所述在片测试结构的直流偏置电压接口、第一控制信号接口和第二控制信号接口分别和直流偏置电压电压、第一控制信号和第二控制信号相连；所述直流偏置电压相连为所述在片测试结构的射频信号提供直流偏置电压；所述第二控制信号为所述第一控制信号的反相信号，所述第一控制信号和所述第二控制信号用于控制所述开关电路一的接通和所述开关电路二的断开、或者所述开关电路一的断开和所述开关电路二的接通。
进一步的改进是，在所述两个地-信号-地射频探针上加入的所述测试信号为接收端射频信号、或发射端射频信号；所述测试信号为接收端射频信号时用于测试所述射频开关芯片的接收模式的射频参数；所述测试信号为发射端射频信号时用于测试所述射频开关芯片的发射模式的射频参数。所述射频参数包括射频开关芯片的插入损耗、隔离度、开关速度、线性度和电压驻波系数。
本发明利用接收和发射的开关电路的对称结构的便利性，将所述在片测试结构内部的接收端或发射端之一接一50欧姆的匹配阻抗，能减少一个射频的GSG端口。本发明测试方法采用GSG端口的地所述探针台的地电位相连，能够使所述在片测试结构不用形成接地端口，从而能使得射频微波的开关芯片的测试更方便、芯片面积更小、直流测试端口更多、测试更准确。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有射频开关芯片的在片测试结构的示意图；
图2是本发明实施例射频开关芯片的在片测试结构的示意图。
具体实施方式
如图2所示，是本发明实施例射频开关芯片的在片测试结构的示意图。本发明实施例射频开关芯片的在片测试结构形成于一硅片上，包括天线端ANT、发射端TX和接收端RX，耦合于所述天线端ANT和所述发射端TX间的开关电路一和耦合于所述天线端ANT和所述接收端RX间的开关电路二为对称设置，在片测试结构还包括两个用于和测试信号相连接的地-信号-地(GSG)端口，其中第一个地-信号-地端口为G-ANT-G端口且和所述天线端ANT相连即所述第一个地-信号-地端口通过其信号端和所述天线端ANT相连，第二个地-信号-地端口为G-RX-G端口且与所述接收端RX相连即所述第二个地-信号-地端口通过其信号端和所述接收端RX相连；所述发射端TX和一在片的50欧姆电阻相连。所述在片的50欧姆电阻为一在片的50欧姆多晶硅电阻。
所述开关电路一包括第一NMOS管M1和第二NMOS管M2，所述第一NMOS管M1的源极和所述第二MOS管的漏极相连并和所述发射端TX相连、所述第一NMOS管M1的漏极和所述天线端ANT相连、所述第二NMOS管M2的源极接地，所述第一NMOS管M1的栅极串接一10千欧的电阻并接第一控制信号VCTL、所述第二NMOS管M2的栅极串接一10千欧的电阻并接第二控制信号VCTLB，所述第二控制信号VCTLB为所述第一控制信号VCTL的反相信号。
所述开关电路二包括第三NMOS管M3和第四NMOS管M4，所述第三NMOS管M3和所述第一NMOS管M1相同、所述第四NMOS管M4和所述第二NMOS管M2相同，所述第三NMOS管M3的漏极和所述第四NMOS管M4的漏极相连并和所述接收端RX相连、所述第三NMOS管M3的源极和所述天线端ANT相连、所述第四NMOS管M4的源极接地，所述第三NMOS管M3的栅极串接一10千欧的电阻并接第一控制信号VCTL、所述第四NMOS管M4的栅极串接一10千欧的电阻并接第二控制信号VCTLB。
所述在片测试结构还包括一直流偏置电压接口VB接口、第一控制信号VCTL接口和第二控制信号VCTLB接口。所述直流偏置电压VB接口用于和一直流偏置电压相连并为所述在片测试结构的射频信号提供直流偏置电压。所述第一控制信号VCTL接口和第二控制信号VCTLB接口分别用于和第一控制信号VCTL、第二控制信号VCTLB相连，所述第一控制信号VCTL和所述第二控制信号VCTLB用于控制所述开关电路一的接通和所述开关电路二的断开、或者所述开关电路一的断开和所述开关电路二的接通。
本发明实施例射频开关芯片的在片测试结构的测试方法包括步骤：将形成有射频开关芯片的在片测试结构的硅片放置于探针台上；将所述第一个地-信号-地端口和所述第二个地-信号-地端口都分别和一地-信号-地射频探针相连，将所述第一个地-信号-地端口的地端和所述探针台的地电位相连。将所述在片测试结构的背电极接口、第一控制信号VCTL接口和第二控制信号VCTLB接口分别和背栅电压、第一控制信号VCTL和第二控制信号VCTLB相连。在所述两个地-信号-地射频探针上加入测试信号进行射频开关芯片的射频参数测试。所述射频参数包括射频开关芯片的插入损耗、隔离度、开关速度、线性度和电压驻波系数等。图2中所示的所述测试信号为接收端射频信号，用于测试所述射频开关芯片的接收模式的射频参数。当接收模式的射频参数的测试完毕后，需要将所述测试信号切换为发射端射频信号，用于测试所述射频开关芯片的发射模式的射频参数。
本发明实施例测试方法的测试过程中，当所述第一控制信号VCTL为高电平时，处于发射模式，这时所述开关电路一接通，所述开关电路二断开隔离，也即：所述第一NMOS管M1和所述第四NMOS管M4导通，所述第二NMOS管M2和所述第三NMOS管M3断开，从所述发射端TX到所述天线端ANT为导通、从而所述发射端TX到地为断开；从所述接收端RX到所述天线端ANT为断开、从而所述接收端RX到地为接通。
当所述第一控制信号VCTL为低电平时，处于接收模式，这时所述开关电路一断开，所述开关电路二接通，也即：所述第一NMOS管M1和所述第四NMOS管M4断开，所述第二NMOS管M2和所述第三NMOS管M3导通，从所述发射端TX到所述天线端ANT为断开、从而所述发射端TX到地为导通；从所述接收端RX到所述天线端ANT为导通、从而所述接收端RX到地为断开。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种射频开关芯片的在片测试结构，形成于一硅片上，包括天线端、发射端和接收端，其特征在于：耦合于所述天线端和所述发射端间的开关电路一和耦合于所述天线端和所述接收端间的开关电路二为对称设置，在片测试结构还包括两个用于和测试信号相连接的地-信号-地端口，其中第一个地-信号-地端口和所述天线端相连、第二个地-信号-地端口与所述接收端和所述发射端中的一个相连，另一个未和所述地-信号-地端口相连的所述接收端或所述发射端和一在片的50欧姆电阻相连。
2.如权利要求1所述的射频开关芯片的在片测试结构，其特征在于：所述在片测试结构还包括一直流偏置电压接口、第一控制信号接口和第二控制信号接口；所述直流偏置电压接口用于和一直流偏置电压相连并为所述在片测试结构的射频信号提供直流偏置电压；所述第一控制信号接口和第二控制信号接口分别用于和第一控制信号、第二控制信号相连，所述第二控制信号为所述第一控制信号的反相信号，所述第一控制信号和所述第二控制信号用于控制所述开关电路一的接通和所述开关电路二的断开、或者所述开关电路一的断开和所述开关电路二的接通。
3.如权利要求1所述的射频开关芯片的在片测试结构，其特征在于：所述开关电路一包括第一NMOS管和第二NMOS管，所述第一NMOS管的源极和所述第二MOS管的漏极相连并和所述发射端相连、所述第一NMOS管的漏极和所述天线端相连、所述第二NMOS管的源极接地，所述第一NMOS管的栅极接第一控制信号、所述第二NMOS管的栅极接第二控制信号，所述第二控制信号为所述第一控制信号的反相信号；所述开关电路二包括第三NMOS管和第四NMOS管，所述第三NMOS管和所述第一NMOS管相同、所述第四NMOS管和所述第二NMOS管相同，所述第三NMOS管的漏极和所述第四NMOS管的漏极相连并和所述接收端相连、所述第三NMOS管的源极和所述天线端相连、所述第四NMOS管的源极接地，所述第三NMOS管的栅极接第一控制信号、所述第四NMOS管的栅极接第二控制信号。
4.如权利要求1所述的射频开关芯片的在片测试结构，其特征在于：所述在片的50欧姆电阻为一在片的50欧姆多晶硅电阻。
5.如权利要求1所述的射频开关芯片的在片测试结构的测试方法，其特征在于，包括步骤：将形成有射频开关芯片的在片测试结构的硅片放置于探针台上；将所述第一个地-信号-地端口和所述第二个地-信号-地端口都分别和一地-信号-地射频探针相连，将所述第一个地-信号-地端口的地端和所述探针台的地电位相连；在所述两个地-信号-地射频探针上加入测试信号进行射频开关芯片的射频参数测试。
6.如权利要求5所述的射频开关芯片的在片测试结构的测试方法，其特征在于：所述在片测试结构的直流偏置电压接口、第一控制信号接口和第二控制信号接口分别和直流偏置电压、第一控制信号和第二控制信号相连；所述直流偏置电压相连为所述在片测试结构的射频信号提供直流偏置电压；所述第二控制信号为所述第一控制信号的反相信号，所述第一控制信号和所述第二控制信号用于控制所述开关电路一的接通和所述开关电路二的断开、或者所述开关电路一的断开和所述开关电路二的接通。
7.如权利要求5所述的射频开关芯片的在片测试结构的测试方法，其特征在于：在所述两个地-信号-地射频探针上加入的所述测试信号为接收端射频信号、或发射端射频信号；所述测试信号为接收端射频信号时用于测试所述射频开关芯片的接收模式的射频参数；所述测试信号为发射端射频信号时用于测试所述射频开关芯片的发射模式的射频参数。
8.如权利要求5所述的射频开关芯片的在片测试结构的测试方法，其特征在于：所述射频参数包括射频开关芯片的插入损耗、隔离度、开关速度、线性度和电压驻波系数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110023052.7A CN102608513B (zh) | 2011-01-20 | 2011-01-20 | 射频开关芯片的在片测试结构和测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110023052.7A CN102608513B (zh) | 2011-01-20 | 2011-01-20 | 射频开关芯片的在片测试结构和测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102608513A true CN102608513A (zh) | 2012-07-25 |
| CN102608513B CN102608513B (zh) | 2014-04-16 |
Family
ID=46526032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110023052.7A Active CN102608513B (zh) | 2011-01-20 | 2011-01-20 | 射频开关芯片的在片测试结构和测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102608513B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227629A (zh) * | 2013-03-12 | 2013-07-31 | 络达科技股份有限公司 | 射频开关装置 |
| CN106405378A (zh) * | 2016-10-25 | 2017-02-15 | 中国电子科技集团公司第二十六研究所 | 一种射频开关电路故障检测方法 |
| CN106888009A (zh) * | 2017-02-14 | 2017-06-23 | 上海华虹宏力半导体制造有限公司 | 差分收发射频开关和射频终端 |
| CN106899323A (zh) * | 2017-03-15 | 2017-06-27 | 广州慧智微电子有限公司 | 一种射频开关及其控制方法 |
| CN106990347A (zh) * | 2017-03-22 | 2017-07-28 | 中国电子科技集团公司第五十五研究所 | 适用于毫米波分频器的在片测试系统及测试方法 |
| CN112782563A (zh) * | 2021-01-22 | 2021-05-11 | 上海华虹宏力半导体制造有限公司 | 载板测试结构及测试方法 |
| CN114325340A (zh) * | 2021-12-31 | 2022-04-12 | 南京矽典微系统有限公司 | 射频芯片的测试系统及测试方法 |
| CN116027179A (zh) * | 2023-02-22 | 2023-04-28 | 上海安其威微电子科技有限公司 | 一种开关芯片的测试器件、方法、电子设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1837839A (zh) * | 2005-03-24 | 2006-09-27 | 欧姆龙株式会社 | 天线故障检测装置 |
| WO2008115040A1 (en) * | 2007-03-22 | 2008-09-25 | In-Yang Park | Rf performance test connection device |
| CN101784904A (zh) * | 2007-08-16 | 2010-07-21 | Nxp股份有限公司 | 带有rf模块的集成电路、具有这种ic的电子设备和用于测试这种模块的方法 |
| CN101949999A (zh) * | 2009-07-06 | 2011-01-19 | Em微电子-马林有限公司 | 用于发送和接收信号的电路的运行测试方法 |
-
2011
- 2011-01-20 CN CN201110023052.7A patent/CN102608513B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1837839A (zh) * | 2005-03-24 | 2006-09-27 | 欧姆龙株式会社 | 天线故障检测装置 |
| WO2008115040A1 (en) * | 2007-03-22 | 2008-09-25 | In-Yang Park | Rf performance test connection device |
| CN101784904A (zh) * | 2007-08-16 | 2010-07-21 | Nxp股份有限公司 | 带有rf模块的集成电路、具有这种ic的电子设备和用于测试这种模块的方法 |
| CN101949999A (zh) * | 2009-07-06 | 2011-01-19 | Em微电子-马林有限公司 | 用于发送和接收信号的电路的运行测试方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227629A (zh) * | 2013-03-12 | 2013-07-31 | 络达科技股份有限公司 | 射频开关装置 |
| CN106405378A (zh) * | 2016-10-25 | 2017-02-15 | 中国电子科技集团公司第二十六研究所 | 一种射频开关电路故障检测方法 |
| CN106405378B (zh) * | 2016-10-25 | 2019-10-08 | 中国电子科技集团公司第二十六研究所 | 一种射频开关电路故障检测方法 |
| CN106888009A (zh) * | 2017-02-14 | 2017-06-23 | 上海华虹宏力半导体制造有限公司 | 差分收发射频开关和射频终端 |
| CN106888009B (zh) * | 2017-02-14 | 2021-03-23 | 上海华虹宏力半导体制造有限公司 | 差分收发射频开关和射频终端 |
| CN106899323A (zh) * | 2017-03-15 | 2017-06-27 | 广州慧智微电子有限公司 | 一种射频开关及其控制方法 |
| CN106990347A (zh) * | 2017-03-22 | 2017-07-28 | 中国电子科技集团公司第五十五研究所 | 适用于毫米波分频器的在片测试系统及测试方法 |
| CN112782563A (zh) * | 2021-01-22 | 2021-05-11 | 上海华虹宏力半导体制造有限公司 | 载板测试结构及测试方法 |
| CN114325340A (zh) * | 2021-12-31 | 2022-04-12 | 南京矽典微系统有限公司 | 射频芯片的测试系统及测试方法 |
| CN114325340B (zh) * | 2021-12-31 | 2024-01-19 | 南京矽典微系统有限公司 | 射频芯片的测试系统及测试方法 |
| CN116027179A (zh) * | 2023-02-22 | 2023-04-28 | 上海安其威微电子科技有限公司 | 一种开关芯片的测试器件、方法、电子设备及存储介质 |
| CN116027179B (zh) * | 2023-02-22 | 2023-06-27 | 上海安其威微电子科技有限公司 | 一种开关芯片的测试器件、方法、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102608513B (zh) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102608513B (zh) | 射频开关芯片的在片测试结构和测试方法 | |
| Uzunkol et al. | A low-loss 50–70 GHz SPDT switch in 90 nm CMOS | |
| He et al. | Analysis and design of 60-GHz SPDT switch in 130-nm CMOS | |
| CN108063627A (zh) | 射频收发开关 | |
| CN204595204U (zh) | 一种相控阵雷达t/r模块测试开关矩阵 | |
| CN103580610B (zh) | 多模功率放大器及相应的移动通信终端 | |
| CN103124186B (zh) | 无线通信装置 | |
| CN105049016B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| Atesal et al. | Low-loss 0.13-µm CMOS 50–70 GHz SPDT and SP4T switches | |
| Tang et al. | Design and analysis of a 140-GHz T/R front-end module in 22-nm FD-SOI CMOS | |
| CN107017913A (zh) | 一种射频收发电路 | |
| JP4642570B2 (ja) | 高周波スイッチ回路、無線機器及び信号経路切り替え器 | |
| CN206658190U (zh) | 单刀单掷射频开关及其构成的单刀多掷射频开关 | |
| CN104079275A (zh) | 一种射频开关组件 | |
| CN111865283A (zh) | 具有低泄漏电流和低插入损耗的高功率射频开关 | |
| CN105932991A (zh) | 高频半导体集成电路 | |
| CN104320154A (zh) | 多模多频前端装置 | |
| Sonnenberg et al. | V-and w-band gan mmic switches | |
| CN104993812B (zh) | 具有陷波器结构的高隔离度射频开关 | |
| CN110995224A (zh) | 一种具备收发切换和极化切换功能的开关结构 | |
| CN206725750U (zh) | 一种vhf电离层不均匀体探测系统收发开关 | |
| CN110429929A (zh) | 一种四分之一波长结构毫米波开关 | |
| CN110350891A (zh) | 一种限幅电路 | |
| KR20200067455A (ko) | 소형 저손실 밀리미터파 전력 분배 결합 장치 | |
| Kim et al. | CMOS 138 GHz low-power active mixer with branch-line coupler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140103 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140103 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |