CN106888009A - 差分收发射频开关和射频终端 - Google Patents

差分收发射频开关和射频终端 Download PDF

Info

Publication number
CN106888009A
CN106888009A CN201710078679.XA CN201710078679A CN106888009A CN 106888009 A CN106888009 A CN 106888009A CN 201710078679 A CN201710078679 A CN 201710078679A CN 106888009 A CN106888009 A CN 106888009A
Authority
CN
China
Prior art keywords
circuit
switch
coupled
radio frequency
reference end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710078679.XA
Other languages
English (en)
Other versions
CN106888009B (zh
Inventor
戴若凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710078679.XA priority Critical patent/CN106888009B/zh
Publication of CN106888009A publication Critical patent/CN106888009A/zh
Application granted granted Critical
Publication of CN106888009B publication Critical patent/CN106888009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit

Landscapes

  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

一种差分收发射频开关和射频终端，所述差分收发射频开关包括：发射端口和接收端口，两个端口之间设置有天线端口；第一开关电路、第二开关电路、第三开关电路和第四开关电路，第一至第四开关电路分别包括串联的多个开关管；第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，多个开关管中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述至少一个开关电路的偏置参考端，其他开关管的衬底耦接至所述至少一个开关电路的开关参考端，浮体偏置电路在其控制端接收到不同的电平时具有不同的阻抗。采用本发明方案可以改善差分收发射频开关的隔离度，并降低电路面积。

Description

差分收发射频开关和射频终端
技术领域
本发明涉及射频电路设计领域，特别涉及一种差分收发射频开关和射频终端。
背景技术
在无线或者移动通信系统中，常常会用到射频开关(Radio Frequency Switch，简称RFSW)进行射频通道选择。以手机为例，双刀双掷(Dual-PoleDual-Throw，简称DPDT)类型的射频开关可为手机的发射和接收无线信号进行通道选择。所述无线信号为差分信号，可提高数据信号传输的抗干扰特性。所述DPDT射频开关一般耦接天线端口，其包括的两个开关分支在共用天线的情况下实现无线信号的接收和发射。
目前，CMOS工艺以较低的成本及集成整合优势，逐渐成为射频开关的主流工艺。随着移动通信的发展，射频开关的电路结构也越来越复杂，要求射频开关具有尽可能高的功率线性度，高的谐波抑制比，尽可能低的插入损耗(Insertion Loss，IL，简称插损)和尽可能高的隔离度(Isolation)。其中，插入损耗是指发射机与接收机之间，插入电缆或元件产生的信号损耗，通常指衰减。插入损耗以接收信号电平的对应分贝(dB)来表示，其大小可参见公式IL＝20lg(Uo/Ui)，其中，IL为插入损耗，Uo为输出信号的幅度，Ui为输入信号的幅度。隔离度为本振或射频信号泄漏到其他端口的功率与输入功率之比，单位为分贝(dB)。
图1是现有技术中的一种差分收发射频开关的电路图。如图1所示，差分收发射频开关100可以包括：发射端口(图中未标示)和接收端口(图中未标示)，所述发射端口与所述接收端口之间设置有天线端口(图中未标示)，其中，所述天线端口为天线电路10的输出端口。所述发射端口的正端TX+经由第一开关电路11与所述天线端口的正端AN+连接，所述发射端口的负端TX-经由第二开关电路12与所述天线端口的负端AN-连接，所述天线端口的正端AN+经由第三开关电路13与所述接收端口的正端RX+连接，所述天线端口的负端AN-经由第四开关电路14与所述接收端口的负端RX-连接。其中，所述第一开关电路11的控制端与所述第二开关电路12的控制端均接收第一控制信号VG-TX，所述第三开关电路13的控制端和所述第四开关电路14的控制端均接收第二控制信号VG-RX；当所述第二控制信号VG-RX控制所述第三开关电路13和第四开关电路14关断时，所述第一控制信号VG-TX控制所述第一开关电路11和第二开关电路12导通；当所述第二控制信号VG-RX控制所述第三开关电路13和第四开关电路14导通时，所述第一控制信号VG-TX控制所述第一开关电路11和第二开关电路12关断。其中，所述第一开关电路11、第二开关电路12、第三开关电路13和第四开关电路14分别包括串联的多个开关管，可参见图中的开关管M1至M14，以使得所述差分收发射频开关100具有较高的接收和发射功率。在第一至第四开关电路中，均包括与所述多个开关管一一对应的第一电阻R1和第二电阻R2，以优化射频开关的射频性能。
由于器件的非理想性，导致差分收发射频开关100有一定的插入损耗，隔离度也有限，并且很难在低插入损耗下达到高隔离度的特性。因此，如何在保证射频开关的插入损耗的基础上，改善射频开关的隔离度是一个需要解决的问题。
发明内容
本发明解决的技术问题是如何在保证射频开关的插入损耗的基础上，改善射频开关的隔离度。
为解决上述技术问题，本发明实施例提供一种差分收发射频开关，包括发射端口和接收端口，所述发射端口与所述接收端口之间设置有天线端口，所述发射端口的正端经由第一开关电路与所述天线端口的正端连接，所述发射端口的负端经由第二开关电路与所述天线端口的负端连接，所述天线端口的正端经由第三开关电路与所述接收端口的正端连接，所述天线端口的负端经由第四开关电路与所述接收端口的负端连接；其中，所述第一开关电路的控制端与所述第二开关电路的控制端均接收第一控制信号，所述第三开关电路的控制端和所述第四开关电路的控制端均接收第二控制信号；当所述第二控制信号控制所述第三开关电路和第四开关电路关断时，所述第一控制信号控制所述第一开关电路和第二开关电路导通；当所述第二控制信号控制所述第三开关电路和第四开关电路导通时，所述第一控制信号控制所述第一开关电路和第二开关电路关断；所述第一开关电路、第二开关电路、第三开关电路和第四开关电路分别包括串联的多个开关管；所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，所述多个开关管中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述至少一个开关电路的偏置参考端，其他开关管的衬底耦接至所述至少一个开关电路的开关参考端，其中，所述浮体偏置电路在其控制端接收到不同的电平时具有不同的阻抗。
可选地，所述第三开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第三开关电路的偏置参考端，其他开关管的衬底耦接至所述第三开关电路的开关参考端；所述第四开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第四开关电路的偏置参考端，其他开关管的衬底耦接至所述第四开关电路的开关参考端。
可选地，所述第三开关电路的偏置参考端耦接所述第四开关电路的偏置参考端和第一虚地点，所述第一虚地点经由第一偏置电阻耦接至所述第三开关电路的开关参考端和所述第四开关电路的开关参考端。
可选地，所述第三开关电路的偏置参考端耦接所述第三开关电路的开关参考端，所述第四开关电路的偏置参考端耦接所述第四开关电路的开关参考端。
可选地，所述第一开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第一开关电路的偏置参考端，其他开关管的衬底耦接至所述第一开关电路的开关参考端；所述第二开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第二开关电路的偏置参考端，其他开关管的衬底耦接至所述第二开关电路的开关参考端。
可选地，所述第一开关电路的偏置参考端耦接所述第二开关电路的偏置参考端和第二虚地点，所述第二虚地点经由第二偏置电阻耦接至所述第一开关电路的开关参考端和所述第二开关电路的开关参考端。
可选地，所述第一开关电路的偏置参考端耦接所述第一开关电路的开关参考端，所述第二开关电路的偏置参考端耦接所述第二开关电路的开关参考端。
可选地，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，所述多个开关管中远离所述天线端口的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述至少一个开关电路的偏置参考端。
可选地，所述开关管为NMOS管；所述浮体偏置电路包括：第一PMOS管，所述第一PMOS管的栅极耦接所述至少一个开关电路的控制端。
可选地，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，对应于所述浮体偏置电路的所述至少一个开关管的控制端经由各自的栅偏置电路耦接至所述至少一个开关电路的控制参考端，所述其他开关管的控制端耦接至所述至少一个开关电路的控制端，其中，所述栅偏置电路在其控制端接收到不同的电平时具有不同的阻抗。
可选地，所述开关管为NMOS管；所述栅偏置电路包括：第二PMOS管，所述第二PMOS管的栅极耦接所述至少一个开关电路的控制端。
可选地，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的所述至少一个开关电路内，所述其他开关管的控制端经由各自的第一电阻耦接至所述至少一个开关电路的控制端，所述其他开关管的衬底经由各自的第二电阻耦接至所述至少一个开关电路的开关参考端。
可选地，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的所述多个开关管的源极和漏极之间耦接有第三电阻。
为解决上述技术问题，本发明实施例还提供一种射频终端，包括上述差分收发射频开关。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例差分收发射频开关中，第一开关电路、第二开关电路、第三开关电路和第四开关电路分别包括串联的多个开关管；所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，所述多个开关管中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述至少一个开关电路的偏置参考端，其他开关管的衬底耦接至所述至少一个开关电路的开关参考端，其中，所述浮体偏置电路在其控制端接收到不同的电平时具有不同的阻抗。在本发明实施例中，可以根据所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路的开关状态控制浮体偏置电路的阻抗，使得所述浮体偏置电路可以对于所述至少一个开关管提供衬底对地路径或者提供衬底浮空，可以在基本保证插入损耗性能的基础上，改善差分收发射频开关的隔离度。
进一步而言，所述第三开关电路的偏置参考端耦接所述第四开关电路的偏置参考端和第一虚地点，所述第一虚地点经由第一偏置电阻耦接至所述第三开关电路的开关参考端和所述第四开关电路的开关参考端；和/或，所述第一开关电路的偏置参考端耦接所述第二开关电路的偏置参考端和第二虚地点，所述第二虚地点经由第二偏置电阻耦接至所述第一开关电路的开关参考端和所述第二开关电路的开关参考端。由于所述差分收发射频开关所传输的数据信号为差分信号，根据差分信号的对称性，所述第一虚地点和所述第二虚地点表现为射频虚地，可以进一步通过所述浮体偏置电路直接耦合到射频虚地点，改善信号至地路径阻抗，同时进一步优化差分收发射频开关的隔离度。
进一步而言，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，对应于所述浮体偏置电路的所述至少一个开关管的控制端经由各自的栅偏置电路耦接至所述至少一个开关电路的控制参考端，所述栅偏置电路在其控制端接收到不同的电平时具有不同的阻抗。本发明实施例可以根据所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路的开关状态控制栅偏置电路的阻抗，使得所述栅偏置电路可以对于所述至少一个开关管提供栅极对地路径或者提供栅浮空，可以在基本保证插入损耗性能的基础上，进一步改善差分收发射频开关的隔离度。
进一步而言，所述浮体偏置电路可以包括第一PMOS管，由于采用所述第一PMOS管代替了第二电阻，所述第二PMOS管代替了第一电阻，因此，本发明实施例差分收发射频开关具有更小的面积。
附图说明
图1是现有技术中的一种差分射频开关电路的电路图。
图2是本发明实施例一种差分射频开关电路的电路图。
图3是本发明实施例另一种差分射频开关电路的电路图。
图4是图1和图3所示的差分射频开关电路的隔离度的对比仿真图。
图5是图1和图3所示的差分射频开关电路的插入损耗的对比仿真图。
具体实施方式
如背景技术部分所述，由于器件的非理想性，导致差分收发射频开关有一定的插入损耗，隔离度也有限，并且很难在低插入损耗下达到高隔离度的特性。因此，如何在保证射频开关的插入损耗的基础上，改善射频开关的隔离度是一个需要解决的问题。
针对以上所述的技术问题，本发明实施例提出一种差分收发射频开关，通过在第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内设置至少一个浮体偏置电路，可以在保证射频开关的插入损耗的基础上，有效地改善射频开关的隔离度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
如图2所示，图2为根据本发明实施例一种差分收发射频开关200的电路图。所述差分收发射频开关200可用于射频终端中，例如手机。
所述差分收发射频开关200可以包括：发射端口(图中未标示)和接收端口(图中未标示)，所述发射端口与所述接收端口之间设置有天线端口(图中未标示)。所述发射端口的正端TX+经由第一开关电路21与所述天线端口的正端AN+连接，所述发射端口的负端TX-经由第二开关电路22与所述天线端口的负端AN-连接，所述天线端口的正端AN+经由第三开关电路23与所述接收端口的正端RX+连接，所述天线端口的负端AN-经由第四开关电路24与所述接收端口的负端RX-连接，各自形成数据信号(图未示)的传输通道。进一步而言，所述数据信号为差分信号，以提高数据信号传输的抗干扰特性。
其中，所述第一开关电路21的控制端与所述第二开关电路12的控制端均接收第一控制信号VG-TX，所述第三开关电路23的控制端和所述第四开关电路24的控制端均接收第二控制信号VG-RX。当所述第二控制信号VG-RX控制所述第三开关电路23和第四开关电路24关断时，所述第一控制信号VG-TX控制所述第一开关电路21和第二开关电路22导通，此时，所述差分收发射频开关200工作于数据发射模式，所述数据信号在所述天线端口的功率增强的作用下，经由所述发射端口对外发射；当所述第二控制信号VG-RX控制所述第三开关电路23和第四开关电路24导通时，所述第一控制信号VG-TX控制所述第一开关电路21和第二开关电路22关断，此时，所述差分收发射频开关200工作于数据接收模式，所述数据信号在所述天线端口的解调下，由所述接收端口接收，并由所述射频终端中的其他部件做进一步处理。
其中，所述天线端口可以为天线电路20的输出端口。其中，所述天线电路可以采用现有技术中常规的天线电路，为了简化，此处不再展开介绍。
所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24分别包括串联的多个开关管，以提高所述差分收发射频开关200的耐压能力，可以满足对所述数据信号的高功率发射和接收。本实施例以图中所示出的开关管M1至M14作为示例代表所述多个开关管进行说明。
具体而言，上述各个开关电路内，所述开关管M1至M14的栅极耦接各自的开关电路的控制端，所述开关管M1至M14的源极和漏极首尾相连，所述开关管M1至M14的衬底耦接各自的开关电路的开关参考端。
在具体实施中，并不对上述各个开关电路的开关参考端的输入信号进行限制，只要所述各个开关电路的开关参考端和控制端的输入信号的匹配，可以按照前文所述的开关状态对上述各个开关电路进行控制即可。
优选地，如图2所示的情况，所述第一开关电路的开关参考端耦接所述第二开关电路的开关参考端，二者均表示为VB-TX，二者可以接地；所述第三开关电路的开关参考端耦接所述第四开关电路的开关参考端，二者均表示为VB-RX，二者也可以接地。
在本发明实施例中，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的至少一个开关电路内，所述开关管M1至M14中的至少一个开关管的衬底经由各自的浮体偏置电路(图中未标示)耦接至所述至少一个开关电路的偏置参考端(图中未标示)，其他开关管的衬底耦接至所述至少一个开关电路的开关参考端。其中，所述浮体偏置电路在其控制端接收到不同的电平时具有不同的阻抗。
例如，在所述第一开关电路21内，开关管M12、M13和M14的衬底经由各自的浮体偏置电路耦接至所述第一开关电路21的偏置参考端，所述其他开关管则代表开关管M1至M11，所述开关管M1至M11的衬底耦接至所述第一开关电路21的开关参考端VB-TX。
在本实施例中，当所述第一开关电路21受控关断时，可以控制所述第一开关电路21内所述开关管M12、M13和M14对应的浮体偏置电路表现为短路或者相对较低的阻抗，若所述第一开关电路21耦合入干扰信号(图未示)，若所述第一开关电路21的偏置参考端与地直接或者间接地连接，所述浮体偏置电路可以为所述干扰信号提供耦合至地路径，降低所述发射端口的正端TX+接收到的所述干扰信号的幅度，进而改善所述差分收发射频开关200的隔离度；当所述第一开关电路21受控导通时，可控制所述第一开关电路21内所述开关管M12、M13和M14对应的浮体偏置电路表现为开路或者相对较高的阻抗，以提供衬底浮空，尽管对所述发射端口的正端TX+接收到的数据信号的幅度略有影响，进而影响所述差分收发射频开关200的插入损耗，但可以根据实际的插入损耗需求进行所述浮体偏置电路的数量配置，满足系统需求。
在具体实施中，所述开关管M1至M14可以为NMOS管。所述浮体偏置电路可以包括第一PMOS管P1。例如，在所述第一开关电路21中，所述第一PMOS管P1的源极耦接所述第一开关电路21中开关管M12、M13和M14的衬底，所述第一PMOS管P1的漏极耦接所述第一开关电路21的偏置参考端。
优选地，继续以所述第一开关电路21为例，当所述开关管M1至M14为NMOS管时，所述第一PMOS管P1的栅极可以耦接所述第一开关电路21的控制端。当所述开关管M1至M14导通时，所述第一PMOS管P1关断，当所述开关管M1至M14关断时，所述第一PMOS管P1导通。
需要说明的是，本发明实施例不限制所述开关管M1至M14中的所述至少一个开关管的具体数量和位置。例如，在所述第一开关电路21中，可以设置开关管M1、M3、M9、M10和M13共五个开关管，或开关管M2、M3、M4和M5共四个开关管，或开关管M1至M14共十四个开关管的衬底经由各自的浮体偏置电路(图中未标示)耦接至所述第一开关电路21的偏置参考端。不过，对应浮体偏置电路的开关管的数量不宜过多，需兼顾差分收发射频开关200的插入损耗。
优选地，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的至少一个开关电路内，所述多个开关管中远离所述天线端口的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述至少一个开关电路的偏置参考端，对所述差分收发射频开关200隔离度的改善更为有利。其中，远离所述天线端口代表所述至少一个开关管是靠近所述发射端口或接收端口的若干个连续排列的开关管，且包括最靠近所述发射端口或接收端口的开关管M14，例如，图2所示出的开关管M12至M14。
优选地，所述差分收发射频开关200传输的数据信号为差分信号，所述差分收发射频开关200中传递差分信号中的正相信号的通路与传递负相信号的通路对称，也即二者的结构相同。
进一步而言，例如，所述第三开关电路23中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第三开关电路23的偏置参考端，其他开关管的衬底耦接至所述第三开关电路23的开关参考端。所述第四开关电路24中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第四开关电路24的偏置参考端，其他开关管的衬底耦接至所述第四开关电路24的开关参考端。
其中，所述第三开关电路23的偏置参考端可以耦接所述第三开关电路23的开关参考端VB-RX，所述第四开关电路的偏置参考端可以耦接所述第四开关电路的开关参考端VB-RX，使得所述第三开关电路23的偏置参考端和所述第四开关电路23的偏置参考端直接或者间接地耦接至实地。
优选地，参照图3所示出的所述差分收发射频开关300，所述第三开关电路23的偏置参考端VB_Ref3耦接所述第四开关电路24的偏置参考端VB_Ref4和第一虚地点A，所述第一虚地点A经由第一偏置电阻RB1耦接至所述第三开关电路23的开关参考端VB-RX和所述第四开关电路24的开关参考端VB-RX。
由于所述差分收发射频开关300所传输的数据信号为差分信号，根据差分信号的对称性，所述第一虚地点A表现为射频虚地，可以进一步通过所述浮体偏置电路直接耦合到射频虚地点，改善信号至地路径阻抗，通路进一步优化差分收发射频开关300的隔离度。
同理，进一步而言，一并参照图2和图3，所述第一开关电路21中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第一开关电路21的偏置参考端VB_Ref1，其他开关管的衬底耦接至所述第一开关电路21的开关参考端VB-TX；所述第二开关电路22中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第二开关电路22的偏置参考端VB_Ref2，其他开关管的衬底耦接至所述第二开关电路22的开关参考端VB-TX。
同理，针对所述第一开关电路21和所述第一开关电路22的偏置参考端，也分为接实地和虚地两种情况。
具体地，对应于接虚地的情况：所述第一开关电路21的偏置参考端VB_Ref1耦接所述第二开关电路22的偏置参考端VB_Ref2和第二虚地点B，所述第二虚地点B经由第二偏置电阻RB2耦接至所述第一开关电路21的开关参考端VB-TX和所述第二开关电路22的开关参考端VB-TX。
对应于接实地的情况：所述第一开关电路21的偏置参考端VB_Ref1耦接所述第一开关电路21的开关参考端VB-TX，所述第二开关电路22的偏置参考端VB_Ref2耦接所述第二开关电路22的开关参考端VB-TX。
进一步优选地，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24四个开关电路内均包括所述浮体偏置电路，且所述第一开关电路21和第二开关电路22对称(也即，结构相同)，所述第三开关电路23和第四开关电路24对称(也即，结构相同)。
在本发明实施例中，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的所述多个开关管的源极和漏极之间耦接有第三电阻R3，为所述数据信号提供直流通路。
继续参照图3，可选地，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的至少一个开关电路内，对应于所述浮体偏置电路的所述至少一个开关管(也即图中的开关管M12至M14)的控制端经由各自的栅偏置电路(图未示)耦接至所述至少一个开关电路的控制参考端(图未示)，所述其他开关管的控制端耦接至所述至少一个开关电路的控制端，其中，所述栅偏置电路在其控制端接收到不同的电平时具有不同的阻抗。
所述差分收发射频开关300可以根据所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的至少一个开关电路的开关状态控制栅偏置电路的阻抗，所述栅偏置电路的阻抗与其对应的浮体偏置电路的阻抗一致，也即二者同时表现为开路或者短路，使得所述栅偏置电路对于所述至少一个开关管提供栅极对地路径或者提供栅浮空，可以在基本插入损耗性能的基础上，进一步改善差分收发射频开关的隔离度。
在具体实施中，所述开关管为NMOS管，参照图中的开关管M1至M14。所述栅偏置电路包括：第二PMOS管(图未示)，所述第二PMOS管的栅极耦接所述至少一个开关电路的控制端，所述第二PMOS管的漏极耦接所述至少一个开关管的控制端，所述第二PMOS管的源极耦接所述至少一个开关电路的控制端。
优选地，以所述第三开关电路23和第四开关电路24内包括所述浮体偏置电路为例，所述第三开关电路23的控制参考端可以耦接所述第四开关电路24的控制参考端和第三虚地点(图未示)，所述第三虚地点经由第三偏置电阻(图未示)耦接至所述第三开关电路23的控制端VG-RX和所述第四开关电路24的控制端VG-RX，以形成虚地结构。
在本实施例中，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的所述至少一个开关电路内，所述其他开关管的控制端可以经由各自的第一电阻R1耦接至所述至少一个开关电路的控制端，所述其他开关管的衬底经由各自的第二电阻R2耦接至所述至少一个开关电路的开关参考端。例如，在所述第一开关电路21中，所述开关管M1至M14的栅极可以经由各自的第一电阻R1耦接至所述第一开关电路21的控制端，所述开关管M1至M11的衬底经由各自的第二电阻R2耦接至所述第一开关电路21的开关参考端VB-TX。需要说明的是，为了简化，图3中利用第一电阻R1代替了所述栅偏置电路。
由于采用所述第一PMOS管P1代替了所述第二电阻R2，采用所述第二PMOS管代替了所述第一电阻R1，因此，所述差分收发射频开关200具有更小的面积。
进一步而言，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的各个第一电阻R1可以经由第四电阻R4耦接至各个开关电路的控制端，所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24中的各个第二电阻R2可以经由第五电阻R5耦接至所述参考端VB-TX，所述第四电阻R4和所述第五电阻R5可以提供电阻匹配功能，并提高电路集成度。
为了简化，此处略去对所述第一开关电路21、第二开关电路22、第三开关电路23和第四开关电路24内部的电路连接的详细描述，请参照对前述实施例的相关描述。
参见图4和图5，图4是图1所示的差分射频开关电路100和图3所示的差分射频开关电路300在相同频带下的隔离度(Isolation)的对比仿真图，其中，曲线Typical为差分射频开关电路100的仿真结果，曲线Novel为差分射频开关电路300的仿真结果。图5是与图4所示的对比仿真图处于相同条件下，图1所示的差分射频开关电路100和图3所示的差分射频开关电路300的插入损耗(IL)的对比仿真图，其中，虚线为差分射频开关电路100的仿真结果，实线为差分射频开关电路300的仿真结果。
从图中可以看出，在5GHz频率范围内，相比于差分射频开关电路100，本发明实施例差分射频开关电路300的隔离度改善了至少2.4dB，同时在插入损耗方面，二者基本持平。
本发明实施例还公开一种射频终端，所述射频终端可以包括上述差分射频开关电路200或300。所述射频终端可以包括但不限于手机，平板电脑，基站，无线路由器等射频收发的射频开关应用。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种差分收发射频开关，包括发射端口和接收端口，所述发射端口与所述接收端口之间设置有天线端口，所述发射端口的正端经由第一开关电路与所述天线端口的正端连接，所述发射端口的负端经由第二开关电路与所述天线端口的负端连接，所述天线端口的正端经由第三开关电路与所述接收端口的正端连接，所述天线端口的负端经由第四开关电路与所述接收端口的负端连接；
其中，所述第一开关电路的控制端与所述第二开关电路的控制端均接收第一控制信号，所述第三开关电路的控制端和所述第四开关电路的控制端均接收第二控制信号；当所述第二控制信号控制所述第三开关电路和第四开关电路关断时，所述第一控制信号控制所述第一开关电路和第二开关电路导通；当所述第二控制信号控制所述第三开关电路和第四开关电路导通时，所述第一控制信号控制所述第一开关电路和第二开关电路关断；
所述第一开关电路、第二开关电路、第三开关电路和第四开关电路分别包括串联的多个开关管；
其特征在于，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，所述多个开关管中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述至少一个开关电路的偏置参考端，其他开关管的衬底耦接至所述至少一个开关电路的开关参考端，其中，所述浮体偏置电路在其控制端接收到不同的电平时具有不同的阻抗。
2.根据权利要求1所述的差分收发射频开关，其特征在于，
所述第三开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第三开关电路的偏置参考端，其他开关管的衬底耦接至所述第三开关电路的开关参考端；
所述第四开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第四开关电路的偏置参考端，其他开关管的衬底耦接至所述第四开关电路的开关参考端。
3.根据权利要求2所述的差分收发射频开关，其特征在于，所述第三开关电路的偏置参考端耦接所述第四开关电路的偏置参考端和第一虚地点，所述第一虚地点经由第一偏置电阻耦接至所述第三开关电路的开关参考端和所述第四开关电路的开关参考端。
4.根据权利要求2所述的差分收发射频开关，其特征在于，所述第三开关电路的偏置参考端耦接所述第三开关电路的开关参考端，所述第四开关电路的偏置参考端耦接所述第四开关电路的开关参考端。
5.根据权利要求1或2所述的差分收发射频开关，其特征在于，
所述第一开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第一开关电路的偏置参考端，其他开关管的衬底耦接至所述第一开关电路的开关参考端；
所述第二开关电路中的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述第二开关电路的偏置参考端，其他开关管的衬底耦接至所述第二开关电路的开关参考端。
6.根据权利要求5所述的差分收发射频开关，其特征在于，所述第一开关电路的偏置参考端耦接所述第二开关电路的偏置参考端和第二虚地点，所述第二虚地点经由第二偏置电阻耦接至所述第一开关电路的开关参考端和所述第二开关电路的开关参考端。
7.根据权利要求5所述的差分收发射频开关，其特征在于，所述第一开关电路的偏置参考端耦接所述第一开关电路的开关参考端，所述第二开关电路的偏置参考端耦接所述第二开关电路的开关参考端。
8.根据权利要求1所述的差分收发射频开关，其特征在于，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，所述多个开关管中远离所述天线端口的至少一个开关管的衬底经由各自的浮体偏置电路耦接至所述至少一个开关电路的偏置参考端。
9.根据权利要求1所述的差分收发射频开关，其特征在于，所述开关管为NMOS管；
所述浮体偏置电路包括：第一PMOS管，所述第一PMOS管的栅极耦接所述至少一个开关电路的控制端。
10.根据权利要求1至9任一项所述的差分收发射频开关，其特征在于，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的至少一个开关电路内，对应于所述浮体偏置电路的所述至少一个开关管的控制端经由各自的栅偏置电路耦接至所述至少一个开关电路的控制参考端，所述其他开关管的控制端耦接至所述至少一个开关电路的控制端，其中，所述栅偏置电路在其控制端接收到不同的电平时具有不同的阻抗。
11.根据权利要求10所述的差分收发射频开关，其特征在于，所述开关管为NMOS管；
所述栅偏置电路包括：第二PMOS管，所述第二PMOS管的栅极耦接所述至少一个开关电路的控制端。
12.根据权利要求10所述的差分收发射频开关，其特征在于，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的所述至少一个开关电路内，所述其他开关管的控制端经由各自的第一电阻耦接至所述至少一个开关电路的控制端，所述其他开关管的衬底经由各自的第二电阻耦接至所述至少一个开关电路的开关参考端。
13.根据权利要求1所述的差分收发射频开关，其特征在于，所述第一开关电路、第二开关电路、第三开关电路和第四开关电路中的所述多个开关管的源极和漏极之间耦接有第三电阻。
14.一种射频终端，其特征在于，包括权利要求1至13任一项所述的差分收发射频开关。
CN201710078679.XA 2017-02-14 2017-02-14 差分收发射频开关和射频终端 Active CN106888009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710078679.XA CN106888009B (zh) 2017-02-14 2017-02-14 差分收发射频开关和射频终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710078679.XA CN106888009B (zh) 2017-02-14 2017-02-14 差分收发射频开关和射频终端

Publications (2)

Publication Number Publication Date
CN106888009A true CN106888009A (zh) 2017-06-23
CN106888009B CN106888009B (zh) 2021-03-23

Family

ID=59179598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710078679.XA Active CN106888009B (zh) 2017-02-14 2017-02-14 差分收发射频开关和射频终端

Country Status (1)

Country Link
CN (1) CN106888009B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947775A (zh) * 2017-12-13 2018-04-20 上海华虹宏力半导体制造有限公司 一种改善关断电容的射频开关电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870433A (zh) * 2005-05-23 2006-11-29 松下电器产业株式会社 射频开关电路和包括它的半导体器件
CN101192695A (zh) * 2006-12-01 2008-06-04 三星电机株式会社 用于高功率cmos天线开关的系统、方法及设备
US20110267154A1 (en) * 2010-05-03 2011-11-03 Carroll James M High power rf switch with active device size tapering
CN102608513A (zh) * 2011-01-20 2012-07-25 上海华虹Nec电子有限公司 射频开关芯片的在片测试结构和测试方法
CN102655404A (zh) * 2011-03-04 2012-09-05 苏州联科盛世科技有限公司 一种差分的射频开关电路
CN103595385A (zh) * 2013-11-25 2014-02-19 中国科学院微电子研究所 一种iii-v族mosfet器件的射频开关电路
CN103700701A (zh) * 2013-12-26 2014-04-02 杭州电子科技大学 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关零损耗器件
CN106230417A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
US20160365850A1 (en) * 2015-06-09 2016-12-15 Newport Fab, LLC dba Jazz Semiconductor, Inc. High power rf switches using multiple optimized transistors

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870433A (zh) * 2005-05-23 2006-11-29 松下电器产业株式会社 射频开关电路和包括它的半导体器件
CN101192695A (zh) * 2006-12-01 2008-06-04 三星电机株式会社 用于高功率cmos天线开关的系统、方法及设备
US20110267154A1 (en) * 2010-05-03 2011-11-03 Carroll James M High power rf switch with active device size tapering
CN102608513A (zh) * 2011-01-20 2012-07-25 上海华虹Nec电子有限公司 射频开关芯片的在片测试结构和测试方法
CN102655404A (zh) * 2011-03-04 2012-09-05 苏州联科盛世科技有限公司 一种差分的射频开关电路
CN103595385A (zh) * 2013-11-25 2014-02-19 中国科学院微电子研究所 一种iii-v族mosfet器件的射频开关电路
CN103700701A (zh) * 2013-12-26 2014-04-02 杭州电子科技大学 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关零损耗器件
US20160365850A1 (en) * 2015-06-09 2016-12-15 Newport Fab, LLC dba Jazz Semiconductor, Inc. High power rf switches using multiple optimized transistors
CN106230417A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107947775A (zh) * 2017-12-13 2018-04-20 上海华虹宏力半导体制造有限公司 一种改善关断电容的射频开关电路

Also Published As

Publication number Publication date
CN106888009B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN105049015B (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
US6653697B2 (en) High frequency switch circuit and communications terminal using the same
CN110784179B (zh) 一种双平衡fet混频器
CN208938118U (zh) 一种rfid读写器的无源自干扰抵消电路
CN108566188A (zh) 高频低插损开关
CN102608513B (zh) 射频开关芯片的在片测试结构和测试方法
CN105049016B (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN103441747A (zh) 低差损低相移高集成度五位步进式超宽带数控衰减器
CN101702627A (zh) 一种基于绝缘体上硅工艺的cmos射频开关
Rahola Bandwidth potential and electromagnetic isolation: Tools for analysing the impedance behaviour of antenna systems
CN103281047A (zh) 无源片上180度宽带移相器
CN107863949A (zh) 基于有源和无源相结合的x波段5位移相器
CN109873625A (zh) 一种适用于毫米波相控阵系统的有源开关结构
CN210640864U (zh) 一种cmos毫米波串联非对称单刀双掷开关
CN104079275A (zh) 一种射频开关组件
CN110943729A (zh) 一种cmos毫米波串联非对称单刀双掷开关
CN108322191A (zh) 一种多频段低噪声放大器及放大方法
CN106911327A (zh) 差分收发射频开关和射频终端
CN205017288U (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN106888009A (zh) 差分收发射频开关和射频终端
CN101159429A (zh) 一种高隔离低插损射频开关电路的实现方法
CN213937922U (zh) 一种微波收发前端电路
CN207587973U (zh) 一种天线调谐电路
CN110350900A (zh) 一种单刀单掷开关及单刀双掷开关
CN113824466B (zh) 一种采用钳位电阻的超宽带射频收发开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant