CN102594416B - 用于多波束快速角引导和角捕获系统的多波束信号检测器 - Google Patents

Abstract

本发明公开了一种用于多波束快速角引导和角捕获系统的多波束信号检测器，主要解决现有多波束信号检测器无法检测低信噪比信号的问题。该多波束信号检测器包括两块信号处理板卡，其中每块板卡上有：数据采集模块、信号积累模块、信号捕获模块和串行通信模块，其中数据采集模块包括15路模数转换器ADC，用于15个波束的中频模拟信号采样；信号积累模块和信号捕获模块是在同一片FPGA芯片中完成的，用于完成15个波束低信噪比信号的积累和方位/俯仰各15个波束的信号捕获；串行通信模块由2片RS-232芯片实现，用于将捕获结果发送到伺服分系统。本发明能对信噪比在0dB以下的多波束弱信号进行100％检测，并能在2ms内成功的引导跟踪。

Description

用于多波束快速角引导和角捕获系统的多波束信号检测器

技术领域

本发明属于基带数字信号处理，特别涉及一种多波束信号检测器，可用于测控通信系统中多波束快速角引导和角捕获系统对0dB以下弱信号的检测与捕获。

背景技术

测控通信系统是深空探测工程中一个重要的系统。测控通信系统所承担的3个主要任务是：将科学、遥测和工程数据传回地面；实现地面对探测器的跟踪、测量和定位；遥控探测器以完成科学探测。其中由于深空通信距离变远，信号损失巨大，信号传输时延长导致信号衰弱极大，接收信号的信噪比极低，这就需要解决弱信号捕获与跟踪的问题。

解决测控通信系统中弱信号捕获与跟踪的问题，通过改善通信质量来提高信噪比。针对超远距离、超长时延和非对称通信的特点，国际上改善通信质量采用的主要方法有：利用Turbo码和低密度校验码LDPC先进的编译码技术、增加地面站大口径天线技术、提高载波频率到Ka波段、信源压缩技术、波导波束天线技术及低噪声接收技术、天线组阵技术、软件无线电技术、高功率器件技术等措施。其中天线组阵技术中的相控阵天线组阵是近几年来雷达体制的一个重要的新发展，它打破了常规雷达固定波束驻留时间、固定扫描方式、固定发射功率和固定数据的限制，具有灵活的多波束指向和驻留时间、可控的空间功率分配及时间资源分配等特点。

虽然相控阵天线组阵对提高信号接收质量有很大的作用，考虑到实际设计成本等原因的影响，实际中使用与相控阵天线功能相近的多波束天线组阵。多波束天线组阵与通常相控阵天线具有单独的输出端不同，多波束天线具有多个输出端，每个输出端对应一个波束，波束的峰值位于空间不同的角度。因此，多波束天线能够同时发射和/或接收多个独立波束。为了提高对更远距离弱信号的接收能力，支持高数据率科学测量与跟踪，多波束天线组阵是一种可行的方案。传统的多波束信号检测技术通过抑制杂波、抗干扰和降低系统噪声来提高检测性能，且只利用单帧数据进行检测，而为了满足一定的检测概率和虚警概率需要较高的信噪比，因此无法检测较低信噪比的信号。对于多波束弱信号的检测问题，即使进行了有效的杂波抑制，由于其信噪比较低，仍然无法得到可靠的检测。

发明内容

本发明的目的在于针对现有技术的不足，提供一种用于对多波束快速角引导和角捕获系统的多波束信号检测器及其检测方法，以实现对0dB以下低信噪比信号的可靠检测。

检测器，包括二块相同的信号处理板卡，分别完成方位和俯仰各15个波束的检测功能，每块板卡包括：

数据采集模块，由15片相同的模拟数字转换器ADC芯片构成，用于对方位或俯仰方向的15个波束的中频模拟信号进行中频数字采样；

信号积累模块，由1片现场可编程逻辑器件FPGA芯片构成，用于对方位或俯仰方向的15个波束的低信噪比信号进行积累；

信号捕获模块，与信号积累模块在同一片FPGA芯片中实现，用于对方位或俯仰方向的15个波束的低信噪比信号进行检测；

串行通信模块，由2片RS-232实现，用于将方位或俯仰方向检测结果送给伺服分系统完成快速角引导和角捕获。

所述的信号积累模块，包括：

1×15个基二的FFT IP核，用于对信号进行相干积累；

2×15个32位的乘法器和1×15个32位的加法器，用于对信号进行非相干积累。

所述的信号捕获模块，包括：

自适应噪声门限获取单元，用于实时的获取15个波束内噪声大小的门限值；

波束间判别单元，用于对15个波束间的信号大小进行判别；

控制单元，用于控制信号积累模块、先进先出数据缓存器FIFO单元、累加单元、自适应噪声门限获取单元、波束间判别单元以及串行通信模块的工作过程。

为实现上述目的，本发明的多波束信号检测方法，包括如下步骤：

(1)通过15个ADC芯片采样得到的15路中频数字实信号；

(2)在FPGA中，对15路中频数字实信号均采用如下步骤进行信号积累；

2a)对中频数字实信号进行快速傅立叶变化FFT，实现信号的相干积累，并输出FFT IP核输出端的状态指示信号；

2b)将信号相干积累后的实虚部，分别取模求平方再相加，实现信号的非相干积累；

(3)对15路信号积累值均采用如下步骤进行预捕获：

3a)将信号非相干积累后的值，写入先进先出数据缓存器FIFO1、FIFO2以及FIFO3；

3b)从FIFO1、FIFO2和FIFO3中读出数据，并对该数据中在最低位进行位与运算，其余高位进行位或运算；

3c)判断步骤3b)得到的值是否为正数，若是，则直接输出步骤3b)得到的值，否则，对步骤3b)得到的值取反后输出；

3d)将非相干积累后的值与步骤3c)得到的值进行累加，并写入/读出FIFO2和FIFO3，重复步骤3b)-3d)N个时钟周期，N取7000～8000；

3e)将步骤3d)得到的累加值S与实时产生的自适应噪声门限值B的大小进行比较，若S＞B，则输出S，否则，输出为零，即此输出结果为信号的预捕获值D，并输出状态使能信号；

(4)获取捕获的最终结果：

4a)对步骤3e)得到的15个信号预捕获值设置15个不同的波束号；

4b)比较步骤3e)得到的15个信号预捕获值的大小，获得最大值及对应的波束号，该最大值及对应的波束号即为捕获的最终结果；

(5)串行发送捕获的最终结果：

5a)利用锁相环和分频器，得到串行发送的波特率；

5b)对步骤4b)得到的最终捕获结果进行截位；

5c)将截位后的并行数据转换为串行数据；

5d)通过RS-232将串行数据按照步骤5a)所得的波特率发送给伺服分系统；

(6)重复步骤(1)-(5)，实现对实时信号的连续检测，从而协助全系统完成目标跟踪。

本发明与现有技术相比具有以下优点：

①本发明在多波束信号积累中，采用相干积累和非相干积累结合的方法，使低信噪比信号经过积累处理后信噪比明显改善，可以检测出0dB的弱信号，顺利完成捕获功能。

②本发明在信号积累后采用噪声门限处理，并且实时的获取噪声门限值，最后在波束间判别得到最终捕获结果，使得信噪比进一步提升，从而可以达到0dB弱信号的100％检测。

③本发明采用V5系统的FPGA、在信号积累部分采用高速处理FFT IP核和高速乘法器、在信号捕获部分采用流水线式的处理方法、在串行发送模块同时采用2个RS-232串口并按115200的波特率发送数据，使得整个检测时间缩短，从而可以在2ms内完成成功的引导功能。

附图说明：

图1是本发明多波束信号检测器的总体结构框图；

图2是本发明多波束信号检测器的单通道数据采集模块和信号积累模块框图；

图3是本发明多波束信号检测器进行信号捕获和串行通信的框图；

图4是本发明多波束信号检测器进行信号捕获中的控制单元引脚连接图；

图5是本发明多波束信号检测方法的总流程图；

图6是本发明检测方法中获取自适应噪声门限值时的状态转移图；

图7是本发明检测方法对波束1在0dB信号时的检测仿真结果；

图8是本发明检测方法对波束16在0dB信号时的检测仿真结果。

具体实施方式：

参照图1，本发明的多波束信号检测器由两块相同的信号处理板卡组成，分别完成方位和俯仰各15个波束的检测功能，每块板卡上包括数据采集模块、信号积累模块、信号捕获模块和串行通信模块，其中：

数据采集模块，由15片数模转换器芯片LTC2248组成，用于将接收到的15个波束的模拟中频信号转变为15个通道的中频数字实信号送给FPGA；

信号积累模块，其结构如图2所示，它包括一个FFT IP核、2个32位的乘法器和32位的加法器；15个波束通道的信号积累模块结构相同，这些信号积累模块在1片FPGA中实现；

信号捕获模块，其结构如图3所示，它包括控制单元、先进先出缓存器FIFO单元、累加单元、系统自动复位单元、自适应噪声门限获取单元、噪声门限判别单元和波束间判别单元。其中FIFO单元是先进先出缓存器，主要作用是缓存信号积累单元和控制单元的中间处理数据；累加单元的是对不同时钟周期内的信号积累值进行累加相当于用时间来换取信噪比的提升；自适应噪声门限获取单元用于实时的获取信号传输空间的噪声，进而在噪声门限判别单元可以容易的设置门限来拟制噪声；波束间判别单元是对方位/俯仰上的15个波束一起处理最终得出信号所在位置和信号大小值，从而完引导功能；控制单元起主要作用，该控制单元分别与所述的其它各单元连接，其连接关系如图4所示：控制单元有7个输入端，其中，输入端CLK连接70MHz的时钟，输入端RST连接系统自动复位单元，输入端DV连接信号积累模块的FFT IP核，输入端TEMP_XKn连接信号积累模块的加法器，输入端B1连接自适应噪声门限获取单元，输入端EMPTY连接FIFO单元的空状态标志输出端，输入端FDATA连接FIFO单元的满状态标志输出端；控制单元有6个输出端，其中，输出端WRENn连接FIFO单元的写使能输入端，输出端RDENn连接FIFO单元的读使能输入端，输出端CHEARn连接FIFO单元的清零使能输入端，输出端ADDEN连接累加单元的有效使能输入端，输出端OUTEN和XK_DATAn均连接串行通信模块；控制单元的输入输出端XDATA连接累加单元的数据信号；波束间判别单元与门限判别单元直接连接。15个波束通道的信号捕获模块结构相同，这些信号捕获模块与信号积累模块在同一片FPGA中实现；

串行通信模块，其结构如图3所示，它包括截位处理单元、并-串转换单元和RS-232串口。截位处理单元的输入使能信号端连接信号捕获模块中控制单元输出端OUTEN，截位处理单元的输入数据端连接信号捕获模块中控制单元输出端XK_DATAn，并-串转换单元连接截位处理单元的输出端，RS-232串口连接并-串转换单元。截位处理单元的作用是将信号捕获模块的波束间判别单元出来的32位数据截位后得到8位并行数据，并-串转换单元的作用是将8位的并行数据转换成串行数据，将这些串行数据通过串口RS-232发送给伺服分系统；其中，截位处理单元和并-串转换单元与信号积累模块在同一片FPGA中完成，FPGA通过RS-232串口与伺服分系统连接。

参照图5，本发明的多波束信号检测方法，具体步骤如下：

步骤1.通过15个采样频率为40MHz的数字模拟转换器ADC芯片采样，得到15路中频数字实信号，其中每一路的采样得到的数据为14位的2进制码。

步骤2.在FPGA中，对15路中频数字实信号均采用如下步骤进行信号积累：

(2.1)对14位的中频数字实信号进行快速傅立叶变化FFT，实现信号的相干积累，并输出FFT IP核输出端的状态指示信号，其中，FFT运算是调用IP核实现，IP核的参数设置为：14位实部输入为采样得到的中频数字实信号，14位虚部输入设为零，采用基2、Burst I/O结构的FFT算法，对FFT计算过程进行中间数据的缩减；

(2.2)将信号相干积累后的实虚部，分别取模求平方再相加，实现信号的非相干积累，其中对相干积累后的实虚部取模运算是通过判断数据是否为正数，如果是，则该数据不变，否则，对该数据取反；求平方直接采用2个32位的乘法器；相加运算直接采用1个32位加法器；通过FPGA内部设置计数器可以得到，信号积累所需时间为：6311个40MHz时钟周期，即为200微秒。

步骤3.对信号积累值进行捕获：

(3.1)对15路信号积累值均采用如下步骤进行预捕获：

3.1a)当FFT IP核的输出端状态指示信号、系统自动复位信号以及先进先出缓存器FIFO单元的写使能信号为高电平1时，将信号积累值写入到先进先出缓存器FIFO1、FIFO2以及FIFO3；其中，系统自动复位信号是来自于系统自动复位单元的外部信号，但是其自动复位的条件则与本发明的检测器有关，当本发明检测器工作在正确状态时，该复位信号保持高电平1不变，否则，变为低电平0；FIFO单元的写使能信号是通过控制单元里的一个计数器1得到，当计数值N1＜3000时，该FIFO的写使能信号为高电平1，否则，变为低电平0，并对计数器清零；

3.1b)当FIFO的读使能信号为高电平1时，从FIFO1、FIFO2和FIFO3中读出数据，并对该数据在最低位进行位与运算，其余高位进行位或运算；其中，FIFO的读使能信号是由控制单元的计数器2得到，当计数值N2＜3000时，该FIFO的读使能信号为高电平1，否则，变为低电平0，并对计数器清零，

3.1c)判断步骤3.1b)得到的值是否为正数，若是，则直接输出步骤3.1b)得到的值，否则，对步骤3.1b)得到的值取反后输出；

3.1d)当累加单元的使能信号为高电平1时，将信号积累值与步骤3.1c)得到的值进行累加，并在FIFO单元的写使能信号有效时将其写入到FIFO2和FIFO3，重复步骤3.1b)-3.1d)共计N个时钟周期，N取7000～8000，这里，累加单元的使能信号是通过的控制单元的计算器3得到，当计数值N3＜3000时，该累加单元的使能信号为高电平1，否则，变为低电平0，并对计数器清零；

3.1e)将步骤3.1d)得到的累加值S与实时产生的自适应噪声门限值B的大小进行比较，若S＞B，则输出S，否则，输出为零，此输出结果即为预捕获的信号值D，并输出状态使能信号，其中，所述的实时产生的自适应噪声门限值，参照附图6描述如下：

首先，在信号源开启前几秒，先连通多波束弱信号检测器；

接着，设计一个有5个状态的状态机，当系统的自动复位信号RST＝0时，在空闲状态IDLE等待，否则，在时钟上升沿到来后，跳转到状态S1；

接着，在状态S1中，给B赋初值0，当步骤3.1e)得到的输出状态使能信号为低电平0时，继续在状态S1等待，否则，在时钟上升沿到来后，跳转到状态S2；

接着，在状态S2中，比较步骤3.1e)得到的信号的预捕获值D与B的大小，若D＞B，则B＝D，否则B不变，在时钟上升沿到来后，直接从状态S2跳转到状态S3；

接着，在状态S3中，设置一个加法计数器N4，在时钟上升沿到来后，N4＝N4+1，当N4＜2000时，跳转到状态S2，否则，跳转到输出状态OUT；

然后，在输出状态OUT中，输出B的值，且把输出状态设为死循环；

最后，如果系统不复位，则该自适应噪声门限值B不变，否则，重新得到B；

(3.2)采用波束间判别方法，获取捕获最终结果：

3.2a)对步骤3.1e)得到的信号预捕获值设置15个不同的波束号0001b-1111b；

3.2b)比较步骤3.1e)得到的15个信号预捕获值的大小，获得最大值及对应的波束号，该最大值即为最终捕获结果的信号幅度大小，该对应的波束号即为最终捕获结果的方位/俯仰所在位置信息；通过各计数器可以得到，信号捕获模块所需时间为：10000×3个40MHz时钟周期，即为800微秒。

步骤4.串行发送最终捕获结果的信号幅度大小：

(4.1)利用锁相环和分频器，得到串行发送的波特率为115200；

(4.2)对最终捕获结果的信号幅度大小进行截位得到8位的并行数据，其中，截位得到的8位数据是保留信号幅度大小值的1位符号位和7位数据大小位；

(4.3)将截位后的8位并行数据转换为串行数据；

(4.4)通过2个RS-232串口将串行数据按照步骤(4.1)所得的波特率发送给伺服分系统；2个RS-232串口输出包括16个字节，其中，15个字节是15个波束所对应的信号检测值，另外1个字节是若将整个计算时间值，每个RS-232串口输出还需要起始位和终止位各一位，若将整个计算时间也通过RS-232串口送出又多增了12bit，即(10×8+12)/115200＝798.61微秒。

步骤5.重复步骤1-步骤4，实现对实时信号的连续检测，从而协助全系统完成目标跟踪；将以上步骤所需时间相加，可得本发明检测方法可以在2ms内完成成功的引导捕获。

本发明的检测性能可通过以下仿真分析进一步说明：

1)仿真条件：信噪比为0dB时，将多波束天线转到俯仰上的波束1对准信号源，通过FPGA在线调试仪得到最终信号捕获结果的幅度值1；将多波束天线转到俯仰上的波束16对准信号源，通过FPGA在线调试仪器得到最终信号捕获结果的幅度值2。

2)仿真实验参数：信号采样的信标为频率是70MHz正弦波信号，ADC采样率为40MHz。

3)仿真内容：

仿真1，将最终信号捕获结果的幅度值1从线调试仪中倒出来，倒入到MATLAB中仿真，结果如图7。

仿真2，将最终信号捕获结果的幅度值2从线调试仪中倒出来，倒入到MATLAB中仿真，结果如图8。

4)仿真结果：

从图7可以看出，当多波束天线对准俯仰上的波束1时，本发明的检测方法可以检测到0dB信号。

从图8可以看出，当多波束天线对准方位上的波束16时，本发明的检测方法可以检测到0dB信号；将多波束天线转动100次，记录每一次的检测结果，可以得出，本发明的检测方法可以达到100％的检测概率。

Claims (4)

1.一种用于多波束快速角引导和角捕获系统的多波束信号检测器，其特征在于：包括二块相同的信号处理板卡，分别完成方位和俯仰各15个波束的检测功能，每块板卡包括：

数据采集模块，由15片相同的模拟数字转换器ADC芯片构成，用于对方位或俯仰方向的15个波束的中频模拟信号进行中频数字采样；

信号积累模块，由1片现场可编程逻辑器件FPGA芯片构成，用于对方位或俯仰方向的15个波束的低信噪比信号进行积累；

信号捕获模块，与信号积累模块在同一片FPGA芯片中实现，用于对方位或俯仰方向的15个波束的低信噪比信号进行检测，该信号捕获模块，包括：

自适应噪声门限获取单元，用于实时的获取15个波束内噪声大小的门限值；

波束间判别单元，用于对15个波束间的信号大小进行判别；

控制单元，用于控制信号积累模块、先进先出数据缓存器FIFO单元、累加单元、自适应噪声门限获取单元、波束间判别单元以及串行通信模块的工作过程

串行通信模块，由2片RS-232实现，用于将方位或俯仰方向检测结果送给伺服分系统完成快速角引导和角捕获。

2.根据权利要求1所述的多波束信号检测器，其中信号积累模块，包括：

1×15个基二的FFT IP核，用于对信号进行相干积累；

2×15个32位的乘法器和1×15个32位的加法器，用于对信号进行非相干积累。

3.一种用于多波束快速角引导和角捕获系统的多波束信号检测方法，包括如下步骤：

（1）通过15个ADC芯片采样得到的15路中频数字实信号；

（2）在FPGA中，对15路中频数字实信号均采用如下步骤进行信号积累；

2a)对中频数字实信号进行快速傅立叶变化FFT，实现信号的相干积累，并输出FFT IP核输出端的状态指示信号；

2b)将信号相干积累后的实虚部，分别取模求平方再相加，实现信号的非相干积累；

（3）对15路信号积累值均采用如下步骤进行预捕获：

3a)将信号非相干积累后的值，写入FIFO1、FIFO2以及FIFO3；

3b)从FIFO1、FIFO2和FIFO3中读出数据，并对该数据中在最低位进行位与运算，其余高位进行位或运算；

3c)判断步骤3b)得到的值是否为正数，若是，则直接输出步骤3b)得到的值，否则，对步骤3b)得到的值取反后输出；

3d)将非相干积累后的值与步骤3c)得到的值进行累加，并写入/读出FIFO2和FIFO3，重复步骤3b)-3d)N个时钟周期，N取7000～8000；

3e)将步骤3d)得到的累加值S与实时产生的自适应噪声门限值B的大小进行比较，若S>B，则输出S，否则，输出为零，即此输出结果为信号的预捕获值D，并输出状态使能信号；

（4）获取捕获的最终结果：

4a)对步骤3e)得到的15个信号预捕获值设置15个不同的波束号；

4b)比较步骤3e)得到的15个信号预捕获值的大小，获得最大值及对应的波束号，该最大值及对应的波束号即为捕获的最终结果；

（5）串行发送捕获的最终结果：

5a)利用锁相环和分频器，得到串行发送的波特率；

5b)对步骤4b)得到的最终捕获结果进行截位；

5c)将截位后的并行数据转换为串行数据；

5d)通过RS-232将串行数据按照步骤5a)所得的波特率发送给伺服分系统；

（6）重复步骤（1）-（5），实现对实时信号的连续检测，从而协助全系统完成目标跟踪。

4.根据权利要求3所述多波束信号检测方法，其中步骤3e)所述的实时产生的自适应噪声门限值B，是按如下步骤产生：

3e1)在信号源开启前几秒，先连通多波束弱信号检测器；

3e2)输入噪声到自适应噪声门限获取单元，设计一个状态机来实现自适应噪声门限值B的获取，当系统的自动复位信号为低电平0时，在空闲状态IDLE等待，否则，在时钟上升沿到来后，跳转到状态一；

3e3)在状态一中，给B赋初值0，当步骤3e)得到的输出状态使能信号为低电平0时，继续在状态一等待，否则，在时钟上升沿到来后，跳转到状态二；

3e4)在状态二中，比较步骤3e)得到的信号的预捕获值D与B的大小，若D>B，则B=D，否则B不变，在时钟上升沿到来后，直接从状态二跳转到状态三；

3e5)在状态三中，设置一个加法计数器，在时钟上升沿到来后，对加法计数器的值Count加1，当Count<2000时，跳转到状态二，否则，跳转到输出状态；

3e6)在输出状态中，输出B的值，且把输出状态设为死循环；

3e7)如果系统不复位，则该自适应噪声门限值B不变，否则，重新得到B。

Images