CN102594332B - 差分信号端接电路 - Google Patents

差分信号端接电路 Download PDF

Info

Publication number
CN102594332B
CN102594332B CN201110412641.4A CN201110412641A CN102594332B CN 102594332 B CN102594332 B CN 102594332B CN 201110412641 A CN201110412641 A CN 201110412641A CN 102594332 B CN102594332 B CN 102594332B
Authority
CN
China
Prior art keywords
circuit
pair
load elements
differential
biasing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110412641.4A
Other languages
English (en)
Other versions
CN102594332A (zh
Inventor
约瑟夫·伦格
拉斯·拜尔斯
马蒙·赛义多
理查德·盖斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Corp
Original Assignee
Microsemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Corp filed Critical Microsemi Corp
Publication of CN102594332A publication Critical patent/CN102594332A/zh
Application granted granted Critical
Publication of CN102594332B publication Critical patent/CN102594332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明提供了一种多模式差分端接电路及方法，所述多模式差分端接电路具有用于接收外部差分信号的一对差分输入端子，耦合在所述差分输入端子之间的一对串联的负载元件，和耦合所述负载元件的公共联结点的模拟接口端子；所述偏置电路耦合到该负载元件的公共联结点，用于响应于数字控制信号有选择地对其施加偏压，所述控制输入端接收数字控制信号以激活偏置电路。

Description

差分信号端接电路
发明领域
本发明涉及信号处理领域，尤其是，涉及多模式差分端接电路。
发明背景
LVDS和LVPECL是用于在印刷电路板上差分高速信号互连的工业标准。每个具有用于在接收机上端接的其自己的规范。
低压差分信令(LVDS)标准在文献ANSI/TIA/EIA-644-A中定义。
低压正射极耦合逻辑(LVPECL)事实上是由摩托罗拉公司开发的工业标准，并且从以前的信令方案ECL和PECL中获得。
为了给用户提供高度集成、灵活和有效的电路解决方案的目的，集成电路接收机设备可以在其电路内嵌入差分信号端接。
LVDS是输出差分对的每侧交替为到输出端电流的信源和信宿的差分信号方案。其运行从2.5mA到4.5mA范围的差动电流，当传输线对差动地与100欧姆电阻端接(如图1所示)的时候，其转化为250mV到450mV的差动电压摆幅。不需要到地的外部路径去端接直接耦合的LVDS信号。共模电压标称是1.0V。
LVPECL输出结构的特点在于一对双极晶体管开路射极，其在开和关状态之间交替地转换。为了电流从射极流到地，必须提供外部电路通道。在接收机上，对于Vdd-1.3V的直流偏压，需要的差动电压摆幅是1.1V。
图2示出典型的具有标准端接的3.3VLVPECL互连电路。该基准电压Vtt可以作为实际的电压馈送实现，或者作为Vdd和地引用的电阻的等效方案实现。
应该理解的是，这些端接电路显著地是不同的，但是，所希望的是提供一种芯片内端接电路解决方案，这里单个集成电路能够处理两个类型的信号。
美国专利No.6,362,644公开了一种可编程的端接电路，其需要适用外部偏压。
发明内容
本发明的实施例提供了用于在CMOS器件的相同的集成接收机接口内端接LVDS和PECL信号两者的电路。
按照本发明的一个方面，提供一种多模式差分端接电路，包括：用于接收外部差分信号的一对差分输入端子；耦合在所述差分输入端子之间的一对串联的负载元件；耦合所述负载元件的公共联结点的模拟接口端子；耦合到所述负载元件的公共联结点，用于响应于数字控制信号有选择地对其施加偏压的偏置电路；和用于接收数字控制信号以激活偏置电路的控制输入端。
该电路可以通过选择模拟和数字输入的条件、DC耦合的PECL模式、AC耦合的PECL模式、DC耦合的LVDS模式和AC耦合的LVDS模式被编程以各种各样的模式操作。
该端接电路可以以CMOS过程实现，其满足YDS和PECL两者的信号端接(DC偏置和阻抗匹配)需求。
CMOS技术的这个应用的优点是没有在断路状态下引进电流泄漏，逻辑用于启用和停用该电路的模拟部分。
该设计的应用性也可以适用于其他的信令标准，只要输入信号电压范围不超出连接的接收机块的限制。
按照本发明的另一个方面，提供一种端接差分信号的方法，包括：将差分信号施加于具有在所述它们之间耦合的一对串联的负载元件的一对差分输入端子；和通过设置耦合所述负载元件的公共联结点的模拟接口端子的模拟条件，和用于激活耦合到所述负载元件的公共联结点的偏置电路的控制输入的数字条件确定操作模式。
附图简要说明
现在将参考伴随的附图仅仅通过举例来更详细地描述本发明，其中：
图1举例说明现有技术LVDS端接电路；
图2举例说明现有技术LCPECL端接电路；
图3举例说明按照本发明一个实施例的端接电路；
图4举例说明DC耦合的PECL端接电路；
图5举例说明AC耦合的PECL端接电路；
图6举例说明DC耦合的LVDS端接电路；和
图7举例说明AC耦合的LVDS电路。
发明详细说明
图3示出按照本发明一个实施例的连同必要的接口引线一起的内部集成电路端接和偏置电路。
该电路端接50欧姆差分外部信号线1a、1b，其连接到输入块3a、3b。一对50欧姆负载电阻2a、2b串联连接在输入块3a、3b之间以端接信号线1a、1b。电阻2a、2b的公共联结点经由25欧姆电阻8连接到标明Vt的模拟输入端子4。
内部偏置电路包括配置为分压器的一对1K欧姆电阻5a、5b，并且通过相应的CMOS晶体管6a、6b连接到供电干线VDD和地。在这个例子中，晶体管6a是NMOS晶体管，并且晶体管6b是PMOS晶体管。
在晶体管6a经由缓冲放大器9的情况下，晶体管6a、6b的栅极耦合到控制引线7。在默认结构下，这是低的，因此，CMOS晶体管6a、6b断开。内部降压电阻(未示出)允许控制引线默认为其低状态。一对1k欧姆电阻5a、5b作为到端接的时钟信号开路出现。
当控制引线保持高，或者在数字1电平上的时候，晶体管6a、6b接通，并且等于VDD/2的电压经由25欧姆耦合的电阻7施加于晶体管2a、2b的联结点，其对施加的电压几乎不具有影响。
人们注意到，该偏压电阻6a、6b至少在值方面是比负载电阻2a、2b更大的数量级，该负载电阻2a、2b端接信号线。
所描述的电路在具有可选择的连接的CMOS中对内部偏置电路和/或外部偏置/并联端接电路提供100欧姆差分端接。
该模拟接口引线7Vt允许100欧姆内部差分端接连接到基准电压(偏置)，并且重新配置为单端到地的50欧姆。
该差分时钟输入假设为使用100欧姆差分轨迹路由，并且连接到输入块3a、3bClk+和Clk-。100(50+50)欧姆的硬布线的差分端接是基本阻抗匹配结构。如果需要的话，端接的直流偏置通过引线Vt的可选择的连接施加于外部DC电压源(即，GND)，或者经由称作Control的逻辑引线启用内部VDD/2偏置点。
当Control保持高(“1”)状态的时候，PMOS和NMOS晶体管对接通，分别地形成到GND和VDD的连接。1K欧姆电阻对的交叉点在这个状态下变为对VDD/2的偏置。
二个输入块3a、3b是到器件的差动接收机输入结构(未示出)的连接点。该接收机参数是这样的，其以如由端接适用的差分和共模电压运行。
各种各样可允许的端接应用在图4至7中示出。
图4示出该设计如何端接配置为平行风格端接的直接耦合的LVPECL互连。在图4示出的结构中，该电路被以平行风格端接配置为直接耦合的LVPECL互连。在这个结构中，该控制引线7是开路，或者低，使得该偏置电路断开。该模拟引线4连接到地，并且该负载电阻2a、2b提供该端接，电流经由电阻8流到地。该电阻8对电压几乎不具有影响。
图5示出以AC耦合的LVPECL结构的电路。在这个结构中，该控制引线被设置为高以开启由1K欧姆电阻5a、5b组成的分压器产生的偏压。信号线通过电容器10a、10b连接到输入块。该电路从而给出具有VDD/2的DC电平的信号。
这个模型可以扩展为PECL和ECL信号互连的其他的变形。
图6示出以直接耦合的LVDS模式的电路。在这个模式中，该控制引线被设置为高以接通偏置电路，并且该模拟引线保持浮动。在这个模式中，LVDS信号被在二个负载电阻2a、2b上差动地端接。该电路被直接耦合到标准LVDS信号。
图7示出AC耦合的LVDS结构。在这个模式中，该模拟引线开路，或者保持浮动，因此是控制引线7，这指的是偏置电路断开。在这种情况下，信号线经由电容器10a、10b连接到输入块。同样，信号被在二个负载电阻2a、2b上差动地端接。
因此，应该理解，本发明的实施例提供一种端接电路，其可以仅仅通过将适宜的数字控制信号适用于控制引线7，和将适宜的模拟条件，即，电压、接地或者浮动适用于模拟引线4，在LVPECL和LVDS模式两者中使用。该偏置内部地产生。其对在上游放置25欧姆电阻8的单个CMOS开关来说也是可能的，但是，当然这样的结构将具有以下的缺点，当其没有在用的时候，该偏置电路的分压器浪费能量。

Claims (17)

1.一种多模式差分端接电路，所述多模式差分端接电路包括：
用于接收外部差分信号的一对差分输入端子；
耦合在所述差分输入端子之间的一对串联的负载元件；
耦合所述负载元件的公共联结点的模拟接口端子；所述模拟接口端子通过电阻耦合到所述负载元件的公共联结点；
耦合到所述负载元件的公共联结点、用于响应于数字控制信号有选择地对其施加偏压的偏置电路；所述偏置电路通过所述电阻耦合到公共联结点；和
用于接收数字控制信号以激活偏置电路的控制输入端，所述控制输入端经由缓冲放大器连接到所述数字开关的一个。
2.根据权利要求1所述的多模式差分端接电路，其中，所述偏置电路包括一对串联的电阻元件，和由所述数字控制信号操作的一对数字开关，以将相应的电阻元件连接到电压馈送干线。
3.根据权利要求2所述的多模式差分端接电路，其中，所述数字开关是场效应晶体管。
4.根据权利要求3所述的多模式差分端接电路，其中，在控制引线的缺省状态中，所述数字开关断开，并且适用数字控制信号转变数字接通。
5.根据权利要求3所述的多模式差分端接电路，其中，所述场效应晶体管的一个是NMOS晶体管，并且所述晶体管的另一个是PMOS晶体管。
6.根据权利要求1所述的多模式差分端接电路，其中，所述负载元件是电阻。
7.根据权利要求1～6中任一所述的多模式差分端接电路，其中，电路的部件集成在单个芯片之上。
8.一种采用如权利要求1～7任一所述多模式差分端接电路的端接差分信号的方法，所述方法包括：
将差分信号施加于一对差分输入端子，所述一对差分输入端子具有在所述一对差分输入端子之间耦合的一对串联的负载元件；和
通过设置耦合所述负载元件的公共联结点的模拟接口端子的模拟条件，所述模拟接口端子通过电阻耦合到所述负载元件的公共联结点；和用于激活耦合到所述负载元件的公共联结点的偏置电路的控制输入的数字条件确定操作模式，所述偏置电路通过所述电阻耦合到公共联结点，所述控制输入经由缓冲放大器连接到所述数字开关的一个。
9.根据权利要求8所述的方法，其中，所述偏置电路包括一对串联的电阻元件，并且操作将电阻元件连接到相应的供电干线的一对数字开关的状态是通过控制输入的数字条件确定的。
10.根据权利要求9所述的方法，其中，所述数字开关是场效应晶体管。
11.根据权利要求10所述的方法，其中，在缺省状态下，所述数字开关断开，并且数字控制信号适用于控制引线转变数字接通。
12.根据权利要求10所述的方法，其中，所述场效应晶体管的一个是NMOS晶体管，并且所述晶体管的另一个是PMOS晶体管。
13.根据权利要求8所述的方法，其中，所述负载元件是电阻。
14.根据权利要求8～13中任一所述的方法，其中，在直接耦合的PECL模式中，所述模拟接口端子连接到地，并且控制输入端被配置为使偏置电路无效。
15.根据权利要求8～13中任一所述的方法，其中，在AC耦合的PECL模式中，所述模拟接口端子开路，并且控制输入端被配置为激活偏置电路，并且控制信号经由电容器施加于输入端子。
16.根据权利要求8～13中任一所述的方法，其中，在直接耦合的LVDS模式中，所述模拟接口端子开路，并且控制输入端被配置为使偏置电路无效。
17.根据权利要求8～13中任一所述的方法，其中，在AC耦合的LVDS模式中，所述模拟接口端子开路，并且控制输入端被配置为激活偏置电路。
CN201110412641.4A 2010-12-10 2011-12-12 差分信号端接电路 Active CN102594332B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1020997.1 2010-12-10
GB1020997.1A GB2486274A (en) 2010-12-10 2010-12-10 A programmable bias circuit for the centre node of a balanced receiver termination circuit

Publications (2)

Publication Number Publication Date
CN102594332A CN102594332A (zh) 2012-07-18
CN102594332B true CN102594332B (zh) 2015-12-16

Family

ID=43567015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110412641.4A Active CN102594332B (zh) 2010-12-10 2011-12-12 差分信号端接电路

Country Status (4)

Country Link
US (1) US8456189B2 (zh)
EP (1) EP2464009B1 (zh)
CN (1) CN102594332B (zh)
GB (1) GB2486274A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103825598B (zh) * 2012-11-19 2018-11-13 恩智浦美国有限公司 轨间差分缓冲器输入级
WO2014140660A1 (en) * 2013-03-14 2014-09-18 Silicon Image, Inc. Driving data of multiple protocols through a single set of pins
WO2020056406A1 (en) * 2018-09-14 2020-03-19 Blake James N Methods and systems for maintaining the integrity of electronic signals passing between environments with different ground potentials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955911A (en) * 1997-10-06 1999-09-21 Sun Microsystems, Inc. On-chip differential resistance technique with noise immunity and symmetric resistance
US6362644B1 (en) * 2000-08-01 2002-03-26 Semiconductor Components Industries Llc Programmable termination for integrated circuits

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448815B1 (en) * 2000-10-30 2002-09-10 Api Networks, Inc. Low voltage differential receiver/transmitter and calibration method thereof
US20020130680A1 (en) * 2001-03-15 2002-09-19 Meyer Bruce Alan Method and apparatus for terminating emitter coupled logic (ECL) transceivers
US6670828B2 (en) * 2002-01-31 2003-12-30 Texas Instruments Incorporated Programmable termination for CML I/O
US6856169B2 (en) * 2003-05-09 2005-02-15 Rambus, Inc. Method and apparatus for signal reception using ground termination and/or non-ground termination
US7026839B1 (en) * 2003-06-26 2006-04-11 Marvell International Ltd. Circuits, architectures, systems and methods for overvoltage protection
US6924659B1 (en) * 2003-07-28 2005-08-02 Lattice Semiconductor Corporation Programmable signal termination for FPGAs and the like
US7280590B1 (en) * 2003-09-11 2007-10-09 Xilinx, Inc. Receiver termination network and application thereof
US6864704B1 (en) * 2003-09-24 2005-03-08 Altera Corporation Adjustable differential input and output drivers
US7315182B2 (en) * 2004-02-13 2008-01-01 Texas Instruments Incorporated Circuit to observe internal clock and control signals in a receiver with integrated termination and common mode control
US7164995B2 (en) * 2005-02-04 2007-01-16 Tektronix, Inc. Differential termination and attenuator network for a measurement probe
US7162375B2 (en) * 2005-02-04 2007-01-09 Tektronix, Inc. Differential termination and attenuator network for a measurement probe having an automated common mode termination voltage generator
US7262630B1 (en) * 2005-08-01 2007-08-28 Lattice Semiconductor Corporation Programmable termination for single-ended and differential schemes
US7355449B1 (en) * 2005-08-03 2008-04-08 Altera Corporation High-speed serial data transmitter architecture
US7439760B2 (en) * 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
JP4876987B2 (ja) * 2007-03-12 2012-02-15 住友電気工業株式会社 受信回路
US7646213B2 (en) * 2007-05-16 2010-01-12 Micron Technology, Inc. On-die system and method for controlling termination impedance of memory device data bus terminals
US20090190648A1 (en) * 2008-01-18 2009-07-30 Rohm Co., Ltd. Differential transmitter
GB2471542B (en) * 2009-06-30 2012-01-04 Intel Corp Method and system to facilitate configurable input/output (i/o) termination voltage reference
US20110019760A1 (en) * 2009-07-21 2011-01-27 Rambus Inc. Methods and Systems for Reducing Supply and Termination Noise

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955911A (en) * 1997-10-06 1999-09-21 Sun Microsystems, Inc. On-chip differential resistance technique with noise immunity and symmetric resistance
US6362644B1 (en) * 2000-08-01 2002-03-26 Semiconductor Components Industries Llc Programmable termination for integrated circuits

Also Published As

Publication number Publication date
GB2486274A (en) 2012-06-13
CN102594332A (zh) 2012-07-18
EP2464009B1 (en) 2014-06-25
US20120146689A1 (en) 2012-06-14
EP2464009A3 (en) 2013-05-22
EP2464009A2 (en) 2012-06-13
GB201020997D0 (en) 2011-01-26
US8456189B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
CN102365820B (zh) 用于差分驱动器的快速共模反馈控制
CN103283148B (zh) 具有预加重的电压模式驱动器
US7482837B2 (en) System and method for combining signals on a differential I/O link
US8653856B2 (en) Electronic device and method for buffering
US6353334B1 (en) Circuit for converting a logic signal on an output node to a pair of low-voltage differential signals
US7471110B2 (en) Current mode interface for off-chip high speed communication
US20100231266A1 (en) Low voltage and low power differential driver with matching output impedances
CN102594332B (zh) 差分信号端接电路
CN102457455A (zh) 低压差分信号发送器
CN105656432A (zh) Fbdda放大器以及包括fbdda放大器的设备
CN104348473A (zh) 具有振幅伺服环的高速电平移位器
CN101282108B (zh) 低差动电压输出电路
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
CN106575979A (zh) 使用可变阻抗桥将调制的电压信号耦合到电流回路的方法、系统和装置
CN106921379A (zh) 输入电路
CN106598900B (zh) Lvds驱动器电路
CN109644165A (zh) 驱动器电路及其控制方法、以及发送/接收系统
CN105281748A (zh) 隔离式信号传递装置及隔离信号传送电路与其接收电路
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
US7451356B2 (en) Apparatus for configuring network media connections
CN101520669B (zh) 一种300pin 10G光模块自适应电源
CN213276413U (zh) 一种输出兼容hcsl时钟和lvds时钟的装置
CN107943197A (zh) 一种多电流源多电压源产生电路
CN102402239B (zh) 具高输出电压的低电压传输装置
CN103297028B (zh) 支持自动翻转功能的以太网络通信电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: No. 400 Qianjin Road Ontario Canada K2K3H4, tower city

Applicant after: MICROSEMI CORPORATION

Address before: No. 400 Qianjin Road Ontario Canada K2K3H4, tower city

Applicant before: Microsemi Semiconductor Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MICROSEMI SEMICONDUCTOR CO., LTD. TO: MICROSEMI SEMICONDUCTOR ULC

C14 Grant of patent or utility model
GR01 Patent grant