CN102576685A - 接合和探针焊盘分布以及封装结构 - Google Patents

接合和探针焊盘分布以及封装结构 Download PDF

Info

Publication number
CN102576685A
CN102576685A CN2010800455276A CN201080045527A CN102576685A CN 102576685 A CN102576685 A CN 102576685A CN 2010800455276 A CN2010800455276 A CN 2010800455276A CN 201080045527 A CN201080045527 A CN 201080045527A CN 102576685 A CN102576685 A CN 102576685A
Authority
CN
China
Prior art keywords
probe
pad
integrated circuit
probe pad
telecommunication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800455276A
Other languages
English (en)
Other versions
CN102576685B (zh
Inventor
W·Y·哈塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/534,002 external-priority patent/US9267985B2/en
Priority claimed from US12/533,997 external-priority patent/US8148813B2/en
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102576685A publication Critical patent/CN102576685A/zh
Application granted granted Critical
Publication of CN102576685B publication Critical patent/CN102576685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种集成电路(IC)，其包括布置在IC表面上的多个接合焊盘和布置在IC表面上的多个探针焊盘。多个探针焊盘的每个与相应接合焊盘电通信。多个探针焊盘跨表面线性配置。在一个实施例中，探针焊盘沿在管芯表面的相反顶点之间限定的管芯的表面对角布置。在另一个实施例中，在表面上提供多行线性布置的探针焊盘。另外提供集成电路的封装结构。该结构包括印刷电路板和布置在印刷电路板上的封装基片。第一集成电路布置在封装基片的第一表面上。封装基片能够支持第二集成电路。第二集成电路与布置在封装基片的第一表面上的多个焊盘电通信。该多个焊盘的每个与印刷电路板电通信而不与第一集成电路电通信。

Description

接合和探针焊盘分布以及封装结构
背景技术
半导体加工技术中的改进导致由微电子元件更密集构成并比以前提供更多功能性的集成电路芯片。此外，半导体技术的迅速发展和更高器件集成的附随需要使当前现有技术水平的芯片能够在单个小半导体管芯上集成整个系统。由于全部需要的焊盘竞争管芯/铸模(die)周围的小外围空间，因此向这些特征负载芯片提供全部可能互连的需要在封装工业中仍是挑战。由于这些芯片利用较新技术节点实现受焊盘限制的较小管芯大小，因此互连问题变得更富有挑战性。
传统的是在制造期间测试半导体集成电路从而确保集成电路的完整性。在一个测试技术中，集成电路或管芯通过在测试仪器例如测试器和每个集成电路或管芯之间建立电流来测试。以有效方式测试管芯的能力被不断检查以用于改进。随着管芯尺寸被缩小并且焊盘密度增加，这两个都趋向于导致测试吞吐量受约束，因此期望能够增加测试的吞吐量。
另外，一些集成电路可经设计与另一器件，例如存储器芯片、协处理器等一起运行。两个器件的不同组合是可能的，例如不同量的存储器、运行频率，甚至在没有副器件/次要器件的情况下运行的能力。不同组合的封装易于增加总成本，并同样不断努力减少封装成本。
一个示例性应用是关于可编程逻辑器件和存储在外部器件，诸如一个或更多非易失性存储器芯片中的配置。器件或器件组合的不同封装形式除了需要的可编程逻辑器件的拥有者的材料定制清单之外，还增加了存货管理开销。连同不同封装形式，导致不同测试需求进一步增加成本。期望减少存货单开销还维持通过可替换封装形式供应的灵活性。
在该上下文内出现下面描述的实施例。
发明内容
在此描述的实施例提供具有表面的集成电路，该表面具有能够有效测试集成电路的探针焊盘分布模式。应认识到本发明可用许多方式实施，例如在计算机可读媒体上的程序、设备、系统、器件或方法。下面描述本发明的若干发明实施例。
在本发明的一个方面中，提供集成电路(IC)。该集成电路包括布置在IC表面上的多个接合焊盘(bond pads)和布置在IC表面上的多个探针焊盘。多个探针焊盘的每个与相应接合焊盘电通信。多个探针焊盘跨管芯的表面线性配置。在一个实施例中，探针焊盘沿在管芯表面的相反/对立顶点之间定义的管芯的表面对角线布置。在另一个实施例中，在表面上提供多行线性布置的探针焊盘。管芯可通过自动测试仪器测试，其中测试器包括具有探针针脚的探针卡/探针板，该探针针脚与沿测试的管芯或多个管芯的表面对角布置的探针焊盘对准。
在本发明的另一方面中，提供测试半导体器件的方法。该方法开始于定向测试下的多个器件，以便使测试下沿连续器件的对角相反顶点布置的探针焊盘是基本线性的。该方法包括使探针焊盘与探针卡的探针针脚接触并通过探针针脚向探针焊盘传输电信号。捕捉通过电信号发起的响应从而验证器件的完整性。在一个实施例中，探针卡是悬臂式探针卡。
在本发明的一方面中，提供集成电路的封装结构。该结构包括印刷电路板和布置在印刷电路板上的封装基片。第一集成电路布置在封装基片的第一表面上。封装基片能够支持第二集成电路。第二集成电路与布置在封装基片的第一表面上的多个焊盘电通信/电气通信(electrical communication)。该多个焊盘的每个与印刷电路板电通信而不与第一集成电路电通信。因此，第二集成电路与第一集成电路专门/仅通过印刷电路板通信。在一个实施例中，第一集成电路是可编程逻辑器件并且第二集成电路存储由可编程逻辑器件利用的配置。在另一个实施例中，第二集成电路布置在第一集成电路上面。
在本发明的另一方面中，提供封装集成电路的方法。该方法开始于将第一集成电路耦合到封装基片，并然后将第二集成电路耦合到封装基片。在一个实施例中第二集成电路布置在第一集成电路上。该方法包括将封装基片耦合到印刷电路板，以便第二集成电路在向第一集成电路传递数据之前专门/仅通过印刷电路板向第一集成电路通信数据。在一个实施例中，第一集成电路是可编程逻辑器件并且第二集成电路存储由可编程逻辑器件利用的配置。
结合附图，本发明的其它方面从下面详细描述中将变得显而易见，其通过举例说明本发明原理。
附图说明
通过下面详细描述结合附图将更易于理解本发明，附图中相似参考号指相似结构元件。
图1是图示说明根据本发明一个实施例的具有对角分布探针焊盘的管芯的表面的简化示意图。
图2A是根据本发明一个实施例的接合焊盘和探针焊盘之间互连的简化示意图。
图2B和2C图示说明根据本发明一个实施例的图1和2A的接合焊盘和探针焊盘的可能互连的剖面侧视图。
图3是图示说明没有对角线探针焊盘分布的两个管芯测试模式的简化示意图。
图4A是图示说明根据本发明一个实施例的具有对角线探针焊盘分布的多管芯测试模式的简化示意图。
图4B是图4A的多管芯测试设备的侧视图。
图5是图示说明根据本发明一个实施例的同时测试多管芯的自动测试系统的简化示意图。
图6是图示说明根据本发明一个实施例的测试半导体器件的方法操作的流程图。
图7A到7C图示说明示意图，该示意图示出根据本发明一个实施例的集成电路和封装基片的不同视图。
图8是图示说明根据本发明一个实施例的独立布局的简化示意图，其中在为第二集成电路指定的封装基片上的连接焊盘(landing pad)专门/唯一地与印刷电路板电通信。
图9A和9B是图示说明根据本发明一个实施例的集成电路和相应配置器件的堆叠布局的简化示意图。
图10是图示说明根据本发明一个实施例的耦合到印刷电路板的图9A和9B的堆叠布局的简化示意图。
图11是图示说明根据本发明一个实施例的封装和集成电路的方法操作的流程图。
具体实施方式
在此描述的实施例为集成电路的探针焊盘和接合焊盘提供焊盘布局。然而，对于本领域技术人员明显的是在没有这些具体细节的一些或全部的情况下可以实践本发明。在其它实例中，众所周知的处理操作不作详细描述，以便不模糊本发明。
在此描述的实施例在管芯中为探针焊盘提供对角线重分布模式从而通过引线接合被封装。对角线重分布模式使执行多管芯探测的低成本方案成为可能。如在下面更详细解释，重分布探针焊盘被设置/排列在跨管芯表面的对角线中。在该布置/排列下，通过使晶片对角对准，多管芯可使用线性排列的探针焊盘被探查。该实施例能够使用更便宜并产生更可靠测量值的线性探针卡。在一个实施例中，悬臂探针技术可用于执行测试的探针卡。本领域技术人员认识到悬臂探针技术在一个平面方向上具有固定尺寸，但能够在与固定尺寸平面的正交方向上移动。
图1是图示说明根据本发明一个实施例的具有对角分布探针焊盘的管芯的表面的简化示意图。管芯100可以是通过已知半导体制造工艺制备的任何半导体管芯。应认识到集成电路可以是微处理器、可编程逻辑器件(PLD)或通过半导体制造技术制造的其它集成电路。管芯100的表面包括沿管芯100的四个侧面的周界布置的多个接合焊盘102。接合焊盘102通过引线接合(wire bonds)随后接合到封装基片。在引线接合处理之前，管芯100可经受测试从而验证集成电路内的路径和逻辑的完整性。在测试期间，探针焊盘通过容纳在自动测试仪器内的探针卡的探针针脚被接触，从而激励信号进入集成电路。然后捕捉对这些信号的响应，以便确保管芯100的完整性。在图1中图示说明的探针焊盘分布能够有效测试管芯100。如下面进一步讨论，多个管芯可被对准以便利用悬臂式探针完成测试。接合焊盘102通过迹线106与探针焊盘104电通信。
图2A是图示说明根据本发明一个实施例的接合焊盘和探针焊盘之间互连的简化示意图。管芯100包括布置在管芯100的表面上的接合焊盘102和探针焊盘104。探针焊盘104通过迹线106与接合焊盘102电通信。在一个实施例中，迹线106可沿管芯100的表面布置。在该实例中，绝缘或钝化材料可布置在探针焊盘104和接合焊盘102之间管芯100的表面上。图2B和2C图示说明根据本发明一个实施例的图1和2A的接合焊盘和探针焊盘的可能互连的剖面侧视图。图2B图示说明又一实施例，其中迹线106布置在管芯100的表面上从而连接探针焊盘104和接合焊盘102。钝化层107布置在管芯表面和迹线106的表面上，留下到探针焊盘104和接合焊盘102的通道。应认识到由于可替换互连技术是可能的，因此在图2A-C中提供的各种互连是示例性的而不是限制性的。另外，多种技术可被包括在单独管芯中，即一些连接可被限定在管芯的表面下面，并且其它连接可被限定在表面上。图2C图示说明布置在管芯100的表面下面以便连接接合焊盘102和探针焊盘104的迹线106。本领域技术人员认识到迹线106通过管芯100内的金属化层连接接合焊盘102和探针焊盘104。钝化层107布置在管芯100的上表面上，并且开孔被限定在钝化层107内，该开孔能够进入接合焊盘102和探针焊盘104每个的表面。应认识到接合焊盘和探针焊盘的形状尽管作为正方形或矩形示出，但其不是限制性的。即，任何合适几何形状可用于接合焊盘或探针焊盘。
图3是图示说明在没有对角线探针焊盘分布情况下的两个管芯测试模式的简化示意图。探针卡110布置在管芯100A到100C上面。探针针脚112接触焊盘102以便执行测试。如在该实施例中图示说明，跳过布置在管芯100A和100C之间的管芯100B。即，当分布模式是沿四个侧面的外围/圆周时，探针卡不能进入相邻管芯的每个接合焊盘。
图4A是图示说明根据本发明一个实施例的具有对角线探针焊盘分布的多管芯测试模式的简化示意图。管芯100A和100B被对准以便对角分布的探针焊盘104和106被线性排列。此外，探针焊盘104与接合焊盘102分离，然而相应的探针焊盘和接合焊盘电通信。探针卡110通过探针针脚112接触相应管芯。如图示说明，线性排列避免跳过管芯的必要性，并因此提供更有效测试技术，其中吞吐量被改进并且可以使用相对便宜的探针卡。应认识到尽管图示说明两个管芯100A和100B，但实施例不限于两个管芯。即，可通过在此描述的实施例测试多于或少于两个管芯。图4B图示说明图4A的多管芯测试设备的侧视图。探针卡110通过探针针脚112接触管芯100。在一个实施例中，探针针脚112是悬臂式探针针脚。应认识到图示说明目的探针针脚被弯曲是说明目的，而且探针针脚例如悬臂式探针针脚通常是线性的，即是笔直的，并且可甚至具有其内限定的弯曲。如在图4A和4B中图示说明，对角线分布使线性探针卡能够有效测试管芯，即使使用紧凑探针焊盘分布。
图5是利用在此描述的实施例的自动测试系统的简化示意图。测试系统包括与控制测试头212的测试头操纵器210通信的集成电路测试器200。探针卡110固定到测试头212。晶片装卸器/管芯支架214支持要被测试的晶片或管芯。在一个实施例中，多个管芯100以线性排列被布置，其中沿每个管芯的表面对角布置的探针焊盘被线性对准。测试头212下降，以便探针卡110通过相应探针针脚接触要被测试的管芯100。本领域技术人员认识到可利用根据测试系统制造商的可替换配置，而且实施例不限于在此描述的示例性测试系统。
图6是图示说明根据本发明一个实施例的测试半导体器件的方法操作的流程图。该方法开始于操作300，其中多个器件在测试下被定向，以便沿测试下连续相邻器件的对角相反顶点布置的探针焊盘是基本线性的，如在图4A和4B中图示说明。探针卡布置在对角对准的管芯上，而不需要跳过任何管芯。在一个实施例中，可在半导体器件的测试中采用悬臂式探针卡。该方法然后前进到操作302，其中管芯的探针焊盘与来自探针卡的探针针脚接触。在操作304中，电信号被从探针卡传输到探针焊盘。在操作306中捕捉或记录传输到探针焊盘的电信号的响应。本领域技术人员认识到可分析捕捉的数据从而验证要被测试的半导体器件或集成电路的完整性。
在下面描述的进一步实施例为可包括上面描述的接合焊盘与探针焊盘的集成电路提供封装结构。关于图7A-11描述的实施例提供与外部配置器件兼容，但不使封装的存货管理复杂化的封装布局。在一个实施例中，堆叠封装(POP)解决方案用于封装结构。POP解决方案能够在独立设计中运行，如在下面进一步解释。在另一个实施例中，可由集成电路的拥有者供应和附连配置器件。在又一实施例中，顾客或终端用户可供应配置器件。无论配置器件是否由集成电路的拥有者或顾客供应，配置器件都可预编程或在以后编程。
图7A到7C图示说明示意图，该示意图示出根据本发明一个实施例的封装布局的不同视图。图7A是顶视图的封装布局的简化示意图。集成电路702布置在封装基片700上。根据本发明的一个实施例，封装基片700可为POP布局包括多个连接焊盘704。应认识到集成电路702可通过多个焊球(例如球栅阵列配置)耦合到封装基片700。本领域技术人员认识到由于球栅阵列是示例性而非限制性的，因此可利用除球栅阵列之外的可替换耦合技术。在一个实施例中，存储器芯片布置在图7的封装配置的顶部上，如在图9A-10中图示说明。图7B图示说明根据本发明一个实施例的集成电路和封装基片的侧视图。如在图7B中图示说明，连接焊盘704与布置在封装700的相反表面上的相应焊球708电通信。在此描述的实施例提供要被布置在集成电路702上的配置器件。布置在集成电路702上的配置器件不包括通过封装基片700的与集成电路702的任何通信路径。因此，通信路径在布置在图7B的封装布局上的集成电路和固定到封装基片的印刷电路板或与封装基片通信的一些其它外部器件之间。在一个实施例中，通过封装基片700的路径706是电镀通孔。在另一个实施例中，通过封装基片700的路径706利用在封装基片内限定的金属化层。图7C是根据本发明一个实施例的封装基片700的底部图示说明。在一个实施例中，封装700的底部表面提供球栅阵列以与印刷电路板通信。
图8是图示说明根据本发明一个实施例的示例性封装布局的简化示意图。在图8的可称为独立布局的封装布局中，封装基片700具有在其上布置的集成电路702。由于相应配置器件不布置在集成电路702上，因此该部件称为独立布局。在该实施例中，通过封装基片700并进入印刷电路板710的连接焊盘704的连接可接地从而防止任何损坏。在另一个实施例中，该连接可浮动。应认识到在关于图8图示说明的布局中，为简化的印刷电路板路由，输入/输出(I/O)全部在堆叠封装(POP)设计的外部。本领域技术人员认识到实施例不限于POP配置，因为只要封装基片700足够大从而能够并排布局，那么另一芯片例如存储器芯片可邻近集成电路702布置。
图9A和9B是图示说明根据本发明一个实施例的集成电路和相应配置器件的堆叠布局的简化示意图。在图9A中提供封装布局的顶视图。配置器件712布置在封装基片700上。如上面提到，配置器件712可以是为集成电路702存储配置的存储器芯片。然而，，实施例不限于该特定设计，因为集成电路702可以是任何集成电路，例如微处理器或可编程逻辑器件(PLD)，并且配置器件712可以是任何合适集成电路。图9B图示说明堆叠布局的侧视图。封装基片700包括布置在底部表面上的多个焊球，并通过相应焊球714和连接焊盘704与配置器件712通信。集成电路702被布置在配置器件712的底部表面和封装基片700的上表面之间。如上面提到，集成电路702可通过本领域中已知的球栅阵列耦合到封装基片700。连接连接焊盘704和焊球708的电路径/电气路径(electrical pathway)行进通过封装基片700而不提供通过封装基片700到集成电路702的任何电路径。即，在配置器件712和集成电路702之间的通信行进通过印刷电路板或其它外部器件，其通过焊球708耦合到封装基片700。
图10是图示说明根据本发明一个实施例的耦合到印刷电路板的图9A和9B的堆叠布局的简化示意图。配置器件712布置在封装基片700上。配置器件712通过焊球714和连接焊盘704与封装基片700电通信。印刷电路板710通过焊盘716与封装基片的相应焊球708通信。应认识到配置器件712通过印刷电路板710内的路径或与外部器件通信的印刷电路板710的IO针脚与集成电路702通信。因此，在配置器件712是为集成电路(例如PLD)存储配置的存储器的情况下，配置器件712可在放置在封装基片700上之前被编程、在放置在封装基片700上之后通过直接连接针脚编程，或随着系统编程中常规完成在印刷电路板上编程。
图11是图示说明根据本发明一个实施例的封装和集成电路的方法操作的流程图。该方法开始于操作800，其中第一集成电路被耦合到封装。如上面图示说明，在本发明的一个实施例中，可编程逻辑器件可通过本领域中已知的常规技术耦合到封装基片。该方法然后前进到操作802，其中第二集成电路被耦合到封装基片。根据一个实施例第二集成电路布置在第一集成电路上。应认识到如果封装基片足够大，那么第二集成电路可以可替换布置到第一集成电路的侧面。在一个实施例中，第二集成电路在堆叠封装配置中被布置在第一集成电路上。该方法然后前进到操作804，其中封装基片被耦合到印刷电路板，以便第二集成电路专门/仅通过印刷电路板向第一集成电路通信数据。即，由于没有在集成电路702、封装基片700和配置器件712之间限定此通信的路径，因此第二集成电路不直接通过封装基片与第一集成电路通信。在一个实施例中，第二集成电路可由通孔耦合到印刷电路板。
应认识到封装结构的实施例不意味着被限制于示例性参考的主器件和副器件，其中主器件是可编程逻辑器件，并且副器件是可编程逻辑器件的配置器件。例如，本领域技术人员认识到实施例可包括存储器芯片(诸如闪存存储器)以及处理器用于移动器件或任何小形状因素器件。在此描述的实施例能够设计不同量存储器而不改变封装配置以可能区分产品价格点。实施例的另一应用包括使用中央处理单元(CPU)或任何其它合适处理器和静态随机访问存储器(SRAM)缓存用于两个器件。其它示例性应用包括CPU和协处理器。因此，器件中的一个不必是存储器芯片。本质上，实施例可应用于主器件，该主器件可与副器件一起使用并可在没有的副器件情况下使用。通过其中副器件专门通过印刷电路板并且不通过支持主器件和副器件的封装基片与主器件通信的上面描述的实施例，封装结构被简化。依次，通过具有能够支持可区别组合的单个封装结构，存货管理也被简化。
封装结构的可替换实施例的示例性要求包括集成电路(IC)封装，该集成电路(IC)封装包含印刷电路板、布置在印刷电路板上的封装基片和布置在封装基片的第一表面上的第一集成电路，其中封装基片能够支持第二集成电路，其中第二集成电路与布置在封装基片的第一表面上的多个焊盘电通信，并且其中多个焊盘的每个与印刷电路板电通信而不与第一集成电路通信。第二集成电路可在堆叠封装配置中布置在第一集成电路上，并且第一集成电路是可编程逻辑器件以及第二集成电路为可编程逻辑器件存储配置。在一个实施例中，第二集成电路的占位面积(footprint)大于第一集成电路的占位面积。在另一个实施例中，第二集成电路的占位面积的长度或宽度的一个基本相似于第一集成电路的占位面积的相应长度或宽度。缝隙可存在于第一和第二电路的相反表面/相对表面之间。另一示例性要求包括集成电路封装，该集成电路封装包含封装基片、耦合到封装基片的第一集成电路和耦合到封装基片并布置在第一集成电路上的第二集成电路，其中第二集成电路为第一集成电路的操作存储配置。在一个实施例中，耦合第二集成电路与封装的全部信号迹线在与第一集成电路耦合之前路由通过印刷电路板。另一示例性要求包括封装集成电路的方法，该方法包含将第一集成电路耦合到封装基片、将第二集成电路耦合到封装基片，该第二集成电路布置在第一集成电路上，以及将封装基片耦合到集成电路板，以使第二集成电路在向第一集成电路传递数据之前专门通过印刷电路板向第一集成电路通信数据。在一个实施例中，第一集成电路是可编程逻辑器件并且第二集成电路是为第一集成电路的操作存储配置的存储器件，以及第二集成电路在耦合到封装基片之前用配置编程。该方法可包括缩短从第二集成电路到第一集成电路的双用途I/O针脚的耦合迹线，并直接路由指定用于耦合第二集成电路耦合的封装基片上的每个连接焊盘到印刷电路板。
总之，实施例为布置在集成电路的表面上的探针焊盘提供分布模式。在一个实施例中，集成电路可以是处理器或可编程逻辑器件。分布模式沿集成电路表面的相反顶点之间延伸的对角线提供探针焊盘的线性排列。另外，实施例描述其中应用堆叠封装结构的封装结构，其中堆叠集成电路不通过支持堆叠集成电路的封装基片相互直接通信。实施例使单个单元可编程逻辑器件和协助存货管理并允许利用第三方配置器件的配置模块成为可能。实施例通过减少材料的定制清单和存货从而减少关于该开销的成本，以减少封装布局成本。另外，通过独立设计或POP设计改善规模经济。应认识到具有独立形式或堆叠或邻近形式的设计的能力进一步减少存货和材料的定制清单。
实施例可用于任何集成电路，并且不限于可编程逻辑器件。然而，在实施例应用于可编程逻辑器件的情况下，可编程逻辑器件可以是包括下面组件的一个或更多的数据处理系统的一部分：处理器、存储器、I/O电路以及外围器件。数据处理系统可用于广泛的各种应用，例如计算机网络、数据网络、仪表化、视频处理、数字信号处理，或其中期望使用可编程或可重编程逻辑器件优点的任何其它合适应用。可编程逻辑器件可用来执行各种不同逻辑功能。例如，可编程逻辑器件可配置为与系统处理器协作的处理器或控制器。可编程逻辑器件也可用作判别器以便判别到数据处理系统中共享资源的访问。在又一示例中，可编程逻辑器件可配置为系统中的处理器和一个其它组件之间的接口。
形成本发明的一部分的在此描述的任何操作是有用的机器操作。本发明也涉及用来执行这些操作的器件或设备。该设备可为需要的目的特定构造，或该设备可以是通过存储在计算机中的计算机程序被选择性地激活或配置的通用计算机。具体地，各种通用机器可与根据此处教导写入的计算机程序一起使用，或可更方便构造更专用设备从而执行需要的操作。
如在此使用的可编程逻辑器件指可被编程从而执行期望功能的任何集成电路，并包括可编程逻辑阵列(PLA)、可编程阵列逻辑(PAL)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)，以及可编程的各种其它逻辑和存储器件。通常，设计工程师使用采取软件包形式的电子设计自动化工具设计并编程此类PLD。
尽管前述发明为清楚理解的目的被详细描述，但显然可在附属权利要求的范畴内实践某些改变和修改。因此，可认为本实施例是说明性的而不是限制性的，并且本发明不限于在此给出的详述，但可在所附权利要求的范畴和等效内修改。在权利要求中，元件和/或步骤不意味着操作的任何特别顺序，除非在权利要求中明确陈述。

Claims (18)

1.一种集成电路，即IC，包含：
布置在所述IC的表面上的多个接合焊盘；
布置在所述IC的所述表面上的多个探针焊盘，所述多个探针焊盘的每个与相应接合焊盘电通信，其中所述多个探针焊盘跨所述表面线性配置。
2.根据权利要求1所述的IC，其中所述多个探针焊盘沿所述IC的所述表面对角布置。
3.根据权利要求1所述的IC，其中所述多个接合焊盘沿所述表面的每个外围边缘布置。
4.根据权利要求1所述的IC，其中所述多个探针焊盘的每个和所述相应接合焊盘通过导电迹线电通信。
5.根据权利要求4所述的IC，其中所述导电迹线被布置在所述IC的所述表面下面或在所述IC的所述表面上面。
6.根据权利要求2所述的IC，其中所述多个探针焊盘沿多行分布。
7.一种测试系统，包含：
支持多个管芯用于测试的支架，所述多个管芯线性定向以便沿所述多个管芯的每个的表面对角布置的探针焊盘被基本对准；以及
布置在所述多个管芯上的探针卡，所述探针卡具有与沿所述多个管芯的每个的所述表面对角布置的所述探针焊盘对准的多个探针针脚。
8.根据权利要求7所述的系统，其中所述多个探针针脚是悬臂式的。
9.根据权利要求7所述的系统，其中所述多个管芯包括对角布置的多行探针焊盘。
10.根据权利要求7所述的系统，其中所述多个管芯包括与相应探针焊盘电通信的接合焊盘。
11.根据权利要求10所述的系统，其中所述接合焊盘沿所述管芯的周界布置。
12.根据权利要求9所述的系统，其中所述多个探针针脚以多行排列。
13.根据权利要求10所述的系统，其中所述接合焊盘通过布置在所述表面下面的导电迹线与所述多个探针焊盘电通信。
14.一种测试半导体器件的方法，包含：
在测试下定向多个器件，以便在测试下沿连续器件的对角相反顶点布置的探针焊盘是基本线性的；
使所述探针焊盘与探针卡的探针针脚接触；
通过所述探针针脚向所述探针焊盘传输电信号；以及
捕捉通过所述电信号发起的响应。
15.根据权利要求14所述的方法，其中所述探针焊盘的每个与相应接合焊盘电通信。
16.根据权利要求15所述的方法，其中在测试下每个接合焊盘沿所述器件的每个的外周布置。
17.根据权利要求15所述的方法，进一步包含：
沿布置在所述探针焊盘和相应接合焊盘的表面下面的导电迹线传输所述电信号。
18.根据权利要求14所述的方法，其中所述捕捉包括将所述响应存储在计算机可读存储媒质上。
CN201080045527.6A 2009-07-31 2010-07-23 接合和探针焊盘分布以及封装结构 Active CN102576685B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/534,002 US9267985B2 (en) 2009-07-31 2009-07-31 Bond and probe pad distribution
US12/533,997 2009-07-31
US12/534,002 2009-07-31
US12/533,997 US8148813B2 (en) 2009-07-31 2009-07-31 Integrated circuit package architecture
PCT/US2010/043137 WO2011014434A2 (en) 2009-07-31 2010-07-23 Bond and probe pad distribution and package architecture

Publications (2)

Publication Number Publication Date
CN102576685A true CN102576685A (zh) 2012-07-11
CN102576685B CN102576685B (zh) 2017-03-08

Family

ID=43529919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080045527.6A Active CN102576685B (zh) 2009-07-31 2010-07-23 接合和探针焊盘分布以及封装结构

Country Status (2)

Country Link
CN (1) CN102576685B (zh)
WO (1) WO2011014434A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280603A (zh) * 2015-04-09 2016-01-27 上海兆芯集成电路有限公司 电子封装组件
US9788425B2 (en) 2015-04-09 2017-10-10 Via Alliance Semiconductor Co., Ltd. Electronic package assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399983A (en) * 1991-08-08 1995-03-21 Tokyo Electron Yamanashi Limited Probe apparatus
US20060286689A1 (en) * 2005-06-17 2006-12-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
CN1910750A (zh) * 2004-01-22 2007-02-07 株式会社瑞萨科技 半导体封装件及半导体装置
US20070241330A1 (en) * 1999-01-22 2007-10-18 Asao Nishimura Semiconductor integrated circuit device and manufacture thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437364B1 (en) * 2000-09-26 2002-08-20 United Microelectronics Corp. Internal probe pads for failure analysis
US6605951B1 (en) * 2000-12-11 2003-08-12 Lsi Logic Corporation Interconnector and method of connecting probes to a die for functional analysis
KR100385225B1 (ko) * 2001-03-23 2003-05-27 삼성전자주식회사 탐침 패드 및 범프 패드를 갖는 플립 칩형 반도체소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399983A (en) * 1991-08-08 1995-03-21 Tokyo Electron Yamanashi Limited Probe apparatus
US20070241330A1 (en) * 1999-01-22 2007-10-18 Asao Nishimura Semiconductor integrated circuit device and manufacture thereof
CN1910750A (zh) * 2004-01-22 2007-02-07 株式会社瑞萨科技 半导体封装件及半导体装置
US20060286689A1 (en) * 2005-06-17 2006-12-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280603A (zh) * 2015-04-09 2016-01-27 上海兆芯集成电路有限公司 电子封装组件
US9788425B2 (en) 2015-04-09 2017-10-10 Via Alliance Semiconductor Co., Ltd. Electronic package assembly
CN105280603B (zh) * 2015-04-09 2018-01-26 上海兆芯集成电路有限公司 电子封装组件

Also Published As

Publication number Publication date
CN102576685B (zh) 2017-03-08
WO2011014434A2 (en) 2011-02-03
WO2011014434A3 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
US10459007B2 (en) Probe card
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
CN101344571B (zh) 插座以及使用该插座的测试设备和方法
US6218202B1 (en) Semiconductor device testing and burn-in methodology
KR101194842B1 (ko) 반도체 패키지가 삽입된 인쇄회로기판
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
KR100843202B1 (ko) 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
CN109791922A (zh) 异种球图案封装
CN102103185A (zh) 用于测量芯片间信号的方法和装置
US5319224A (en) Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof
KR100843213B1 (ko) 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
CN101273675B (zh) 提供构造触点区域的插槽、方法和处理系统
KR20040041635A (ko) 다중 열들의 본드 패드들을 가진 반도체 칩
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
CN104064551A (zh) 一种芯片堆叠封装结构和电子设备
US11211369B2 (en) Service module for SIP devices
US20150021761A1 (en) Multi-chip package
US7994643B2 (en) Stack package, a method of manufacturing the stack package, and a digital device having the stack package
US20170117199A1 (en) Semiconductor devices with bump allocation
US6026221A (en) Prototyping multichip module
CN102576685A (zh) 接合和探针焊盘分布以及封装结构
CN102879720A (zh) 无源插件的测试方案和装置
KR102671078B1 (ko) 팬 아웃 서브 패키지를 포함한 스택 패키지
US20150348929A1 (en) Package structure and fabrication method thereof
US8618540B2 (en) Semiconductor packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant