CN102569491A - 太阳能晶片的掺杂方法以及掺杂晶片 - Google Patents
太阳能晶片的掺杂方法以及掺杂晶片 Download PDFInfo
- Publication number
- CN102569491A CN102569491A CN2010105989515A CN201010598951A CN102569491A CN 102569491 A CN102569491 A CN 102569491A CN 2010105989515 A CN2010105989515 A CN 2010105989515A CN 201010598951 A CN201010598951 A CN 201010598951A CN 102569491 A CN102569491 A CN 102569491A
- Authority
- CN
- China
- Prior art keywords
- type
- type doped
- doped region
- doped layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
本发明公开了一种太阳能晶片的掺杂方法包括以下步骤:在N型基底表面形成N+型掺杂层;在该N+型掺杂层表面形成具有图样的薄膜,其中,未被该薄膜覆盖的区域为开放区域;对该开放区域进行蚀刻,蚀刻深度大于该N+型掺杂层的厚度并且直至该N型基底;加速P型离子并通过离子注入的方式将该P型离子从该N型基底表面的该开放区域注入至N型基底中以形成P+型掺杂区域,其中,该P+型掺杂区域与该未经蚀刻的N+型掺杂层互不接触;去除该具有图样的薄膜,其中,所述的P型替换为N型时,N型同时替换为P型。本发明还公开了一种掺杂晶片。本发明的掺杂方法简化了工艺步骤,无需购买光刻机,无需使用多张掩模板,不存在掩模板校准问题且降低了制作成本。
Description
技术领域
本发明涉及一种太阳能晶片的掺杂方法以及掺杂晶片,特别是涉及一种用于制作背结电池的太阳能晶片的掺杂方法以及掺杂晶片。
背景技术
新能源是二十一世纪世界经济发展中最具决定力的五大技术领域之一。太阳能是一种清洁、高效和永不衰竭的新能源。在新世纪中,各国政府都将太阳能资源利用作为国家可持续发展战略的重要内容。而光伏发电具有安全可靠、无噪声、无污染、制约少、故障率低、维护简便等优点。
近几年,国际光伏发电迅猛发展,太阳能晶片供不应求,于是提高太阳能晶片的光电转化效率和太阳能晶片的生产能力成为重要的课题。太阳能电池受光照后,电池吸收一个能量大于带隙宽度的入射光子后产生电子-空穴对,电子和空穴分别激发到导带与价带的高能态。在激发后的瞬间,电子和空穴在激发态的能量位置取决于入射光子的能量。处于高能态的光生载流子很快与晶格相互作用,将能量交给声子而回落到导带底与价带顶,这过程也称作热化过程,热化过程使高能光子的能量损失了一部分。热化过程后,光生载流子的输运过程(势垒区或扩散区)中将有复合损失。最后的电压输出又有一次压降,压降来源于与电极材料的功函数的差异。由上述分析,太阳能电池效率受材料、器件结构及制备工艺的影响,包括电池的光损失、材料的有限迁移率、复合损失、串联电阻和旁路电阻损失等。对于一定的材料,电池结构与制备工艺的改进对提高光电转换效率是重要的。一种可行的实现低成本高效率太阳电池方案是聚光太阳电池。聚光太阳电池可以大大节约材料成本,明显提高太阳电池效率。采用正面结结构的太阳电池,为了满足聚光电池电流密度更大的特点,必须大大增加正面栅线密度,这会反过来影响栅线遮光率,减小短路电流。一种可行的解决遮光损失的方案就是背接触结构太阳电池,也叫背结电池。背接触结构太阳能电池的掺杂区域和金半接触区域全部集成在太阳电池背面,背面电极占据背表面很大部分,减小了接触电阻损失。另外,电流流动方向垂直于结区,这就进一步消除了正面结构横向电流流动造成的电阻损失,这样就会同时满足高强度聚焦正面受光和高光电转换效率的要求。背接触太阳能电池也有利于电池封装,进一步降低成本。
但是由于背结电池的PN结靠近电池背面,而少数载流子必须扩散通过整个硅片厚度才能达到背面结区,所以这种电池设计就需要格外高的少子寿命的硅片作为基地材料,否则少子还未扩散到背面结区就被复合掉了,这样电池的效率就会大大下降。IBC(interdigitated back contact)太阳能电池是最早研究的背结电池,最初主要用于聚光系统中,任丙彦等的背接触硅太阳能电池研究进展(材料导报2008年9月第22卷第9期)中介绍了各种背接触硅太阳能电池的结构和制作工艺,以IBC太阳能电池为例,SUNPOWER公司制作的IBC太阳能电池的最高转换效率可达24%,然后由于其采用了光刻工艺,由于光刻所带来的复杂操作使得其成本难以下降,给民用或者普通场合的商业化应用造成困难。为了降低成本,也有利用掩模板来形成交叉排列的P+区和N+区,但是在制作过程中必须用到多张掩模板,增加成本的同时还产生了掩模板校准的问题,为制作过程带来了不少难度。
发明内容
本发明要解决的技术问题是为了克服现有技术中IBC太阳能电池的制作过程中使用光刻工艺步骤繁杂、成本较高的缺陷,提供一种制作过程中仅需一张掩模板、无掩模板校准问题、成本较低、工艺步骤较少且掺杂离子浓度得以精确控制的太阳能晶片的掺杂方法以及掺杂晶片。
本发明是通过下述技术方案来解决上述技术问题的:
一种太阳能晶片的掺杂方法,其特点在于,其包括以下步骤:
步骤S1、在N型基底表面形成N+型掺杂层;
步骤S2、在该N+型掺杂层表面形成具有图样的薄膜,其中,未被该具有图样的薄膜覆盖的区域为开放区域;该具有图样的薄膜起到掩膜的作用;
步骤S3、对该开放区域进行蚀刻,蚀刻深度大于该N+型掺杂层的厚度并且直至该N型基底,以在该N型基底表面与该开放区域相对应的位置形成一凹槽;即除了开放区域的N+型掺杂层被完全蚀刻去除了以外,该开放区域对应的N型基底也被蚀刻掉一薄层,这样该N型基底中就形成了凹槽;
步骤S4、在N型基底的凹槽表面中形成P+型掺杂区域,其中,该P+型掺杂区域与该未经蚀刻的N+型掺杂层互不接触;
步骤S5、去除该具有图样的薄膜,
其中,所述的P型替换为N型时,N型同时替换为P型。
优选地,步骤S1中通过热扩散或者离子注入的方式形成该N+型掺杂层,其中该N+型掺杂层的方块电阻为20-100Ω/□。本领域技术人员可以根据需要选择合适的扩散源或者掺杂离子的能量、浓度等参数以形成该N+型掺杂层。较佳地,该N+型掺杂层的方块电阻为30-90Ω/□,更佳地,该N+型掺杂层的方块电阻为40-80Ω/□。
优选地,步骤S2中通过丝网印刷的方式形成该具有图样的薄膜,其中该具有图样的薄膜的厚度为10-50μm并且由合成橡胶或金属,例如铜铝合金制成。本领域技术人员可以根据实际需要选择其他的公知材料与公知手段形成上述薄膜。该具有图样的薄膜形成之后,还包括烘干该薄膜的步骤。
优选地,步骤S3中的蚀刻的N型基底的深度至少为5μm,较佳地,蚀刻的N型基底的深度为5-30μm,这里所说的蚀刻的N型基底的深度即指该N型基底被蚀刻掉的一薄层的厚度。为了使PN结不容易被击穿,提高掺杂晶片的使用寿命,该蚀刻的N型基底的深度的优选深度为5-20μm。
优选地,步骤S4中通过热扩散或者离子注入的方式形成该P+型掺杂区域,本领域技术人员可以根据常规参数选择扩散源和扩散温度,或者加速P型离子并通过离子注入的方式将该P型离子从该N型基底表面的该开放区域注入至N型基底中以形成P+型掺杂区域,其中,该P型离子被加速至500eV-50keV,所形成的P+型掺杂区域的方块电阻为40-120Ω/□。优选地,P型离子被加速至1keV-40keV,更优选地,P型离子被加速至5keV-30keV;较佳地,所形成的P+型掺杂区域的方块电阻为60-110Ω/□,更佳地,所形成的P+型掺杂区域的方块电阻为80-100Ω/□。
另外,在步骤S4中,由于热扩散工艺不具方向性,其扩散是各个方向的,除了在凹槽的表面中形成P+型掺杂区域外,还会在该凹槽的两个侧壁中形成P+型掺杂层;即使在步骤S4中采用的是离子注入的方法,虽然离子注入具有很好的方向性,但是在离子的碰撞过程中,也可能会造成部分离子被反弹至该凹槽的两侧壁中,形成较薄的P+型掺杂层。无论采用的是热扩散工艺还是离子注入的方法,都有可能在形成P+型掺杂区域的过程中造成凹槽的侧壁中形成P+型掺杂层,而该P+型掺杂层与未经蚀刻(步骤S3所述的蚀刻)的N+掺杂层接触,这样会导致P+/N+的结构,其耗尽层很薄,非常容易被击穿,影响了最终制得的掺杂晶片的质量和使用寿命,因此在步骤S4之后、步骤S5之前还包括步骤SP:蚀刻去除步骤S4中形成该P+型掺杂区域时在该凹槽侧壁中形成的P+型掺杂层,所述的蚀刻采用的为常规手段。
优选地,步骤S5之后还包括退火步骤。离子注入后,在700-1100℃的温度下退火30秒至30分钟以激活掺杂离子,优选地,退火温度为850-1000℃。
本发明还提供一种按照如上所述的太阳能晶片的掺杂方法制得的掺杂晶片,其特点在于,该掺杂晶片包括:
一具有凹槽的N型基底;
形成于该N型基底表面中的至少一个N+型掺杂区域;这里所说的N+掺杂区域即指上述方法中所指的未经蚀刻的N+型掺杂层,
形成于该N型基底凹槽的表面中的P+型掺杂区域;
其中,该N+型掺杂区域与该P+型掺杂区域互不接触,
其中,所述的P型替换为N型时,N型同时替换为P型。
优选地,该N+型掺杂区域与该P+型掺杂区域的最小距离至少为5μm,较佳地,蚀刻的N型基底的深度为5-30μm,更优选地,该N+型掺杂区域与该P+型掺杂区域的最小距离为5-20μm。
优选地,该N+型掺杂区域的方块电阻为20-100Ω/□。较佳地,该N+型掺杂区域的方块电阻为30-90Ω/□,更佳地,该N+型掺杂区域的方块电阻为40-80Ω/□。
优选地,P+型掺杂区域的方块电阻为40-120Ω/□。较佳地,所形成的P+型掺杂区域的方块电阻为60-110Ω/□,更佳地,所形成的P+型掺杂区域的方块电阻为80-100Ω/□。
利用上述方法形成的掺杂晶片,再经钝化和镀压电极的操作可以形成背结电池。例如,在掺杂晶片的表面和背面分别形成氮化硅薄膜作为钝化层,掺杂晶片表面的氮化硅薄膜还作为减反射层,之后分别在该P+型掺杂区域和该N+型掺杂区域(即未经蚀刻的N+型掺杂层)上镀压金属电极并烧结,使金属电极中的金属元素与N型基底共晶复合,由此形成了背结电池。当然,本领域技术人员还可根据实际需要选择其他合适的钝化方法以及电极制作方法。
只需要在上述过程中,调换基底材料和离子注入或扩散生长的方式掺杂的杂质材料,则该方法同样适用于P型太阳能掺杂晶片的制作,即所述的N型替换为P型时,P型同时替换为N型。
本发明的积极进步效果在于:
1、本发明中P+型掺杂区域与未经蚀刻的N+型掺杂层之间具有N型基底材料作为缓冲层,使得PN结之间不会因为耗尽层太薄而导致被击穿,由此提高了该掺杂晶片的使用寿命。
2、比起采用光刻工艺制作背结电池而言,本发明简化了工艺步骤,无需购买光刻机,成本大大降低,另外制作流程中无需使用多张掩模板,解决了掩模板校准问题的同时还降低了制作成本。
3、本发明中P+型掺杂区域与N+型掺杂区域之间的N型缓冲层的最小宽度为5μm,采用纯粹机械加工方法制得的掩模板很难做到这样的精度,即使能做到,这样的掩模板也是价格高昂,本发明通过在基底材料中形成凹槽并在凹槽中形成P+掺杂区域的方式,自然形成符合上述最小宽度的N型缓冲层,省去了购买价格高昂的掩模板的成本,进一步降低了制作成本。
4、采用离子注入进行掺杂形成P+型掺杂区域,掺杂离子的浓度得到了精确的控制,比起热扩散工艺的掺杂而言对提高光电转换的效率更有利。
附图说明
图1-5为本发明的制作背结电池的掺杂晶片的分解步骤示意图。
具体实施方式
下面结合附图给出本发明较佳实施例,以详细说明本发明的技术方案。
实施例1
参考图1,步骤S1、在N型基底1表面形成N+型掺杂层2,该N+型掺杂层的方块电阻为20Ω/□。具体来说,将磷离子加速至500eV并通过离子注入的方式将该磷离子从该N型基底的表面注入至该N型基底中。
参考图2,步骤S2、在该N+型掺杂层2表面形成具有图样的薄膜3,其中,未被该具有图样的薄膜3覆盖的区域为开放区域;该具有图样的薄膜起到掩膜的作用。其中通过丝网印刷的方式形成该具有图样的薄膜3,其中该具有图样的薄膜的厚度为10μm并且由合成橡胶制成。该具有图样的薄膜形成之后,烘干该薄膜。
参考图3,步骤S3、对该开放区域进行蚀刻,蚀刻深度大于该N+型掺杂层2的厚度并且直至该N型基底1,在本实施例中,蚀刻的N型基底的深度为5μm;即除了开放区域的N+型掺杂层被完全蚀刻去除了以外,该开放区域对应的N型基底也被蚀刻掉一薄层,这样该N型基底就形成了凹槽4。该具有图样的薄膜除了掩膜板的作用之外,还具有保护无需蚀刻的N+型掺杂层的作用。
参考图4a,步骤S4、加速硼离子至500eV并通过离子注入的方式将该硼离子从该N型基底1表面的该开放区域沿着方向a垂直注入至N型基底1中以形成方块电阻为40Ω/□的P+型掺杂区域5,也就是说,该P+型掺杂区域5形成于该凹槽4中,其中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层互不接触。本实施例中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层的最小距离为5μm。
参考图5,步骤S5、采用本领域的常用手段去除该具有图样的薄膜3,之后进行退火步骤,将掺杂晶片在在700℃的温度下退火30分钟以激活掺杂离子。由该P+型掺杂区域5、该未经蚀刻的N+型掺杂层2以及上述两者之间的N型基底构成P+/N/N+结构的PN结。
由此,掺杂晶片的制作完成。利用上述方法形成的掺杂晶片,再经钝化和镀压电极的操作可以形成背结电池。例如,在掺杂晶片的表面和背面分别形成氮化硅薄膜作为钝化层,掺杂晶片表面的氮化硅薄膜还作为减反射层,之后分别在该P+型掺杂区域和该N+型掺杂区域(即未经蚀刻的N+型掺杂层)上镀压金属电极并烧结,使金属电极中的金属元素与N型基底共晶复合,由此形成了背结电池。
实施例2
参考图1,步骤S1、在N型基底1表面形成N+型掺杂层2,该N+型掺杂层的方块电阻为100Ω/□。具体来说,将磷离子加速至50keV并通过离子注入的方式将该磷离子从该N型基底的表面注入至该N型基底中。
参考图2,步骤S2、在该N+型掺杂层2表面形成具有图样的薄膜3,其中,未被该具有图样的薄膜3覆盖的区域为开放区域;该具有图样的薄膜起到掩膜的作用。其中通过丝网印刷的方式形成该具有图样的薄膜3,其中该具有图样的薄膜的厚度为50μm并且由铜铝合金制成。该具有图样的薄膜形成之后,烘干该薄膜。
参考图3,步骤S3、对该开放区域进行蚀刻,蚀刻深度大于该N+型掺杂层2的厚度并且直至该N型基底1,在本实施例中,蚀刻的N型基底的深度为30μm;即除了开放区域的N+型掺杂层被完全蚀刻去除了以外,该开放区域对应的N型基底也被蚀刻掉一薄层,这样该N型基底就形成了凹槽4。该具有图样的薄膜除了掩膜板的作用之外,还具有保护无需蚀刻的N+型掺杂层的作用。
参考图4a,步骤S4、加速硼离子至50keV并通过离子注入的方式将该硼离子从该N型基底1表面的该开放区域沿着方向a垂直注入至N型基底1中以形成方块电阻为120Ω/□的P+型掺杂区域5,也就是说,该P+型掺杂区域5形成于该凹槽4中,其中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层互不接触。本实施例中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层的最小距离为30μm。
参考图5,步骤S5、采用本领域的常用手段去除该具有图样的薄膜3,之后进行退火步骤,将掺杂晶片在在1100℃的温度下退火30秒以激活掺杂离子。由该P+型掺杂区域5、该未经蚀刻的N+型掺杂层2以及上述两者之间的N型基底构成P+/N/N+结构的PN结。
由此,掺杂晶片的制作完成。利用上述方法形成的掺杂晶片,再经钝化和镀压电极的操作可以形成背结电池。例如,在掺杂晶片的表面和背面分别形成氮化硅薄膜作为钝化层,掺杂晶片表面的氮化硅薄膜还作为减反射层,之后可以在钝化层中分别与该P+型掺杂区域和该N+型掺杂区域(即未经蚀刻的N+型掺杂层)相对应的位置开出接触孔,接着在该接触孔上镀压金属电极并烧结,使金属电极中的金属元素与N型基底共晶复合,由此形成了背结电池。
实施例3
参考图1,步骤S1、在N型基底1表面形成N+型掺杂层2,该N+型掺杂层的方块电阻为60Ω/□。具体来说,将磷离子加速至30keV并通过离子注入的方式将该磷离子从该N型基底的表面注入至该N型基底中。
参考图2,步骤S2、在该N+型掺杂层2表面形成具有图样的薄膜3,其中,未被该具有图样的薄膜3覆盖的区域为开放区域;该具有图样的薄膜起到掩膜的作用。其中通过丝网印刷的方式形成该具有图样的薄膜3,其中该具有图样的薄膜的厚度为30μm并且由铜铝合金制成。该具有图样的薄膜形成之后,烘干该薄膜。
参考图3,步骤S3、对该开放区域进行蚀刻,蚀刻深度大于该N+型掺杂层2的厚度并且直至该N型基底1,在本实施例中,蚀刻的N型基底的深度为10μm;即除了开放区域的N+型掺杂层被完全蚀刻去除了以外,该开放区域对应的N型基底也被蚀刻掉一薄层,这样该N型基底就形成了凹槽4。该具有图样的薄膜除了掩膜板的作用之外,还具有保护无需蚀刻的N+型掺杂层的作用。
参考图4a,步骤S4、加速硼离子至30keV并通过离子注入的方式将该硼离子从该N型基底1表面的该开放区域沿着方向a垂直注入至N型基底1中以形成方块电阻为80Ω/□的P+型掺杂区域5,也就是说,该P+型掺杂区域5形成于该凹槽4中,其中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层互不接触。本实施例中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层的最小距离为10μm。
参考图5,步骤S5、采用本领域的常用手段去除该具有图样的薄膜3,之后进行退火步骤,将掺杂晶片在在850℃的温度下退火10分钟以激活掺杂离子。由该P+型掺杂区域5、该未经蚀刻的N+型掺杂层2以及上述两者之间的N型基底构成P+/N/N+结构的PN结。
由此,掺杂晶片的制作完成。利用上述方法形成的掺杂晶片,再经钝化和镀压电极的操作可以形成背结电池。例如,在掺杂晶片的表面和背面分别形成氮化硅薄膜作为钝化层,掺杂晶片表面的氮化硅薄膜还作为减反射层,之后可以在钝化层中分别与该P+型掺杂区域和该N+型掺杂区域(即未经蚀刻的N+型掺杂层)相对应的位置开出接触孔,接着在该接触孔上镀压金属电极并烧结,使金属电极中的金属元素与N型基底共晶复合,由此形成了背结电池。
实施例4
实施例4的原理与实施例1相同,其主要工艺步骤也相同,不同之处仅在于以下工艺以及参数的选择:
步骤S1中通过热扩散的方式形成该N+型掺杂层2,该N+型掺杂层的方块电阻为50Ω/□。
步骤S3、对该开放区域进行蚀刻,蚀刻深度大于该N+型掺杂层2的厚度并且直至该N型基底1,在本实施例中,蚀刻的N型基底的深度为15μm。其余未提及的工艺步骤和参数选择均于实施例1相同。
实施例5
实施例5的原理与实施例1相同,其主要工艺步骤也相同,不同之处仅在于以下工艺以及参数的选择:
参考图4b,步骤S4、加速硼离子至500eV并通过离子注入的方式将该硼离子从该N型基底1表面的该开放区域沿着方向a垂直注入至N型基底1中以形成方块电阻为70Ω/□的P+型掺杂区域5,也就是说,该P+型掺杂区域5形成于该凹槽4中,虽然离子注入具有很好的方向性,但是在离子的碰撞过程中,也可能会造成部分离子被反弹至该凹槽的两侧壁中,形成较薄的P+型掺杂层51,参考图4b,此时该P+型掺杂层51与该未经蚀刻的N+型掺杂层2接触,为了防止PN结被击穿,必须要去除该凹槽侧壁中的P+型掺杂层51。因此,需要进行步骤SP:蚀刻去除步骤S4中形成该P+型掺杂区域时在该凹槽侧壁中形成的P+型掺杂层51,所述的蚀刻采用的为常规手段。
去除了该凹槽侧壁中的P+型掺杂层51后,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层互不接触。本实施例中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层的最小距离为5μm。
其余未提及的工艺步骤和参数选择均于实施例1相同。
实施例6
实施例6的原理与实施例1相同,其主要工艺步骤也相同,不同之处仅在于以下工艺以及参数的选择:
参考图4b,步骤S4、通过热扩散的方式形成方块电阻为80Ω/□的P+型掺杂区域5,也就是说,该P+型掺杂区域5形成于该凹槽4中,由于热扩散工艺不具方向性,其扩散是各个方向的,除了在凹槽的表面中形成P+型掺杂区域5外,还会在该凹槽的两个侧壁中形成P+型掺杂层51,参考图4b,此时该P+型掺杂层51与该未经蚀刻的N+型掺杂层2接触,为了防止PN结被击穿,必须要去除该凹槽侧壁中的P+型掺杂层51。因此,需要进行步骤SP:蚀刻去除步骤S4中形成该P+型掺杂区域时在该凹槽侧壁中形成的P+型掺杂层51,所述的蚀刻采用的为常规手段。
去除了该凹槽侧壁中的P+型掺杂层51后,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层互不接触。本实施例中,该P+型掺杂区域5与该未经蚀刻的N+型掺杂层的最小距离为5μm。
其余未提及的工艺步骤和参数选择均与实施例1相同。
只需要在上述过程中,调换基底材料和离子注入或扩散生长的方式掺杂的杂质材料,则该方法同样适用于P型太阳能掺杂晶片的制作,即所述的N型替换为P型时,P型同时替换为N型。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这些仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。
Claims (11)
1.一种太阳能晶片的掺杂方法,其特征在于,其包括以下步骤:
步骤S1、在N型基底表面中形成N+型掺杂层;
步骤S2、在该N+型掺杂层表面形成具有图样的薄膜,其中,未被该具有图样的薄膜覆盖的区域为开放区域;
步骤S3、对该开放区域进行蚀刻,蚀刻深度大于该N+型掺杂层的厚度并且直至该N型基底,以在该N型基底表面与该开放区域相对应的位置形成一凹槽;
步骤S4、在N型基底的凹槽表面中形成P+型掺杂区域,其中,该P+型掺杂区域与该未经蚀刻的N+型掺杂层互不接触;
步骤S5、去除该具有图样的薄膜,
其中,所述的P型替换为N型时,N型同时替换为P型。
2.如权利要求1所述的太阳能晶片的掺杂方法,其特征在于,步骤S1中通过热扩散或者离子注入的方式形成该N+型掺杂层,其中该N+型掺杂层的方块电阻为20-100Ω/□。
3.如权利要求1所述的太阳能晶片的掺杂方法,其特征在于,步骤S2中通过丝网印刷的方式形成该具有图样的薄膜,其中该具有图样的薄膜的厚度为10-50μm并且由合成橡胶或金属制成。
4.如权利要求1所述的太阳能晶片的掺杂方法,其特征在于,步骤S3中的蚀刻的N型基底的深度至少为5μm。
5.如权利要求1所述的太阳能晶片的掺杂方法,其特征在于,步骤S4中通过热扩散或者离子注入的方式形成该P+型掺杂区域,所形成的P+型掺杂区域的方块电阻为40-120Ω/□。
6.如权利要求1-5中任意一项所述的太阳能晶片的掺杂方法,其特征在于,步骤S4之后、步骤S5之前还包括步骤SP:
蚀刻去除步骤S4中形成该P+型掺杂区域时在该凹槽侧壁中形成的P+型掺杂层。
7.如权利要求1-5中任意一项所述的太阳能晶片的掺杂方法,其特征在于,步骤S5之后还包括退火步骤,退火温度为700-1100℃,退火时间为30秒-30分钟。
8.一种按照如权利要求1所述的太阳能晶片的掺杂方法制得的掺杂晶片,其特征在于,该掺杂晶片包括:
一具有凹槽的N型基底;
形成于该N型基底表面中的至少一个N+型掺杂区域;
形成于该N型基底凹槽表面中的P+型掺杂区域;
其中,该N+型掺杂区域与该P+型掺杂区域互不接触,
其中,所述的P型替换为N型时,N型同时替换为P型。
9.如权利要求8所述的掺杂晶片,其特征在于,该N+型掺杂区域与该P+型掺杂区域的最小距离至少为5μm。
10.如权利要求8所述的掺杂晶片,其特征在于,该N+型掺杂区域的方块电阻为20-100Ω/□。
11.如权利要求8-10中任意一项所述的掺杂晶片,其特征在于,P+型掺杂区域的方块电阻为40-120Ω/□。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010598951.5A CN102569491B (zh) | 2010-12-17 | 2010-12-17 | 太阳能晶片的掺杂方法以及掺杂晶片 |
PCT/CN2011/080101 WO2012079403A1 (zh) | 2010-12-17 | 2011-09-23 | 掺杂方法、pn结构、太阳能电池的制作方法及太阳能电池 |
KR1020137018723A KR101620532B1 (ko) | 2010-12-17 | 2011-09-23 | 도핑방법, pn 구조, 태양전지 제조방법 및 태양전지 |
KR1020157004302A KR101583601B1 (ko) | 2010-12-17 | 2011-09-23 | 도핑방법, pn 구조, 태양전지 제조방법 및 태양전지 |
KR1020157004294A KR101583594B1 (ko) | 2010-12-17 | 2011-09-23 | 도핑방법, pn 구조, 태양전지 제조방법 및 태양전지 |
KR1020157004300A KR101583599B1 (ko) | 2010-12-17 | 2011-09-23 | 도핑방법, pn 구조, 태양전지 제조방법 및 태양전지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010598951.5A CN102569491B (zh) | 2010-12-17 | 2010-12-17 | 太阳能晶片的掺杂方法以及掺杂晶片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102569491A true CN102569491A (zh) | 2012-07-11 |
CN102569491B CN102569491B (zh) | 2014-07-23 |
Family
ID=46414441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010598951.5A Active CN102569491B (zh) | 2010-12-17 | 2010-12-17 | 太阳能晶片的掺杂方法以及掺杂晶片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102569491B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3755001A (en) * | 1970-07-10 | 1973-08-28 | Philips Corp | Method of making semiconductor devices with selective doping and selective oxidation |
JPH11214720A (ja) * | 1998-01-28 | 1999-08-06 | Canon Inc | 薄膜結晶太陽電池の製造方法 |
CN1720356A (zh) * | 2002-10-08 | 2006-01-11 | 单检索有限公司 | 在异质衬底上制作晶体半导体薄膜的方法 |
US7339110B1 (en) * | 2003-04-10 | 2008-03-04 | Sunpower Corporation | Solar cell and method of manufacture |
WO2010055346A2 (en) * | 2008-11-12 | 2010-05-20 | Silicon Cpv Plc | Photovoltaic solar cells |
CN101752460A (zh) * | 2009-12-08 | 2010-06-23 | 云南师范大学 | 一种制备隐蔽型发射极硅太阳电池的方法 |
-
2010
- 2010-12-17 CN CN201010598951.5A patent/CN102569491B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3755001A (en) * | 1970-07-10 | 1973-08-28 | Philips Corp | Method of making semiconductor devices with selective doping and selective oxidation |
JPH11214720A (ja) * | 1998-01-28 | 1999-08-06 | Canon Inc | 薄膜結晶太陽電池の製造方法 |
CN1720356A (zh) * | 2002-10-08 | 2006-01-11 | 单检索有限公司 | 在异质衬底上制作晶体半导体薄膜的方法 |
US7339110B1 (en) * | 2003-04-10 | 2008-03-04 | Sunpower Corporation | Solar cell and method of manufacture |
WO2010055346A2 (en) * | 2008-11-12 | 2010-05-20 | Silicon Cpv Plc | Photovoltaic solar cells |
CN101752460A (zh) * | 2009-12-08 | 2010-06-23 | 云南师范大学 | 一种制备隐蔽型发射极硅太阳电池的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102569491B (zh) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102637767B (zh) | 太阳能电池的制作方法以及太阳能电池 | |
CN102544195B (zh) | 太阳能电池及其制作方法 | |
CN103208557A (zh) | 太阳能电池的制作方法及太阳能电池 | |
CN102487102B (zh) | 太阳能电池及其制备方法 | |
KR100964153B1 (ko) | 태양전지의 제조방법 및 그에 의해 제조되는 태양전지 | |
KR20130052627A (ko) | 선택적 전면 필드를 구비한 후면 접합 태양전지 | |
CN103208556A (zh) | 太阳能电池的制作方法及太阳能电池 | |
KR101085382B1 (ko) | 선택적 에미터를 포함하는 태양 전지 제조 방법 | |
CN102487103B (zh) | 太阳能电池及其制备方法 | |
CN103137448A (zh) | 掺杂方法、pn结构、太阳能电池及其制作方法 | |
KR101474008B1 (ko) | 플라즈마 표면 처리를 이용한 태양전지의 제조방법 | |
CN102738263B (zh) | 掺杂单元、掺杂晶片、掺杂方法、电池及制作方法 | |
CN102569495B (zh) | 太阳能晶片的掺杂方法 | |
CN102569492B (zh) | 太阳能晶片的掺杂方法以及掺杂晶片 | |
CN102683504B (zh) | 通过离子注入砷改进晶体硅太阳能电池制作工艺的方法 | |
CN102637766B (zh) | 太阳能晶片掺杂方法、掺杂晶片、太阳能电池及制作方法 | |
CN102738264B (zh) | 掺杂单元、掺杂晶片、掺杂方法、太阳能电池及制作方法 | |
CN102569491B (zh) | 太阳能晶片的掺杂方法以及掺杂晶片 | |
CN102569498A (zh) | 太阳能电池及其制作方法 | |
CN102738265A (zh) | 掺杂单元、掺杂晶片、掺杂方法、太阳能电池及制作方法 | |
CN105070789B (zh) | 一种晶体硅太阳能电池发射极的制备方法 | |
KR20090019600A (ko) | 고효율 태양전지 및 그의 제조방법 | |
CN102569493B (zh) | 太阳能晶片的掺杂方法以及掺杂晶片 | |
CN103828069B (zh) | 掺杂方法、pn结构、太阳能电池的制作方法及太阳能电池 | |
CN102412335A (zh) | 太阳能晶片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: 201203 Shanghai City Newton Road, Zhangjiang High Tech Park of Pudong New Area No. 200 Building No. 7, No. 1 Patentee after: KINGSTONE SEMICONDUCTOR COMPANY LTD. Address before: 201203 Shanghai City Newton Road, Zhangjiang High Tech Park of Pudong New Area No. 200 Building No. 7, No. 1 Patentee before: Shanghai Kaishitong Semiconductor Co., Ltd. |