CN102569198A - 藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金 - Google Patents

藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金 Download PDF

Info

Publication number
CN102569198A
CN102569198A CN2011104335138A CN201110433513A CN102569198A CN 102569198 A CN102569198 A CN 102569198A CN 2011104335138 A CN2011104335138 A CN 2011104335138A CN 201110433513 A CN201110433513 A CN 201110433513A CN 102569198 A CN102569198 A CN 102569198A
Authority
CN
China
Prior art keywords
active area
hard mask
mask layer
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104335138A
Other languages
English (en)
Other versions
CN102569198B (zh
Inventor
S·克朗霍尔兹
R·帕尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Publication of CN102569198A publication Critical patent/CN102569198A/zh
Application granted granted Critical
Publication of CN102569198B publication Critical patent/CN102569198B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金，当形成复杂的高介电系数金属闸极电极结构时，可藉由基于硬掩膜方案生长临界调整半导体合金，以加强该装置特性的均匀性，其可导致较少的明显表面地貌，尤其在紧密包装的装置区域中。为了达到这个目标，在一些例示的实施例中，可使用沉积的硬掩膜材料，以选择性提供减少厚度及较优均匀性的氧化物掩膜。

Description

藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金
技术领域
一般而言，本发明关于集积式电路，其包含复杂的晶体管组件，该晶体管组件包含进阶的闸极结构，该闸极结构包含含金属电极及增加介电系数的高介电系数闸极介电质。
背景技术
制作进阶集积式电路(例如，中央处理器(CPU)、储存装置、ASIC(特定应用集积式电路)、及类似者)需要为数甚多的电路组件，依据特定的电路布局而形成在给定的芯片区域上，其中，场效晶体管代表可实质性决定该集积式电路的效能的一种重要类型的电路组件。一般而言，目前采用复数种制程技术，其中，对包含场效晶体管的许多类型的复杂电路系统而言，金属氧化物半导体(MOS)技术由于其在操作速度及/或电能消耗及/或成本效率方面有较优的特性，因此，为一种前景最为看好的选项。在使用例如MOS技术来制作复杂集积式电路期间，数以百万计的晶体管(例如，n信道晶体管及/或p信道晶体管)是形成在包含结晶半导体层的基板上。不论是考量信道晶体管抑或是p信道晶体管，场效晶体管通常包含所谓的pn-接面，该pn-接面由高度掺杂区域(称为漏极及源极区域)与邻接于该高度掺杂区域的轻度掺杂或未掺杂区域(例如，信道区域)的接口所形成。在场效晶体管中，该信道区域的导电性(也就是，该导电信道的驱动电流能力)受控于闸极电极，该闸极电极邻接于该信道区域、并被薄绝缘层而与该信道区域隔离。在因为施加适当的控制电压至该闸极电极而形成导电信道时，该信道区域的导电性相关于该掺质浓度、该电荷载子的移动率、及该源极与该漏极区域之间的距离(在该信道区域朝该晶体管宽度方向的给定延伸)，该距离也称为信道长度。因此，结合于施加该控制电压至该闸极电极时在该绝缘层以下快速产生导电信道的能力，该信道区域的导电性实质地影响MOS晶体管的效能。因此，由于创造该信道的速度(其相关于该闸极电极的导电性及该信道电阻性)实质决定该晶体管特性，故该信道长度的缩小(及其所相关的减少信道电阻性及减少闸极电阻性)为达成增加该集积式电路的操作速度的主要设计标准。
目前，大多数的集积式电路是在硅的基础上加以制作，这是因为硅实质上不虞匮乏，硅及相关材料和制程的特性已广为了解，再加上过去50年来所累积的经验。因此，硅很可能仍然是针对量产产品所设计的未来电路世代的首选材料。硅在制作半导体电置扮演举足轻重角色的一个原因为硅/硅氧化物接口的较优特性，该特性可使不同的区域彼此电性绝缘。硅/二氧化硅接口在高温下仍然稳定，并因此可允许接下来的高温制程(例如，活化掺质并固化结晶损坏的退火循环所需要的)的效能，而不需牺牲该接口的电性特性。
由于以上所指出的理由，硅氧化物较佳是使用为场效晶体管中将该栅极电极隔离于该硅信道区域的栅极绝缘层的基础材料，其通常包含多晶硅。在稳定地改良场效晶体管的装置效能中，已持续地减少该信道区域的长度，以改良切换速度及驱动电流能力。由于可藉由供应至该栅极电极、以将该信道区域的表面反转至足够高的电荷密度并提供给定供应电压所希望的驱动电流，来控制该晶体管效能，因此，必需维持由该栅极电极、该信道区域及设置于该栅极电极和该信道区域之间的硅氧化物所形成的电容器所提供的电容性耦合。其结果就是，减少该信道长度需要增加电容性耦合，以避免在晶体管操作期间所发生的所谓的短信道行为。具有相当低供应电压及因此减小的临界电压的极度缩小的晶体管装置，会因该栅极电极至该信道区域需要增加的电容性耦合，而面临该漏电流呈指数性增加的问题。
因此，已考量取代作为闸极绝缘材料层的材料的二氧化硅(或至少一部分的二氧化硅)。可能的替代介电质包含能展现非常高介电系数的材料，以致于具有较大实体厚度的对应地形成的闸极绝缘层可提供电容性耦合，该电容性耦合可藉由非常薄的二氧化硅层来加以获得。已经建议二氧化硅由高介电系数材料来替代，例如，具有介电系数为大约25的钽氧化物(Ta2O5)、具有介电系数为大约150的锶钽氧化物(SrTiO3)、铪氧化物(HfO2)、HfSiO、锶氧化物(ZrO2)、及类似者。
当依据高介电系数介电质而额外地进阶至复杂的闸极架构时，可藉由提供该闸极电极适当的导电材料以替代该经常使用的多晶硅材料，来增加晶体管效能，这是由于多晶硅在该闸极介电质的接口附近会有电荷载子空乏的问题，从而减少该信道区域与该闸极电极之间的有效电容性。因此，已建议闸极堆栈，在该闸极堆栈中，高介电系数介电材料提供加强的电容性，即使在与二氧化硅层相比下较不关键的厚度处亦然，但却能将漏电流额外地维持在可接受的程度。另一方面，可形成含金属的非多晶硅材料(例如，钛氮化物及类似者)，以直接连接至该高介电系数介电材料，从而实质避免空乏区域的出现。因此，该晶体管的临界电压会显着地受到该闸极材料的工作函数的影响，其中，该闸极材料与该闸极介电材料接触，并且能确保针对该晶体管的导电类型而适当地调整该有效的工作函数。
举例来说，适当的含金属闸极电极材料(例如，钛氮化物及类似者)通常与适当的金属物种(镧、铝及类似者)一起使用，以调整该工作函数，使该工作函数能适合各种类型的晶体管，例如，n信道晶体管及p信道晶体管，p信道晶体管可能需要额外的带隙偏移。为了这个理由，已提出藉由在晶体管装置的该闸极介电材料与该信道区域之间的接口处提供特别设计的半导体材料，来适当地调整该晶体管装置的临界电压，以适当地“选择”该特别设计的半导体材料的带隙至该含金属闸极电极材料，从而获得该晶体管的希望临界电压。通常，可藉由早期制造阶段中的磊晶生长技术，来提供对应特别设计的半导体材料，例如，硅/锗及及类似者，该磊晶生长技术可代表额外的复杂制程步骤，然而，其可避免在进阶的阶段中用来调整该工作函数、并因此在非常进阶的制程阶段中用来调整该临界电压的复杂制程。
然而，其结果就是，形成该临界调整半导体合金的制造顺序可能对晶体管特性有显着的影响，将参考图1a-1f而有详细的描述。
图1a示意地例示包含基板101的半导体装置100的截面视图，在该基板101上是形成有硅基半导体材料102，该硅基半导体材料102具有适当的厚度，以在其中或之上形成晶体管组件。再者，隔离结构102c是形成在该半导体层102中，从而侧向地描绘并因此定义主动区域102a、102b。在此，主动区域将了解为半导体材料，在该半导体材料中，形成或将创造适当的掺质分布，以形成一个或多个晶体管组件的pn接面。在图1a所显示的该范例中，该主动区域102a对应于p信道晶体管，而该主动区域102b代表n信道晶体管。也就是，该主动区域102a、102b包含适当的基本掺质浓度，以分别决定p信道晶体管及n信道晶体管的导电性。应理解到，该主动区域102a、102b可包含或可接收其它组件，例如，锗、碳及及类似者，以适当地调整该整体电性特性。类似地，在该主动区域102a中，适当的共价键偏移相对于复杂的闸极电极结构而作调整，该闸极电极结构将藉由形成适当的半导体合金而形成，将于稍后加以描述。
如图1a所例示的该半导体装置100可依据下列的传统制程策略来加以形成。该隔离结构102c是藉由已良好建立的微影、蚀刻、沉积、平坦化及退火技术来加以形成，其中，适当的硬掩膜层(例如，垫氧化物及氮化硅材料)是形成在该半导体层102上，接着在该半导体层102中图案化沟槽。之后，该沟槽由适当的绝缘材料(例如，二氧化硅及类似者)所填充。应理解到，用来形成该隔离结构102c的制程顺序可在该主动区域102a、102b中导致或多或少的明显应力等级。在移除任何多余的材料及平坦化该表面地貌后，藉由使用适当的掩膜方案以实施复数个布植制程，来继续另外的处理，以将产生该基本掺质浓度所需的掺质物种引进至该主动区域102a、102b内，也就是将被形成在该主动区域102a、102b中或之上的晶体管的所需的。在活性化该掺质物种，并且再结晶化布植引发损害后，藉由移除任何材料剩余(例如，氧化物材料)以及将该装置100暴露至氧化大气110中，而继续另外的处理，其中，该氧化大气110通常是建立在升高温度的基础上，例如，在700℃至1200℃的范围内。因此，在该干氧化制程110中，掩膜层104是以良好控制的方式，而在该制程110期间形成。举例来说，该掩膜层104的最大厚度是调整至不大于10奈米。
图1b示意地例示更进阶制造阶段中的该半导体装置100，在该更进阶制造阶段中，具有光阻材料的形式的蚀刻掩膜105是形成在该半导体装置100之上，以致于该主动区域102b及一部分该隔离结构102c(也就是，该掩膜材料104)是被该掩膜105所覆盖，但该主动区域102a(也就是，形成于主动区域102a上的该掩膜材料104)及该隔离结构102c的剩余部分均暴露至湿化学蚀刻大气111，以从该主动区域102a选择性移除该掩膜材料104。在该蚀刻制程111(其通常是依据稀释的氢氟酸来加以实施)期间，该光阻材料105必需承受蚀刻攻击，其中，尤其是该掩膜105位于该隔离结构102c之上的边缘105e在该蚀刻制程111期间，可能会增加地被侵蚀。举例来说，可能需要数分钟的蚀刻时间，以从该主动区域102a可靠地移除该掩膜材料104。因为该边缘区域105e的增加侵蚀，该隔离区域102c中该掩膜区域及该非-掩膜区域之间的界限可能不会被良好地定义，并因此因为该变化程度的材料侵蚀，而导致特定程定的“粗糙性”，其可能影响该装置100的另外处理，尤其是当该主动区域102a、102b代表接近的分离主动区域时，该主动区域因此被包含该侵蚀表面区域的该隔离区域102c侧向地予以描绘。
图1c示意地例示更进阶制造阶段中(也就是，在从该主动区域102a之上选择性移除该掩膜材料104后及移除该蚀刻掩膜105后，例如，图1b)的该半导体装置100。如以上所讨论的，因为依据氢氟酸的该先前蚀刻顺序，该隔离结构102c中可能发生特定的材料损失，其中，该蚀刻制程期间的该增加掩膜侵蚀可能在该隔离区域102c中导致非良好定义的转换区域。
图1d示意地例示当暴露于另外反应制程大气106的该半导体装置100，该反应制程大气106可包含清洁制程及类似者，以制备该装置100，用于选择性在该第一主动区域102a上沉积硅/锗合金。该制程106可依据任何适当的化学品来加以建立，以移除污染物及类似者，该污染物及类似者在该先前移除该蚀刻掩膜及类似者的期间已然产生。通常，该清洁制程106可能对该掩膜104造成特定程度的材料侵蚀，从而减少其厚度(如104r所指示的)，但没有暴露该第二主动区域102b的该表面部分。
图1e示意地例示选择性磊晶生长制程107期间的该半导体装置100，在该选择性磊晶生长制程107中，适当地选择制程参数(例如，温度、压力、前驱气体的流速、及类似者)，以实质地限制材料沉积，并暴露硅表面区域，但该基于二氧化硅的表面区域实质地防止沉积材料。也就是，该沉积制程107可予以调整，以致于可获得相对于该主动区域102a及任何氧化物表面区域(例如，该沉积掩膜104及该隔离区域102c)中的硅材料的特定程度的沉积选择性。如先前所解释的，将要形成在该主动区域102r中或之上的晶体管的最终获得的临界电压与该硅/锗材料108的特性强烈地相关，例如，该硅/锗材料108的浓度及该厚度，以致于在该制程107期间，必需建立精确决定的制程条件。在沉积硅/锗合金108(其现在为一部分该主动区域102a，该部分具有适当的带隙，用来在其上形成复杂的闸极电极结构)后，例如藉由使用氢氟酸来移除该沉积掩膜104，其接着在该隔离区域102c中导致特定的材料移除，从而在该主动区域102a、102b及该隔离区域102c之间贡献另外的明显表面地貌，其可因为该先前实施的蚀刻制程111而额外地具有明显的表面地貌，如参考图1b所描述的。
图1f示意地例示更进阶制造阶段中的该半导体装置100，在该更进阶制造阶段中，晶体管150a是形成在该主动区域102a中及之上，该主动区域102a可包含至少一部分该硅/锗合金108。类似地，晶体管150b是形成在该主动区域102b中及之上。此外，该晶体管150a、150b(例如，分别代表p信道晶体管及n信道晶体管)分别包含闸极电极结构160a、160b。如所显示的，该闸极电极结构160a是形成在该临界调整硅/锗合金108上，并且包含闸极介电材料161，该闸极介电材料161包含高介电系数介电材料，其中，该闸极介电材料161被含金属电极材料162所覆盖。此外，“传统”电极材料(例如，无定形硅、多结晶硅、及类似者)163通常形成在该电极材料162之上。此外，该敏感性材料161及162由适当的间隔件或衬垫材料165(例如，具有氮化硅材料及类似者的形式)侧向地限制。再者，依据该制程及装置要求，来提供侧壁间隔件结构164(其可包含一个或多个间隔件组件)，可能结合任何蚀刻停止衬垫。该闸极电极结构160b具有类似的组构，然而其中，该闸极介电材料161是直接形成在该主动区域102b上。应理解到，相对于该材料层162的该产生的工作函数而言，该闸极电极结构160a、160b彼此之间进一步不同。也就是，该晶体管150a可能需要不同的工作函数，以结合该硅/锗材料108，而获得p信道晶体管的该希望的临界电压。为了此目的，任何适当的工作函数金属物种(例如，铝)可并入至该层162及/或该闸极介电层161中。类似地，适当的工作函数金属物种(例如，镧及类似者)可并入至该晶体管150b的该层162及/或该层161中，以获得该希望的临界电压。
如图1f所显示的该半导体装置100可依据任何众所周知的制程技术来加以形成，该制程技术包含沉积该材料161、162及163(可能结合其它材料，例如，介电盖层、ARC(抗反射涂层)材料及类似者)。如以上所讨论的，适当的图案化方案及材料可使用于该层161及162，以获得希望的高电容性耦合，并结合较优的导电性，也有希望的工作函数及因此用于该晶体管150a、150b的临界电压，其中，该硅/锗合金108提供该希望的末端间隙偏移。在图案化该复杂的层堆栈后，至少该敏感性材料161及162必需被可靠地限制，以不致将这些材料不当地暴露至任何反应制程大气，该反应制程大气可对这些材料导致显着的修改，其接着导致该产生的临界电压具有显着的偏移。为了此目的，可采用复杂的沉积技术，以形成该衬垫165，接着实施适当的沉积及蚀刻制程，以形成一部分该侧壁间隔件结构164，该部分可接着用来将分别形成漏极及源极区域153的掺质物种引进该主动区域102a、102b。为了此目的，可采用众所周知的布植策略及掩膜方案。之后，可采用退火制程，从而调整该漏极及源极区域153的最终侧向及垂直分布，从而也调整位于该个别的闸极电极结构160a、160b之下的信道区域152的最终长度。
应理解到，虽然该以上所描述的制程策略可致能以形成复杂的闸极电极结构及因此的晶体管，然而，可在其中观察到该晶体管特性的显着变化。举例来说，该硅/锗合金108的特性可朝长度方向(也就是，图1f中的水平方向)而变化，然而，该变化并不会负面地影响该产生的晶体管的特性。在另一方面，朝该晶体管宽度方向(也就是，垂直于图1f的图式平面的方向)上，可观察至该材料特性的显着变化，其中，基本上，可观察到相同的边缘效应，该边缘效应是由例如该隔离区域102c及该主动区域102a之间的明显表面地貌所造成的，但该先前所使用的沉积掩膜104(例如，图1a及1b)可造成其它的负面影响，这是由于其形成及该选择性移除可能导致该主动区域102的中心，相较于该主动区域102的边缘，有不同的条件。再者，隔离区域102c的(尤其是在接近的分离晶体管装置之间的)不规则表面地貌也可能影响形成该保护衬垫或间隔件165的该制程，其接着导致该晶体管150a、150b的一者或两者中的该敏感性材料161及162的劣化，其因此也可能贡献显着的产量损失。
有鉴能于以上所描述的情况，本发明是关于数种技术，在该等技术中，可依据临界调整半导体合金来形成闸极电极结构，但却能避免、或至少能减少以上所证实的一个或多个问题。
发明内容
一般而言，本发明提供半导体装置及制造技术，其中，可藉由使用改良的硬掩膜方案，而选择性在一种类型的晶体管中提供临界调整半导体材料，该硬掩膜方案可减少该产生的表面地貌，该表面地貌经证实为形成复杂的闸极电极结构中装置及制程非均匀性的主要来源。为了此目的，用以提供该选择性磊晶生长制程的硬掩膜的图案化顺序可依据沉积的硬掩膜材料，在一个例示实施例中，氮化硅材料(其通常可致能减少该复杂半导体装置对反应制程大气的暴露，在该反应制程大气中，显着程度的材料侵蚀可发生在该隔离结构中，这是由于该主动半导体区域及侧向地位于邻接该主动半导体区域的该隔离区域之间(特别是在紧密包装的装置区域中，例如包含高密度的内存单元的内存区域))可于早期制造阶段中形成复杂高介电系数金属闸极电极结构时，导致不规则。在本文所揭露的一些例示的实施例中，虽然在该图案化制程的特定阶段中使用沉积的硬掩膜材料，然而，众所周知的硬掩膜材料(例如，二氧化硅)可使用于该实际的选择沉积制程(然而，其具有较优的厚度控制)，以减少二氧化硅蚀刻化学品(例如，氢氟酸及类似者)的使用。以此方式，仍可采用众所周知的选择磊晶生长配方，但在另一方面，可达成较优的拓扑(topography)条件。
本文所揭露的一个例示方法包含在半导体装置的第一主动区域及第二主动区域之上形成第一硬掩膜层。此外，该方法包含选择性从该第二主动区域之上移除该第一硬掩膜层。再者，第二硬掩膜层是选择性形成在该第二主动区域之上，而该第一硬掩膜层是选择性从该第一主动区域上方移除。该方法复包含在该第一主动区域上形成一层半导体合金、以及使用形成在该第二主动区域之上的该第二硬掩膜层作为生长掩膜。另外，该方法包含移除该第二硬掩膜层、以及在该层半导体合金上形成第一晶体管的第一闸极电极结构和在该第二主动区域上形成第二晶体管的第二闸极电极结构。该第一及第二闸极电极结构包含含金属电极材料与门极绝缘层，该闸极绝缘层包含高介电系数介电材料。本文所揭露的另外例示方法是关于形成半导体装置。该方法包含在第一主动区域及第二主动区域之上形成第一硬掩膜层。此外，该第一硬掩膜层是选择性从该第二主动区域移除。该方法另包含在该第一硬掩膜层出现下，实施氧化制程，以选择性在该第二主动区域之上形成第二硬掩膜层，其中，该第一硬掩膜层是形成在该第一主动区域之上。另外，该第一硬掩膜层在该第二硬掩膜层出现下，从该第一主动区域之上移除。该方法复包含藉由使用该第二硬掩膜层作为生长掩膜，以在该第一主动区域中形成一层半导体合金。另外，该方法包含在包含该层半导体合金的该第一主动区域上形成第一晶体管的第一闸极电极结构、以及在该第二主动区域上形成第二晶体管的第二闸极电极结构。
本文所揭露的另外例示方法包含在半导体装置的第一主动区域及第二主动区域之上沉积含硅及氮硬掩膜层。该方法另包含在该第二主动区域之上形成蚀刻掩膜，以覆盖该第一硬掩膜层在该第二主动区域之上的部分。此外，该方法包含选择性从该第一主动区域之上移除该掩膜层、以及在该第一主动区域上形成一层半导体合金并使用该第二主动区域之上的该掩膜层作为生长掩膜。该方法另包含实施蚀刻制程，以从该第二主动区域之上移除该硬掩膜层。再者，第一闸极电极结构是形成在该第一主动区域上，而第二闸极电极结构是形成在该第二主动区域上。
附图说明
本发明的另外实施例是定义在附随的权利要求书中，并且，当参考伴随的图式及接下来的详细描述，该另外实施例将变得明显，其中：
图1a-1f示意地例示半导体装置在不同制造阶段期间的截面视图，该制造阶段依据传统制程策略，选择性在一个晶体管类型的主动区域上形成临界调整硅/锗层及图案化高介电系数金属闸极电极结构；
图2a-2g示意地例示半导体装置在不同制造阶段期间的截面视图，该制造阶段依据包含妨碍氧化掩膜层的硬掩膜，而选择性在主动区域上形成临界调整半导体合金，以依据例示实施例在一种类型的主动区域上选择性提供基于氧化物的硬掩膜；
图2h及2i示意地例示依据另外的例示实施例的该半导体装置的截面视图，在该另外的例示实施例中，可于实际沉积该临界调整半导体合金之前，依据湿化学蚀刻制程移除该氧化物掩膜；
图2j示意地例示在另外进阶制造阶段中的该半导体装置，也就是在依据例示实施例针对p信道晶体管及n信道晶体管而图案化复杂高介电系数金属闸极电极结构之后的制造阶段；以及
图2k示意地例示依据例示实施例在另外进阶制造阶段中的该半导体装置。
具体实施方式
虽然本发明的描述是参考接下来的详细描述及图式中的实施例，但应了解到，接下来的详细描述及图式并不打算将本文所揭露的实施例限制至所揭露的特别实施例，该描述的例示实施例仅示范本发明的不同态样，其范围是由附随的权利要求书来加以定义。
一般而言，本发明提供制造技术，其中，该临界调整半导体材料(例如，硅/锗材料及类似者)可藉由硬掩膜方案而选择性形成在对应半导体的主动区域上，该硬掩膜方案可于图案化复杂的高介电系数金属闸极电极结构之前及期间，提供较优的表面地貌。为了此目的，在一些例示的实施例中，一般而言，在该选择性磊晶生长制程期间，沉积的基于硅氮的硬掩膜材料可作为沉积掩膜。由于图案化及移除该生长掩膜可基于不会不当地导致该隔离区域的材料侵蚀的化学品，因此，通常可获得较优的表面地貌。
在本文所揭露的其它例示实施例中，该敏感性装置表面区域对该消耗氧化物化学品的暴露会显着地减少，但与此同时，与传统及众所周知的沉积配方相比，在该选择性磊晶生长制程期间，可维持类似的制程条件。为了此目的，可沉积硬掩膜材料，以作为氧化制程中的氧化物掩膜，其中，氧化物可选择性生长在一种类型的主动区域上，但该氧化物掩膜可接着依据有效率的蚀刻技术(例如，电浆辅助蚀刻制程)或依据湿化学蚀刻制程(其在该隔离区域具有显着减少程度的材料侵蚀)而被移除。因此，该实际的选择性磊晶生长制程可依据氧化物生长掩膜而加以实施，从而致能施加众所周知的沉积配方。在一些例示的实施例中，该氧化制程可依据大约不大于4奈米的厚度的剩余氧化物层，该剩余氧化物层已经形成在较早的制造阶段中，以作为“垫氧化物”，以为了形成隔离区域及将掺质物种良好地并入至该主动区域中。因此，可提供非常均匀的基本氧化物材料，以作为接下来的选择性氧化制程的开始条件，该选择性氧化制程可因此导致该先前形成的氧化物材料的特定且良好定义的增加，从而致能该氧化物掩膜材料的非常良好的可控制增加，其接着可导致对后续阶段(也就是，在临界调整半导体材料的该选择性生长及该氧化物掩膜材料的该移除之后)中的任何消耗氧化物化学品的减少程度的暴露。
因此，该另外的处理(也就是，图案化该复杂的高介电系数金属闸极电极结构)可依据较不明显的表面地貌来加以完成。尤其是，在紧密包装的装置区域(例如，包含紧密数组的内存单元的内存区域)中，结果是对于不大于30奈米的关键闸极长度而言，用来形成该闸极电极结构的图案化制程可传统性地导致显着的产量损失(假定该产量损失被表面地貌所强烈地影响)，其中，该表面地貌是在用以提供该临界调整半导体合金的先前制程顺序期间所造成的。举例来说，在该复杂的闸极图案化制程期间，必需提供不同的金属层，并且，该金属层必需被图案化，以针对该p信道晶体管及信道晶体管(有可能针对不同次类型的p信道晶体管及n信道晶体管)个别地调整该闸极材料的工作函数，其可导致该产生的晶体管特性(例如，闸极漏电流及类似者)的显着变化，从而可能造成该产生的内存单元的全然故障。
参考图2a-2k，将详细地描述另外的例示实施例，其中，如果需要的话，也参考图1a-1f。
图2a示意地例示包含基板201及半导体层202的半导体装置200的截面视图。在一些例示的实施例中，该半导体层202及该基板201可形成整体(bulk)组构，其中，该半导体层202可直接连接至该基板201的结晶材料。在其它案例中，当埋置绝缘性材料位于该半导体层202之下时，可提供绝缘体上硅(SOI)组构。再者，该半导体层202可包含复数个半导体区域或主动区域202a、202b，其是由隔离区域202c侧向地画出轮廓。如以上所解释的，在一些案例中，该主动区域202a、202b可代表不同导电类型的晶体管的彼此接近、但分离的主动区域，该主动区域在该侧向方向被该隔离结构202c予以电性隔离，以致于该主动区域202a、202b及该隔离区域202c的通常表面条件可强烈地影响该产生的装置特性。基本上，针对目前为止所描述的组件而言，可应用相同的标准，如先前参考该半导体装置100所讨论的。此外，在一些例示的实施例中，垫氧化物层213可形成在该主动区域202a、202b上，并代表该剩余的氧化物层，其在该隔离结构202c及该主动区域202a、202b形成时，已经开始提供作为垫氧化物层。应理解到，该层可一开始提供具有高程度的均匀性，并具有不大于5奈米的良好定义的厚度，其中，该厚度在先前的处理期间例如因为任何的蚀刻制程、光阻剥离制程及类似者而已经减少。举例来说，如图2a所显示的该层213可具有大约3-5奈米的厚度。再者，在所显示的制造阶段中，硬掩膜层204是形成在该主动区域202a、202b及该隔离结构202c上，其中，在一些例示的实施例中，该硬掩膜层204可具有含硅及氮材料的形式，其也可称为氮化硅材料，不论该层204的材料的化学计量组成为何。在一些例示的实施例中，该层204可具有不大于大约10奈米的厚度，例如不大于8奈米。应了解到，“大约”这个术语是包含由制程非均匀性及测量非均匀性所造成的任何变化，以致于通常不大于10％的变化是包含在“大约”这个术语内。
如图2a所显示的该半导体装置200可依据任何制程策略而加以形成。举例来说，该组件202a、202b、202c可依据制造技术而加以形成，亦如参考该装置100所讨论的。此外，在所显示的实施例中，可保留该垫氧化物层213，但在其它案例中，该层213可依据适当的蚀刻化学品(例如，氢氟酸)而加以移除，其中，也可移除该隔离区域202c的特别部分，以致于总体上可保留适度平坦的表面地貌。在此案例中，该层204可直接沉积于该主动区域202a、202b上。可藉由任何众所周知的沉积配方(例如，热活化CVD(化学气相沉积)、电浆辅助CVD及类似者)来沉积该材料204。应理解到，针对形成氮化硅材料而言，有复数种沉积配方是众所周知的。
图2b示意地例示在更进阶的制程阶段中的该半导体装置200。如所显示的，形成蚀刻掩膜205(例如，光阻掩膜)，以覆盖该主动区域202a及一部分该隔离区域202c。为了此目的，可采用适当的微影掩膜以及众所周知的微影技术。再者，该装置200是暴露于制程214的蚀刻大气中，以选择性相对于该主动区域202b及在一些例示的实施例中(如图2b所显示的)相对于该保留的氧化物层213，来移除该硬掩膜材料204。为了此目的，该蚀刻制程214可实施如高度选择性蚀刻制程，以选择性相对于二氧化硅及硅材料来移除例如硅氮化物材料。举例来说，可采用众所周知的基于电浆的蚀刻配方，但在其它案例中，也可使用湿化学蚀刻化学品，例如SPM/APM(硫酸/过氧化氢混合物；氢氧化铵/过氧化氢混合物)。在此方式中，该层204的该暴露部分可予以移除，而没有不当地影响该隔离区域202c的该暴露部分及没有不当影响该主动区域202b。再者，在该氧化物层213仍然存在的实施例中，此层可作为有效的蚀刻停止材料。之后，该蚀刻掩膜205可依据任何适当的移除制程(例如，光阻剥离制程及类似者)来加以移除。
图2c示意地例示在更进阶制造阶段中的该半导体装置200，其中，选择性在该主动区域202b中及之上实施表面处理215，但该层204的该剩余部分(例如，图2b，现在由层204a所指示)可作为有效的掩膜材料。在一些例示的实施例中，该表面处理215可实施如氧化制程，以选择性在该主动区域202b上或之上形成硬掩膜层213b。如以上所讨论的，在一些例示的实施例中，该氧化制程215可导致该先前提供的层213增加厚度，其中，如以上所讨论的，可达成较优的制程均匀性，从而也对该掩膜层213b贡献较优的材料组成及厚度。举例来说，针对初始厚度为3-4奈米的该层213(例如，图2b)而言，该氧化制程215可提供2-4奈米，从而达成该基于氧化物的掩膜层213b的厚度足以于实施选择性磊晶生长制程之前，承受任何接下来的清洁制程，但与此同时，相较于传统策略，该厚度有减少，从而减少在后续制造阶段中在移除该掩膜213b时所采用的消耗氧化学品的数量。再者，藉由以氧化物材料的形式提供该硬掩膜213b，可致能采用众所周知的选择沉积配方，其在沉积希望的临界调整半导体合金时，已经在二氧化硅与硅之间发展出高程度的选择性。该氧化制程215可依据任何适当的制程条件(例如，以依据升高温度的干氧化制程及及类似者的形式)来加以形成。并且，在这些复杂的制程条件中，该硬掩膜层204a可作为有效的氧化物掩膜。
图2d示意地例示在更进阶制造阶段中的该装置200。如所显示的，可实施移除制程211，以从该主动区域202a之上移除该硬掩膜层204a(例如，图2c)。在一些例示的实施例中，可依据基于电浆的蚀刻大气来实施蚀刻制程211，该蚀刻大气将了解如包含反应离子的气体大气，该反应离子可朝该装置200的该表面以或多或少的明显程度加速。举例来说，反应离子蚀刻将了解如基于电浆的蚀刻制程。该蚀刻制程211可以相对于该硬掩膜层213b具有高度选择性的方式加以实施，其中，当实施图2c的该氧化制程215时，可将特定程度的材料侵蚀考量至该整体的材料侵蚀中。再者，在所显示的实施例中，该制程211可导致特定程度的凹陷，如202r所指出的，其可在以该临界调整半导体材料填充该凹口202r后，导致较优的表面地貌。在此案例中，该制程211可加以设计，以导致任何垫氧化物材料的移除，然而，其也可在该隔离结构202c及该掩膜213b中消耗类似数量的材料，从而不会不当地影响该产生的表面地貌。在另一方面，在该主动区域202a中该暴露的硅材料的移除略微大于氧化物材料的移除，其可因此导致该凹口202r。在其它例示实施例中，该制程211中的该蚀刻化学品可适当地调适，以相对于二氧化硅而较佳地移除硅材料，以为了以高度控制性及希望的方式形成该凹口202r。
在其它案例中，可依据湿化学蚀刻制程而将该主动区域202a之上的该硬掩膜予以移除，接下来将有详细的描述。
图2e示意地例示当暴露于清洁制程206的该半导体装置200，在该清洁制程206中，可针对接下来的磊晶生长制程制备该主动区域202a的表面。如以上参考该半导体装置100所描述的，常常采用消耗氧化物蚀刻化学品，其中，在此案例中，可减少该硬掩膜层213b的厚度，如213r所指示的，但从而仍保留足够的材料层，以在该接下来的处理期间作为沉积掩膜。对应的材料侵蚀也可发生在该隔离区域202c中，然而，其可能例如于该凹口202r(例如，图2e)是在该主动区域202a中提供时不会不当地影响该整体的表面地貌。在此案例中，该主动区域202a及该隔离区域202c之间可发生特定程度的对准(leveling)。
图2f示意地例示选择性磊晶生长制程207期间的该半导体装置200，在选择性磊晶生长制程207中，临界调整半导体合金(例如，硅/锗合金)可形成在该主动区域202a上。因此，该层208将被了解为一部分该主动区域202a，以适当地在该主动区域202a处及接近该主动区域202a的地方调整该电性特性。举例来说，该层208可具有不大于大约12奈米的厚度、及具有例如上达25原子百分比的锗浓度。为了此目的，可采用众所周知的沉积配方，这是由于该基于氧化物的硬掩膜材料213b可提供类似的制程条件，如也在传统策略中所使用的。
应理解到在其它案例中，当形成在该主动区域202b之上的该硬掩膜材料包含不同的材料(例如，氮化硅)并且该材料仍保留在该主动区域202b之上时，该制程参数必需对应地调适。
图2g示意地例示在移除制程216期间的该半导体装置200，该移除制程216的实施可依据用于移除该硬掩膜材料213b的选择性蚀刻化学品。为了此目的，在该材料层213b实质包含二氧化硅的一些例示的实施例中，可采用众所周知的氧化物蚀刻化学品，例如，氢氟酸。因此，在该蚀刻制程216期间，也可消耗该隔离区域202c的材料，然而，其中，相较于传统策略，该制程216的蚀刻时间显着地减少，这是由于相较于传统制程，该层213b具有非常减少及高度均匀的厚度。因此，该主动区域202a及该隔离区域202c(未显示)之间的一侧上与该主动区域202b及该隔离区域202c之间的另一侧上的表面地貌可达到显着较少的明显差异。应理解到，对于该隔离结构202c及该主动区域202a、202b中朝该晶体管宽度方向的任何转变区域(transition region)而言，这也仍然成立，将了解到，该晶体管宽度方向为垂直于图2g的图式平面的方向。
图2h示意地例示依据另外例示实施例的该半导体装置200。如所显示的，该装置200可暴露于该氧化制程215，以形成具有适当厚度的该硬掩膜层213b，也如以上所讨论的。在另一方面，该层204a(例如，氮化硅层)防止该主动区域202a中该半导体材料的进一步氧化。
图2i示意地例示依据湿化学蚀刻配方而实施的该移除制程211a期间的该装置200。在一些例示的实施例中，可依据APM/SPM而实施该制程211a，以选择性相对于二氧化硅而移除硅氮化物材料，从而避免该隔离区域202c及该硬掩膜213b中不当的材料侵蚀。以此方式，可避免该主动区域202a中任何不当的晶格损坏，特别是于该垫氧化物层213仍在该主动区域202a的适当位置时。在其它案例中，依据以上特定的化学品的该制程211a也可提供给相对于该硅材料之高度选择性蚀刻行为，从而也在该主动区域202a中避免不当的材料侵蚀。并且，在此案例中，该主动区域202a中可保留较优的结晶品质。应理解到，在一些例示的实施例中，形成在该主动区域202a上的该垫氧化物层213可在该接下来的清洁制程(例如，图2e的该制程206)予以移除，其中，也可消耗该材料213b的特定部分，然而，其中，仍能保留特定均匀的掩膜层，如以上所讨论的。之后，可藉由形成该临界调整半导体材料208，而继续该另外的处理(例如，图2f)。
图2j示意地例示该半导体装置200在更进阶制造阶段中的截面视图。如所例示的，第一闸极电极结构260a形成在该主动区域202a上，也就是在该临界调整半导体材料208上。该闸极电极结构260a可包含一种或多种介电材料(例如，介电材料261a、266a，其中至少一种可包含高介电系数介电材料)。举例来说，该层261a可提供如非常薄的基于硅氧化物的材料，接着有高介电系数介电材料层(例如，铪氧化物材料及类似者)。此外，导电盖层262a可形成在该闸极介电材料上，接着有另外的电极材料(例如，无定形或多结晶硅263)。最后，可提供介电盖层或层系统267。
类似地，第二闸极电极结构260b可形成在该主动区域202b上，并可包含闸极介电材料261b、266b，接着有导电盖材料262b。此外，该另外电极材料263及该盖层或层系统267可形成在该敏感性材料261b、266b、262b上。
应理解到，该闸极电极结构260a、260b(其可分别代表p信道晶体管及n信道晶体管的闸极电极结构)之形成可依据针对50奈米及显着小于50奈米(例如不大于30奈米)的该闸极长度的目标关键尺寸。应理解到，该闸极电极结构260a、260b的长度将了解到为该电极材料262在图2j的该水平方向上的延伸。
该闸极电极结构260a、260b的制作可涉及下列制程。首先，可针对一种或多种闸极介电材料(例如材料261a、261b、266a、266b)提供适当的材料或材料系统。一般而言，可在复杂的应用中藉由氧化及/或沉积厚度为不大于1奈米的传统介电材料，并接着沉积高介电系数介电材料。之后，必需沉积并适当地图案化适当的材料(例如，氮化钛，可能结合镧、铝及类似者)，以在该主动区域202a、202b上提供不同的材料系统。以此方式，可针对该闸极电极结构260a、260b调整适当的工作函数数值。在该对应的图案化制程(有可能结合额外的热处理)期间，如以上所讨论的，该主动区域202a及202b(及尤其是设置于其间的该隔离区域202c)的较优表面地貌(尤其是紧密包装的装置区域中)可确保较优的制程均匀性及因此该产生的工作函数及电性行为的较优均匀(就漏电流及类似者而言)。之后，可沉积该另外电极材料263及该盖层系统267，并可接下来依据复杂的微影技术，而实施复杂的图案化顺序，以图案化该产生的闸极层堆栈。并且，在此图案化顺序中，该显着减少程度的表面地貌可导致较优的图案化结果。应理解到，在此复杂的图案化顺序期间，它也必需透过一侧上的材料261a、266a、262a及另一侧上的材料261b、266b、262b来加以蚀刻，由于该先前所实施的制程顺序(其用以将适当的工作函数并入至金属物种及类似者)，因此，其可具有不同的组构。
图2k示意地例示更进阶制造阶段中的该半导体装置200。如所显示的，晶体管150a(例如，p信道晶体管)包含该闸极电极结构260a，该闸极电极结构260a，可额外地包含保护衬垫材料265及间隔件结构264。类似地，第二晶体管250b(例如，n信道晶体管)可形成在该主动区域202b中及之上，并包含该闸极电极结构260b，该闸极电极结构260b也包含该衬垫材料265及该间隔件结构264。此外，该晶体管250a、250b可包含具有任何适当掺质分布的漏极及源极，从而也侧向地包围对应的信道区域252。
一般而言，该晶体管250a、250b可依据众所周知的制程技术来加以形成，其中，在图案化该闸极电极结构260a、260b时的该较优均匀性及结果可直接转换成该晶体管250a、250b的较优效能及均匀性。举例来说，该衬垫材料265可因该减少的表面地貌而形成有较优的均匀性，从而也贡献该闸极电极结构260a中的该敏感性材料261a、266a、262a及该闸极电极结构260b中的材料261b、266b、262b较优的完整性。之后，该漏极及源极区域253可依据该间隔件结构264来加以形成，其中，可采用众所周知的布植技术，可能结合其它的制程策略。在任何退火制程后，可建立该漏极及源极区域253的最后侧向及垂直掺质。因此，特别是在紧密包装的装置区域(例如，包含具有不大于30奈米的闸极长度的晶体管的内存数组)内，在制备该临界调整半导体材料208期间所获得的该较优表面地貌可直接转换成减少变化的晶体管特性，例如，闸极泄漏、临界电压及及类似者。此外，如图2k所显示的，在晶体管250a、250b的一者或两者中，可例如以埋置张力诱发半导体材料254(例如，硅/锗材料)的方式，实作另外的加强效能机制，该张力诱发半导体材料254可在图案化该闸极电极结构260a、260b之后，以一些方式加以形成。在此案例中，可能需要额外的清洁制程，该清洁制程可在该隔离区域202c贡献材料侵蚀，其中，其较优的均匀性也可导致该材料254的较少变化的产生特性。以此方式，该张力条件(其可强烈地影响该晶体管250a的整体效能)可较少变化，并因此也贡献该产生的晶体管效能较优的均匀性。
因此，本发明提供一种具有较优均匀性的临界调整半导体合金的制造技术，其中，相较于传统策略，对消耗氧化物反应蚀刻大气的暴露是显着地减少。为了此目的，在一些例示的实施例中，可采用硬掩膜方案，其中，沉积的硬掩膜材料可有效地作为氧化物掩膜，以选择性形成具有减少的厚度及较优的均匀性的氧化物掩膜。
本发明另外的修改及变化，对于本领域的熟习技术者而言，在看到此描述后，将变得明显。因此，此描述应仅解读为例示之用，并且其目的是为了教示本领域的熟习技术者实行本文所提供的教示的一般方式。应了解到，本文所显示及描述的标的的形式将视为目前的较佳实施例。

Claims (20)

1.一种方法，包含：
在半导体装置的第一主动区域及第二主动区域之上形成第一硬掩膜层；
选择性从该第二主动区域之上移除该第一硬掩膜层；
选择性在该第二主动区域之上形成第二硬掩膜层；
选择性从该第一主动区域之上移除该第一硬掩膜层；
在该第一主动区域上形成一层半导体合金、以及使用形成在该第二主动区域之上的该第二硬掩膜层作为生长掩膜；
移除该第二硬掩膜层；以及
在该层半导体合金上形成第一晶体管的第一闸极电极结构以及在该第二主动区域上形成第二晶体管的第二闸极电极结构，该第一及第二闸极电极结构包含含金属闸极电极材料与门极绝缘层，该闸极绝缘层包含高介电系数介电材料。
2.如权利要求1所述的方法，其中，形成该第一硬掩膜层包含沉积硬掩膜材料。
3.如权利要求2所述的方法，其中，沉积该硬掩膜材料以包含硅及氮化合物。
4.如权利要求1所述的方法，其中，选择性从该第二主动区域之上移除该第一硬掩膜层包含在该第一主动区域之上形成蚀刻掩膜、以及实施湿化学蚀刻制程。
5.如权利要求1所述的方法，其中，选择性从该第二主动区域之上移除该第一硬掩膜层包含在该第一主动区域之上形成蚀刻掩膜、以及实施基于电浆的蚀刻制程。
6.如权利要求1所述的方法，其中，形成该第二硬掩膜层包含在该第一硬掩膜层出现下，实施氧化制程，该第一硬掩膜层是选择性在该第一主动区域之上形成。
7.如权利要求1所述的方法，复包含于形成该第一硬掩膜层之前，在该第一及第二主动区域上形成氧化物层。
8.如权利要求6所述的方法，其中，实施该氧化制程包含增加在该第二主动区域上所形成的氧化物层的厚度。
9.如权利要求8所述的方法，其中，实施该氧化制程复包含将该第二硬掩膜层的厚度调整至不大于6奈米。
10.如权利要求1所述的方法，其中，该第一硬掩膜层是形成如硅氮化物材料，该硅氮化物材料的厚度不大于大约10奈米。
11.一种形成半导体装置的方法，该方法包含：
在第一主动区域及第二主动区域之上形成第一硬掩膜层；
选择性从该第二主动区域之上移除该第一硬掩膜层；
在该第一硬掩膜层出现下，实施氧化制程，以选择性在该第二主动区域之上形成第二硬掩膜层，其中，该第一硬掩膜层是形成在该第一主动区域之上；
在该第二硬掩膜层出现下，从该第一主动区域之上移除该第一硬掩膜层；
藉由使用该第二硬掩膜层作为生长掩膜，以在该第一主动区域中形成一层半导体合金；以及
在包含该层半导体合金的该第一主动区域上形成第一晶体管的第一闸极电极结构、以及在该第二主动区域形成第二晶体管的第二闸极电极结构。
12.如权利要求11所述的方法，其中，该硬掩膜层是藉由沉积含硅及氮材料而形成的。
13.如权利要求11所述的方法，复包含于形成该第一硬掩膜层时，在该第一及第二主动区域上形成氧化物衬垫。
14.如权利要求13所述的方法，其中，形成该第二硬掩膜层包含选择性在该第二主动区域中增加该氧化物衬垫的厚度。
15.如权利要求11所述的方法，其中，形成该第二硬掩膜层具有不大于6奈米的厚度。
16.如权利要求11所述的方法，其中，形成该第一及第二闸极电极结构包含在该临界调整半导体材料及该第二主动区域之上形成高介电系数介电材料、以及在该第一主动区域中的该高介电系数介电材料之上形成第一工作函数材料、以及在该第二主动区域中的该高介电系数介电材料之上形成第二工作函数物种。
17.如权利要求11所述的方法，复包含在该第一主动区域中形成张力诱发半导体材料。
18.如权利要求11所述的方法，其中，选择性从该第一主动区域移除该第一硬掩膜层包含实施湿化学蚀刻制程。
19.一种方法，包含：
在半导体装置的第一主动区域及第二主动区域之上沉积含硅及氮硬掩膜层；
在该第二主动区域之上形成蚀刻掩膜，以覆盖该第一硬掩膜层在该第二主动区域之上的部分；
选择性从该第一主动区域之上移除该掩膜层；
在该第一主动区域上形成一层半导体合金、以及使用该第二主动区域之上的该掩膜层作为生长掩膜；
实施蚀刻制程，以从该第二主动区域之上移除该硬掩膜层；以及
在该第一主动区域上形成第一闸极电极结构、以及在该第二主动区域之上形成第二闸极电极结构。
20.如权利要求19所述的方法，其中，该硬掩膜层是藉由实施湿化学蚀刻制程，而从该第一主动区域之上移除。
CN201110433513.8A 2010-12-21 2011-12-21 藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金 Expired - Fee Related CN102569198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010063774.2 2010-12-21
DE102010063774A DE102010063774B4 (de) 2010-12-21 2010-12-21 Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske

Publications (2)

Publication Number Publication Date
CN102569198A true CN102569198A (zh) 2012-07-11
CN102569198B CN102569198B (zh) 2014-12-10

Family

ID=46234936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110433513.8A Expired - Fee Related CN102569198B (zh) 2010-12-21 2011-12-21 藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金

Country Status (4)

Country Link
US (1) US8673710B2 (zh)
CN (1) CN102569198B (zh)
DE (1) DE102010063774B4 (zh)
TW (1) TWI469228B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108227370A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 光掩模及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI436793B (zh) 2006-08-02 2014-05-11 Baxter Int 快速作用之乾密封膠及其使用和製造方法
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102010064281B4 (de) 2010-12-28 2017-03-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
US8883598B2 (en) * 2012-03-05 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Thin capped channel layers of semiconductor devices and methods of forming the same
US9012956B2 (en) * 2013-03-04 2015-04-21 Globalfoundries Inc. Channel SiGe removal from PFET source/drain region for improved silicide formation in HKMG technologies without embedded SiGe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200607000A (en) * 2004-08-11 2006-02-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor device having high drive current and method of manufacture therefor
CN1956199A (zh) * 2005-10-26 2007-05-02 国际商业机器公司 半导体结构及其制造方法
US20100213553A1 (en) * 2009-02-23 2010-08-26 Advanced Micro Devices, Inc. Metal oxide semiconductor devices having buried gate channels and methods for fabricating the same
US20100289094A1 (en) * 2009-05-15 2010-11-18 Carsten Reichel Enhancing deposition uniformity of a channel semiconductor alloy by an in situ etch process

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200607000A (en) * 2004-08-11 2006-02-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor device having high drive current and method of manufacture therefor
CN1956199A (zh) * 2005-10-26 2007-05-02 国际商业机器公司 半导体结构及其制造方法
US20100213553A1 (en) * 2009-02-23 2010-08-26 Advanced Micro Devices, Inc. Metal oxide semiconductor devices having buried gate channels and methods for fabricating the same
US20100289094A1 (en) * 2009-05-15 2010-11-18 Carsten Reichel Enhancing deposition uniformity of a channel semiconductor alloy by an in situ etch process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108227370A (zh) * 2016-12-14 2018-06-29 台湾积体电路制造股份有限公司 光掩模及其制作方法
CN108227370B (zh) * 2016-12-14 2023-01-03 台湾积体电路制造股份有限公司 光掩模及其制作方法

Also Published As

Publication number Publication date
TWI469228B (zh) 2015-01-11
TW201246400A (en) 2012-11-16
US8673710B2 (en) 2014-03-18
DE102010063774A1 (de) 2012-06-21
US20120156864A1 (en) 2012-06-21
CN102569198B (zh) 2014-12-10
DE102010063774B4 (de) 2012-07-12

Similar Documents

Publication Publication Date Title
US11276576B2 (en) Gate metal patterning to avoid gate stack attack due to excessive wet etching
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
CN102543707B (zh) 通过用基于等离子的掩膜图案化工艺形成沟道半导体合金
CN102292800B (zh) 具有SiGe沟道的双高k氧化物
CN101542699B (zh) 半导体器件和制造半导体器件的方法
CN102569198B (zh) 藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金
US20100102394A1 (en) Semiconductor device and method of manufacturing the same
CN103855029B (zh) 无分面应变硅晶体管
TW201034084A (en) Optimized compressive SiGe channel PMOS transistor with engineered Ge profile and optimized silicon cap layer
CN103633115B (zh) 用于多栅极晶体管的装置和方法
US8835209B2 (en) Complementary transistors comprising high-k metal gate electrode structures and epitaxially formed semiconductor materials in the drain and source areas
CN102396049A (zh) 具有经掺杂的含硅盖层的金氧半导体器件及其制造方法
US7811891B2 (en) Method to control the gate sidewall profile by graded material composition
US20120305995A1 (en) Performance enhancement in transistors by providing an embedded strain-inducing semiconductor material on the basis of a seed layer
US8236654B2 (en) Reduction of threshold voltage variation in transistors comprising a channel semiconductor alloy by reducing deposition non-uniformities
US11848370B2 (en) Semiconductor device and manufacturing method for the semiconductor device
US9105663B1 (en) FinFET with silicon germanium stressor and method of forming
TWI528463B (zh) 藉由提供對於基板表面具有適宜角度之階化嵌入應變誘導半導體區於電晶體中之效能增進
CN100508138C (zh) 制造具有双栅结构的半导体器件的方法
US8664066B2 (en) Formation of a channel semiconductor alloy by forming a nitride based hard mask layer
US11710665B2 (en) Semiconductor device and method of manufacture
US8772843B2 (en) Oxide deposition by using a double liner approach for reducing pattern density dependence in sophisticated semiconductor devices
JP4051063B2 (ja) 半導体装置の製造方法
CN106158632A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141210

Termination date: 20181221