CN102549914B - 具有改进的组件匹配的双平衡混频器 - Google Patents
具有改进的组件匹配的双平衡混频器 Download PDFInfo
- Publication number
- CN102549914B CN102549914B CN201080045099.7A CN201080045099A CN102549914B CN 102549914 B CN102549914 B CN 102549914B CN 201080045099 A CN201080045099 A CN 201080045099A CN 102549914 B CN102549914 B CN 102549914B
- Authority
- CN
- China
- Prior art keywords
- switch
- double balanced
- transistor
- balanced mixer
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
本发明描述一种改进型有源或无源双平衡混频器,其具有减少的电容器电压失配。所述双平衡混频器包括两组混频器电路,每一组包含开关。每一开关被单独划分成具有不等数目个指状物的第一部分和第二部分。与给定开关相关联的第一和第二LO AC耦合电容器在一端耦合到LO信号。所述第一LO AC耦合电容器的输出分别耦合到所述第一开关的所述第一部分和所述第二开关的所述第二部分,而所述第二LO AC耦合电容器的输出分别耦合到所述第一开关的所述第二部分和所述第二开关的所述第一部分。在一个实施例中,分别由n-1和n+1个指状物来界定所述不等数目个指状物。在替代实施例中,所述混频器为具有跨导放大器和如上两组混频器电路的ADB混频器。
Description
技术领域
本发明涉及混频器电路,且特定来说涉及具有改进的组件匹配的双平衡混频器电路。
背景技术
在各种应用中使用混频器电路。举例来说,在射频(RF)应用中经常使用混频器电路进行升频转换或降频转换。在此情境中,升频转换为将例如差动基带信号等基带信号与由在RF范围中操作的本机振荡器电路产生的RF信号进行混频的过程。此过程产生已混频RF信号,其中基带信息包括在由本机振荡器产生的RF信号内。降频转换为将所述基带信号与由本机振荡器产生的已混频RF信号分离的过程。当在第一降频转换中将射频(RF)频谱直接转变成基带时,接收器被称为“零差式”、“直接转换式”或“零IF式”架构。
图1展示常规双平衡混频器100。双平衡混频器(DBM)100包括两个混频器电路,所述两个混频器电路的输出耦合到共同负载。DBM 100大体上包含两组差动晶体管对M1/M2 110/112和M3/M4 114/116,两组差动晶体管对中的每一者分别接收第一差动输入信号RF_P、RF_M。两组差动晶体管对M1/M2 110/112和M3/M4 114/116接收第二差动信号LO_P、LO_M,第二差动信号LO_P、LO_M分别驱动晶体管对M1/M3 110/114和M2/M4 112/116的栅极。此第二差动信号通常来自本机振荡器(LO)。晶体管M1 110、M2 112、M3 114和M4 116的栅极、漏极和源极端子的偏压为此项技术中众所周知的,且将不作描述。
尽管M1 110、M2 112、M3 114和M4 116被展示为晶体管装置,但已知可替换所展示配置中的任何等效的放大或开关装置。术语无源通常用以指示混频器配置不执行放大。术语有源通常用以指示混频器配置执行放大。互补金属氧化物(CMOS)半导体技术为常用的制造工艺技术。
需要使M1 110、M2 112、M3 114和M4 116匹配。然而,制造变化可导致电路的组件失配。此类失配可导致电路的输出包括各种不需要的频率。举例来说,差动装置M1 110与M2 112或M3 114与M4 116的失配可导致偶次谐波。在一些状况下,由制造变化所致的谐波杂质可能非常小且实际上可以忽略。当所述变化足够大时,谐波杂质可能会影响系统性能。举例来说,在用于直接转换接收器的DBM中,特定来说,二阶互调制(IM2)产物可使基带处的信噪比(SNR)显著降级。大的制造变化甚至可导致系统完全无法操作。因而,可能不得不舍弃由制造工艺产生的电路的一些部分,从而影响所述工艺的“良率”。随着制造进行到更小的工艺节点,控制制造工艺的变化越来越困难,因而已提出改进混频器电路的频谱纯度的方法。
图2展示具有IM2产物失配校正的图1的双平衡混频器。
为解决失配效应,可调整晶体管M1 210、M2 212、M3 214和M4 216的一个或一个以上偏压电压。在图2的特定实例中,晶体管M2 212和M4 216的栅极端子分别经由电阻器R2 214和R4 218连接到栅极电压Vg。Vg可能无法被配置,例如受芯片上电压参考的限制时。
数/模转换器(DAC)222分别经由电阻器R1 212和R3 216来配置晶体管M1 210和M3 214的栅极。电阻器R1 212、R2 214、R3 216和R4 218在标称情况下具有相同值。更具体来说,当差动信号IF_P和IF_M失配时,DAC 222在两个装置M1 210和M3 214的栅极处引入适当的DC电压,以使信号IF_P和IF_M紧密匹配。电容器C1P 202、C1M 206、C2P 204和C2M 208用以仅将信号LO_P和LO_M的AC分量耦合到混频器,而将本机振荡器电路的DC电压分别与装置M1 210、M2 212、M3 214和M4 216的栅极处的偏压电压隔离。电容器C1P 202、C1M 206、C2P 204和C2M 208在标称情况下具有相同电容值。
在图2中所展示的配置中,不考虑在输出处由AC耦合电容器C1P 202、C1M 206、C2P 204和C2M 208之间可能的失配所导致的频谱纯度,装置失配得以校正。当使用大电容器将本机振荡器信号耦合到混频器时,AC耦合电容器C1P 202、C1M 206、C2P 204和C2M 208之间的失配通常不是IM2产物的主要来源。
然而,随着装置越来越小(尤其受对于越来越小的多模式、多协议无线电收发器架构的需求的驱使),需要减少由并入其中的混频器消耗的裸片面积和功率。
随着技术缩小,并入其中的有源装置(例如二极管和晶体管)的大小也缩小。相比较来说,无源装置(即,电阻器、电容器和电感器)未成比例地缩小。最终结果为,无源组件成为小型化和功率效率的很大阻碍。在混频器中使用的AC耦合电容器尤其如此。
AC耦合电容器大小的最佳大小与混频器的所要操作频率直接相关。随着所要操作频率增大,所述值和因此AC耦合电容器值的大小也可减小。
然而,由减小电容器大小的愿望所激发的本机振荡器AC耦合电容的任何减小均会造成更大失配。此失配将导致LO_P信号与LO_M信号之间的耦合信号强度差。此又可影响混频器的IM2性能,其需要校准和校正,在没有会造成额外面积、电路复杂性和功率低效的额外电路的情况下,校准和矫正可能是不可能的。
在没有任何额外校准电路的情况下使此额外影响来源最小化在双平衡混频器中是有益的,在双平衡混频器中为实现IM2校准目的而分割用于相同极性的一个或一个以上本机振荡器(LO)电容器。
发明内容
附图说明
图1展示双平衡混频器。
图2展示具有IM2产物失配校正的图1的双平衡混频器。
图3展示具有失配的LO耦合电容器的双平衡混频器。
图4展示根据一示范性实施例的无源双平衡混频器。
图5展示根据一替代示范性实施例的有源双平衡混频器。
具体实施方式
词语“示范性”在本文中用以表示“充当实例、例项或说明”。本文中描述为“示范性”的任何实施例未必被解释为比其它实施例优选或有利。
下文中结合附图所阐述的具体实施方式希望作为对本发明的示范性实施例的描述,且不希望表示可实践本发明的仅有实施例。在此描述全篇中使用的术语“示范性”表示“充当实例、例项或说明”,且未必应被解释为比其它示范性实施例优选或有利。具体实施方式包括特定细节以便提供对本发明的示范性实施例的透彻理解。所属领域的技术人员将显而易见,可在无这些特定细节的情况下实践本发明的示范性实施例。在一些例项中,以框图形式展示众所周知的结构和装置以避免混淆本文中所呈现的示范性实施例的新颖性。
所属领域的技术人员将理解,可使用各种不同技术和技艺中的任一者来表示信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可能在以上整个描述中引用的数据、指令、命令、信息、信号、位、符号和码片。
本发明针对双平衡混频器,其中出于IM2校准目的而分割用于相同极性的一个或一个以上本机振荡器(LO)电容器。
图3展示具有失配的LO耦合电容器302、304、306、308的无源双平衡混频器300。如所展示,正本机振荡器信号(LOP)耦合到电容器302和306的第一端子。电容器302的第二端子耦合到晶体管310的栅极端子。晶体管310的漏极端子耦合到正基带输出端子(BBP)。电容器306的第二端子耦合到晶体管314的栅极端子。晶体管314的漏极端子耦合到负基带输出端子(BBM)。
负本机振荡器信号(LOM)耦合到电容器304和308的第一端子。电容器304的第二端子耦合到晶体管312的栅极端子。晶体管312的源极端子耦合到负基带输出端子(BBM)。电容器308的第二端子耦合到晶体管316的栅极端子。晶体管316的源极端子耦合到正基带输出端子(BBP)。晶体管310的源极端子耦合到晶体管312的漏极端子和RF输入信号(RFP)。晶体管314的源极端子耦合到晶体管316的漏极端子和负RF输入信号(RFM)。
在晶体管310的栅极端子处呈现的信号可表示为:
LOP+δ 等式1
其中δ为由于通过电容器302所致的正本机振荡器信号的振幅或相位变化。
类似地,在晶体管312的栅极端子处呈现的信号可表示为:
LOM+σ 等式2
其中σ为由于通过电容器304所致的负本机振荡器信号的振幅或相位变化。
在晶体管314的栅极端子处呈现的信号可表示为:
LOP-δ 等式3
其中δ为由于通过电容器306所致的正本机振荡器信号的振幅或相位变化。
在晶体管316的栅极端子处呈现的信号可表示为:
LOM-σ 等式4
其中σ为由于通过电容器308所致的负本机振荡器信号的振幅或相位变化。
在正基带输出端子处呈现的所得信号可表示为:
BBP=(LOP+δ)RFP+(LOM-σ)RFM 等式5
在负基带输出端子处呈现的所得信号可表示为:
BBM=(LOP-δ)RFM+(LOM+σ)RFP 等式6
根据等式5和6,跨所述基带输出端子而呈现的所得信号可表示为:
BBOUT=BBP-BBM=(LOP-δ)RFM+(LOM+σ)RFP 等式7
可看出,电容器电压失配在很大程度上造成混频器300的输出处的总基带电压电平。
下文描述一种改进的无源双平衡混频器,其具有减少的电容器电压失配。无源双平衡混频器包括两组混频器电路,每一组包含开关。每一开关被单独划分成具有不等数目个指状物的第一部分和第二部分。与给定开关相关联的第一和第二LO AC耦合电容器在一端耦合到第一LO信号。第一和第二LO AC耦合电容器的输出分别耦合到两个开关的第一和第二部分。在一个实施例中,分别通过n+1和n-1个指状物来界定所述不等数目个指状物。
图4展示根据一示范性实施例的无源双平衡混频器400。此处,每一开关430、432、434、436具有2N个指状物,所述2N个指状物被划分成具有不等数目个指状物(N-x和N+x)的两个部分,每一部分构成单独的相异晶体管。在一示范性实施例中,所述第一部分包含N-1个指状物且所述第二部分包含N+1个指状物。正本机振荡器信号(LOP)耦合到电容器402和406的第一端子。电容器402的第二端子耦合到晶体管410(具有N-1个指状物)和415(具有N+1个指状物)的栅极端子。晶体管410的漏极端子耦合到正基带输出端子(BBP)。晶体管415的漏极端子耦合到负基带输出端子(BBM)。电容器406的第二端子耦合到晶体管414(具有N-1个指状物)和411(具有N+1个指状物)的栅极端子。晶体管414的漏极端子耦合到负基带输出端子(BBM)。晶体管411的漏极端子耦合到正基带输出端子(BBP)。
负本机振荡器信号(LOM)耦合到电容器404和408的第一端子。电容器404的第二端子耦合到晶体管412(具有N-1个指状物)和417(具有N+1个指状物)的栅极端子。晶体管412的源极端子耦合到负基带输出端子(BBM)。晶体管417的源极端子耦合到正基带输出端子(BBP)。电容器408的第二端子耦合到晶体管416(具有N-1个指状物)和413(具有N+1个指状物)的栅极端子。晶体管416的源极端子耦合到正基带输出端子(BBP)。晶体管413的源极端子耦合到负基带输出端子(BBM)。
晶体管410的源极端子耦合到晶体管412的漏极端子、晶体管413的漏极端子、晶体管411的源极端子和正RF输入信号(RFP)。晶体管414的源极端子耦合到晶体管416的漏极端子、晶体管417的漏极端子、晶体管415的源极端子和负RF输入信号(RFM)。
为简单起见,图4中的指状物的数目可被视为正规化的(用(N-1)/2N代替N-1,用(N+1)/2N代替N+1)。
在无源双平衡混频器400的所述配置中,在晶体管410和415的栅极端子处呈现的信号可表示为:
其中δ为由于通过电容器402所致的正本机振荡器信号的振幅或相位变化。
在晶体管412和417的栅极端子处呈现的信号可表示为:
其中σ为由于通过电容器404所致的负本机振荡器信号的振幅或相位变化。
在晶体管414和411的栅极端子处呈现的信号可表示为:
其中δ为由于通过电容器406所致的正本机振荡器信号的振幅或相位变化。
在晶体管416和413的栅极端子处呈现的信号可表示为:
其中σ为由于通过电容器408所致的负本机振荡器信号的振幅或相位变化。
在正基带输出端子处呈现的所得信号可表示为:
在负基带输出端子处呈现的所得信号可表示为:
因此,跨所述基带输出端子而呈现的所得信号可表示为:
等式14
如在以上等式14中描述的所得基带输出信号中可看出,当在无源混频器电路内实施开关分割时,由AC耦合电容器造成的LO失配减少因数1/N。
技术人员将进一步了解,无源双混频器可配置为包含跨导放大器的有源混频器。还应了解,有源混频器配置通常还可受益于将开关划分成单独部分。
图5展示根据替代示范性实施例的有源双平衡(ADB)混频器500。此处,RF信号经由跨导放大器522耦合到ADB混频器500,所述跨导放大器522将所要的放大提供给混频器。此处,如同图4的实施例中一样,每一开关530、532、534、536具有2N个指状物,所述2N个指状物被划分成具有不等数目个指状物(N-x和N+x)的两个部分,每一部分构成单独的相异晶体管。在一示范性实施例中,所述第一部分包含N-1个指状物且所述第二部分包含N+1个指状物。在图5的示范性实施例中,正本机振荡器信号(LOP)耦合到电容器502和506的第一端子。电容器502的第二端子耦合到晶体管510(具有N-1个指状物)和515(具有N+1个指状物)的栅极端子。晶体管510的漏极端子耦合到正基带输出端子(BBP)。晶体管515的漏极端子耦合到负基带输出端子(BBM)。电容器506的第二端子耦合到晶体管514(具有N-1个指状物)和511(具有N+1个指状物)的栅极端子。晶体管514的漏极端子耦合到负基带输出端子(BBM)。晶体管511的漏极端子耦合到正基带输出端子(BBP)。
负本机振荡器信号(LOM)耦合到电容器504和508的第一端子。电容器504的第二端子耦合到晶体管512(具有N-1个指状物)和517(具有N+1个指状物)的栅极端子。晶体管512的漏极端子耦合到负基带输出端子(BBM)。晶体管517的漏极端子耦合到正基带输出端子(BBP)。电容器508的第二端子耦合到晶体管516(具有N-1个指状物)和513(具有N+1个指状物)的栅极端子。晶体管516的漏极端子耦合到正基带输出端子(BBP)。晶体管513的漏极端子耦合到负基带输出端子(BBM)。
晶体管510的源极端子耦合到晶体管512的源极端子、晶体管513的源极端子、晶体管511的源极端子且耦合到跨导放大器522。晶体管514的源极端子耦合到晶体管516的源极端子、晶体管517的源极端子、晶体管515的源极端子且耦合到跨导放大器522。
尽管已借助跨导放大器的特定配置来展示ADB混频器,但此仅为说明目的,因为混频器设计领域的技术人员将容易了解,此跨导放大器可实施于各种实施例中。
此外,应了解,尽管已借助分割成两个部分的开关来描述以上示范性实施例,但可能有可能或有必要将一开关分割成两个以上部分;或在两个开关的情况下分割一个开关但不分割另一个开关。
技术人员将进一步了解,结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚地说明硬件与软件的此可互换性,上文已大体上在功能性方面描述了各种说明性组件、块、模块、电路和步骤。此功能性实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式来实施所描述的功能性,但此类实施决策不应被解释为导致脱离本发明的示范性实施例的范围。
结合本文中所揭示的实施例而描述的各种说明性逻辑块、模块和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行。通用处理器可为微处理器,但在替代方案中,处理器可为任何常规的处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合,例如,DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一个或一个以上微处理器,或任一其它此类配置。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中,或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器,使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中,存储媒体可与处理器成一体式。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代方案中,处理器和存储媒体可作为离散组件而驻留于用户终端中。
在一个或一个以上示范性实施例中,可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件加以实施,那么所述功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行发射。计算机可读媒体包括计算机存储媒体与通信媒体两者,通信媒体包括促进计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。借助实例而非限制,此计算机可读媒体可包含:RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用以载运或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。并且,将任何连接恰当地称为计算机可读媒体。举例来说,如果使用同轴电缆、光纤缆线、双绞线、数字订户线(DSL)或无线技术(例如红外线、无线电和微波)而从网站、服务器或其它远程源发射软件,那么同轴电缆、光纤缆线、双绞线、DSL或无线技术(例如红外线、无线电和微波)包括于媒体的定义中。如本文中所使用,磁盘(Disk)和光盘(disc)包括紧密光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘通过激光以光学方式再现数据。上述各者的组合也应包括于计算机可读媒体的范围内。
提供对所揭示的示范性实施例的先前描述以使所属领域的任何技术人员能够制造或使用本发明。所属领域的技术人员将易于了解对这些示范性实施例的各种修改,且在不脱离本发明的精神或范围的情况下,本文所定义的一般原理可应用于其它实施例。因而,本发明不希望限于本文中所展示的实施例,而是应被赋予与本文中所揭示的原理和新颖特征一致的最广范围。
Claims (23)
1.一种双平衡混频器,其包含:
两个开关,每一开关被划分成包含第一晶体管的第一部分和包含第二晶体管的第二部分,所述第一晶体管和所述第二晶体管具有不等数目个指状物;以及
第一和第二本机振荡器LO AC耦合电容器,其各自具有耦合到第一LO信号的输入,所述第一LO AC耦合电容器的输出耦合到所述两个开关中的第一开关的所述第一部分,且耦合到所述两个开关中的第二开关的所述第二部分,所述第二LOAC耦合电容器的输出耦合到所述第一开关的所述第二部分,且耦合到所述第二开关的所述第一部分。
2.根据权利要求1所述的双平衡混频器,其中对于所述两个开关中的每一者,所述第一晶体管和所述第二晶体管中的一者具有n-1个指状物,且所述第一晶体管和所述第二晶体管中的另一者具有n+1个指状物。
3.根据权利要求1所述的双平衡混频器,其中所述两个开关界定第一组开关,所述双平衡混频器进一步包含由两个开关组成的第二组开关,其中所述第二组开关中的每个开关被划分成包含第三晶体管的第一部分和包含第四晶体管的第二部分,每个开关中的所述第三晶体管和所述第四晶体管分别具有不等数目个指状物。
4.根据权利要求3所述的双平衡混频器,其进一步包含第三和第四LO AC耦合电容器,所述第三和第四LO AC耦合电容器各自具有耦合到第二LO信号的输入,所述第二LO信号具有与所述第一LO信号相反的极性,所述第三和第四LO AC耦合电容器的输出分别耦合到所述第二组开关中的每个开关的所述第一和第二部分。
5.根据权利要求4所述的双平衡混频器,其中所述第一和第二组开关呈桥接配置。
6.根据权利要求4所述的双平衡混频器,其中所述第一、第二、第三和第四晶体管都为MOS晶体管。
7.根据权利要求1所述的双平衡混频器,其中所述双平衡混频器适于耦合到数/模转换器DAC以校准所述双平衡混频器中的IM2失配。
8.根据权利要求1所述的双平衡混频器,其中所述双平衡混频器为无源双平衡混频器。
9.根据权利要求2所述的双平衡混频器,其中所述双平衡混频器为无源双平衡混频器。
10.根据权利要求3所述的双平衡混频器,其中所述双平衡混频器为无源双平衡混频器。
11.根据权利要求4所述的双平衡混频器,其中所述双平衡混频器为无源双平衡混频器。
12.根据权利要求5所述的双平衡混频器,其中所述双平衡混频器为无源双平衡混频器。
13.根据权利要求6所述的双平衡混频器,其中所述双平衡混频器为无源双平衡混频器。
14.根据权利要求7所述的双平衡混频器,其中所述双平衡混频器为无源双平衡混频器。
15.根据权利要求1所述的双平衡混频器,其中所述双平衡混频器为有源双平衡混频器。
16.一种包括双平衡混频器的无线通信装置,其包含:
两个开关,每一开关被划分成包含第一晶体管的第一部分和包含第二晶体管的第二部分,所述第一晶体管和所述第二晶体管具有不等数目个指状物;以及
第一和第二本机振荡器LO AC耦合电容器,其各自具有耦合到第一LO信号的输入,所述第一LO AC耦合电容器的输出耦合到所述两个开关中的第一开关的所述第一部分,且耦合到所述两个开关中的第二开关的所述第二部分,所述第二LOAC耦合电容器的输出耦合到所述第一开关的所述第二部分,且耦合到所述第二开关的所述第一部分。
17.根据权利要求16所述的无线通信装置,其中对于所述两个开关中的每一者,所述第一晶体管和所述第二晶体管中的一者具有n-1个指状物,且所述第一晶体管和所述第二晶体管中的另一者具有n+1个指状物。
18.根据权利要求16所述的无线通信装置,其中所述两个开关界定第一组开关,所述双平衡混频器进一步包含由两个开关组成的第二组开关,其中所述第二组开关中的每个开关被划分成包含第三晶体管的第一部分和包含第四晶体管的第二部分,每个开关中的所述第三晶体管和所述第四晶体管分别具有不等数目个指状物。
19.根据权利要求18所述的无线通信装置,其进一步包含第三和第四LO AC耦合电容器,所述第三和第四LO AC耦合电容器各自具有耦合到第二LO信号的输入,所述第二LO信号具有与所述第一LO信号相反的极性,所述第三和第四LO AC耦合电容器的输出分别耦合到所述第二组开关中的每个开关的所述第一和第二部分。
20.根据权利要求16所述的无线通信装置,其中所述双平衡混频器为无源双平衡混频器。
21.根据权利要求16所述的无线通信装置,其中所述双平衡混频器为有源双平衡混频器。
22.一种具有双平衡混频器的集成电路,其包含:
两个开关,每一开关被划分成包含第一晶体管的第一部分和包含第二晶体管的第二部分,所述第一晶体管和所述第二晶体管具有不等数目个指状物;以及
第一和第二本机振荡器LO AC耦合电容器,其各自具有耦合到第一LO信号的输入,所述第一LO AC耦合电容器的输出耦合到所述两个开关中的第一开关的所述第一部分,且耦合到所述两个开关中的第二开关的所述第二部分,所述第二LOAC耦合电容器的输出耦合到所述第一开关的所述第二部分,且耦合到所述第二开关的所述第一部分。
23.一种包括双平衡混频器的装置,其包含:
多个开关,每一开关包括包含晶体管的若干部分,所述晶体管由平行晶体管指状物界定,每一开关的至少第一部分中的指状物的数目与同一开关中的至少第二部分的指状物的数目为不等数目;以及
多个LO AC耦合电容器,其各自在一端耦合到LO信号且在另一端耦合到所述多个开关中的每一者的对应部分以减少LO电容失配。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/580,998 US8412143B2 (en) | 2009-10-16 | 2009-10-16 | Doubled balanced mixer with improved component matching |
US12/580,998 | 2009-10-16 | ||
PCT/US2010/052966 WO2011047354A1 (en) | 2009-10-16 | 2010-10-15 | Doubled balanced mixer with improved component matching |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102549914A CN102549914A (zh) | 2012-07-04 |
CN102549914B true CN102549914B (zh) | 2015-01-28 |
Family
ID=43558135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080045099.7A Active CN102549914B (zh) | 2009-10-16 | 2010-10-15 | 具有改进的组件匹配的双平衡混频器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8412143B2 (zh) |
EP (1) | EP2489121A1 (zh) |
JP (1) | JP5547295B2 (zh) |
KR (1) | KR101362669B1 (zh) |
CN (1) | CN102549914B (zh) |
TW (1) | TW201141048A (zh) |
WO (1) | WO2011047354A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101793734B1 (ko) * | 2011-08-10 | 2017-11-03 | 삼성전자주식회사 | 무선 통신 시스템에서 믹서의 2차 비선형성 특성 개선을 위한 장치 및 방법 |
JP5935538B2 (ja) * | 2012-06-25 | 2016-06-15 | 株式会社ソシオネクスト | ミキサ回路及び混合装置 |
US8983486B2 (en) | 2013-03-15 | 2015-03-17 | Blackberry Limited | Statistical weighting and adjustment of state variables in a radio |
US9197279B2 (en) | 2013-03-15 | 2015-11-24 | Blackberry Limited | Estimation and reduction of second order distortion in real time |
US8811538B1 (en) | 2013-03-15 | 2014-08-19 | Blackberry Limited | IQ error correction |
US8942656B2 (en) | 2013-03-15 | 2015-01-27 | Blackberry Limited | Reduction of second order distortion in real time |
EP2779510B1 (en) | 2013-03-15 | 2018-10-31 | BlackBerry Limited | Statistical weighting and adjustment of state variables in a radio |
US10084438B2 (en) | 2016-03-16 | 2018-09-25 | Mediatek Inc. | Clock generator using passive mixer and associated clock generating method |
US10193497B2 (en) * | 2016-12-06 | 2019-01-29 | Qualcomm Incorporated | Enhanced broadband operation of an active mixer |
US10523156B2 (en) | 2017-06-29 | 2019-12-31 | Hrl Laboratories, Llc | Mixer with series connected active devices |
CN111245371B (zh) * | 2020-03-06 | 2023-07-04 | 重庆百瑞互联电子技术有限公司 | 一种功率混频器、射频电路、装置、设备 |
CN113676138B (zh) * | 2021-08-23 | 2023-04-18 | 电子科技大学 | 一种高杂散抑制的无源多本振混频器 |
US11777449B1 (en) * | 2022-09-20 | 2023-10-03 | Qualcomm Incorporated | Frequency mixing |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507697A (zh) * | 2001-03-16 | 2004-06-23 | �칤�¼�������˾ | 用于吉伯(Gilbert)型混合器的偶次非线性校正反馈 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6226509B1 (en) * | 1998-09-15 | 2001-05-01 | Nortel Networks Limited | Image reject mixer, circuit, and method for image rejection |
US6184739B1 (en) * | 1998-12-04 | 2001-02-06 | Intel Corporation | Advanced near ideal mixer |
US7072636B2 (en) * | 1999-03-25 | 2006-07-04 | Zenith Electronics Corporation | Printed circuit doubly balanced mixer for upconverter |
US6871057B2 (en) * | 2000-03-08 | 2005-03-22 | Nippon Telegraph And Telephone Corporation | Mixer circuit |
US6807407B2 (en) * | 2000-09-11 | 2004-10-19 | Scientific Components, Inc. | Dual double balanced mixer |
WO2002075917A1 (en) | 2001-02-20 | 2002-09-26 | Integrant Technologies Inc. | Mixer circuit having improved even order noise, dc offset, and linearity characteristic |
US6999747B2 (en) * | 2003-06-22 | 2006-02-14 | Realtek Semiconductor Corp. | Passive harmonic switch mixer |
US7113756B2 (en) | 2003-08-19 | 2006-09-26 | Honeywell International, Inc. | Passive mixer with improved linearity |
KR100674956B1 (ko) * | 2005-02-12 | 2007-01-26 | 삼성전자주식회사 | Esd에 내성을 가지는 프리미티브 셀 |
US7271668B2 (en) | 2005-04-14 | 2007-09-18 | Wilinx, Inc. | Mixer circuits and methods with improved spectral purity |
US7554380B2 (en) | 2005-12-12 | 2009-06-30 | Icera Canada ULC | System for reducing second order intermodulation products from differential circuits |
JP2008091994A (ja) | 2006-09-29 | 2008-04-17 | Ricoh Co Ltd | ミキサ回路 |
WO2008054330A1 (en) | 2006-10-31 | 2008-05-08 | Agency For Science, Technology And Research | Mixer circuit and mixer circuit arrangement |
JP4536737B2 (ja) | 2007-01-12 | 2010-09-01 | ローム株式会社 | ミキサ回路それを利用した電子機器 |
US8045944B2 (en) | 2007-09-14 | 2011-10-25 | Qualcomm Incorporated | Offset correction for passive mixers |
US7865164B2 (en) | 2007-09-27 | 2011-01-04 | Qualcomm Incorporated | Apparatus and methods for downconverting radio frequency signals |
US8615205B2 (en) | 2007-12-18 | 2013-12-24 | Qualcomm Incorporated | I-Q mismatch calibration and method |
US8073078B2 (en) | 2008-02-08 | 2011-12-06 | Freescale Semiconductor, Inc. | Split channel receiver with very low second order intermodulation |
US8010074B2 (en) | 2008-02-08 | 2011-08-30 | Freescale Semiconductor, Inc. | Mixer circuits for second order intercept point calibration |
-
2009
- 2009-10-16 US US12/580,998 patent/US8412143B2/en active Active
-
2010
- 2010-10-15 TW TW099135326A patent/TW201141048A/zh unknown
- 2010-10-15 KR KR1020127010591A patent/KR101362669B1/ko active IP Right Grant
- 2010-10-15 JP JP2012534427A patent/JP5547295B2/ja not_active Expired - Fee Related
- 2010-10-15 CN CN201080045099.7A patent/CN102549914B/zh active Active
- 2010-10-15 WO PCT/US2010/052966 patent/WO2011047354A1/en active Application Filing
- 2010-10-15 EP EP10771290A patent/EP2489121A1/en not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1507697A (zh) * | 2001-03-16 | 2004-06-23 | �칤�¼�������˾ | 用于吉伯(Gilbert)型混合器的偶次非线性校正反馈 |
Also Published As
Publication number | Publication date |
---|---|
JP2013509045A (ja) | 2013-03-07 |
WO2011047354A1 (en) | 2011-04-21 |
US8412143B2 (en) | 2013-04-02 |
CN102549914A (zh) | 2012-07-04 |
EP2489121A1 (en) | 2012-08-22 |
TW201141048A (en) | 2011-11-16 |
KR20120062909A (ko) | 2012-06-14 |
US20110092178A1 (en) | 2011-04-21 |
KR101362669B1 (ko) | 2014-02-12 |
JP5547295B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102549914B (zh) | 具有改进的组件匹配的双平衡混频器 | |
US8031019B2 (en) | Integrated voltage-controlled oscillator circuits | |
US9461652B2 (en) | Transformer-based CMOS oscillators | |
CN101399520B (zh) | 具有高线性度与可程序增益的混频器及其相关转导电路 | |
US7298183B2 (en) | High frequency divider circuits and methods | |
US8792847B2 (en) | Linearity in passive mixer circuits | |
EP2409400A2 (en) | Common-gate common-source amplifier | |
US8022762B2 (en) | Multi-stage CMOS power amplifier | |
JP5017393B2 (ja) | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 | |
US8339211B2 (en) | Voltage-controlled oscillator | |
KR102318334B1 (ko) | 영역 효율적 기저대역 필터 | |
US8729962B2 (en) | Millimeter wave power amplifier | |
CN109314491B (zh) | 功率放大器及平衡数字输出信号的上升和下降时间的方法 | |
US9263990B2 (en) | Impedance transformer for use with a quadrature passive CMOS mixer | |
US20190379328A1 (en) | Harmonic-based nonlinearity factorization scheme to facilitate up-conversion mixer linearity | |
WO2019174179A1 (en) | Pulse width distortion cancellation of switching mode amplifier for reduced second harmonic interference | |
CN105493284A (zh) | 具有改善的线性度的金属氧化物半导体(mos)电容器 | |
JP2006157483A (ja) | 変調機能を有する増幅装置 | |
KR20050094949A (ko) | 주파수 상향 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |