CN102545561A - 一种交错互补pwm驱动波形生成方法以及电路 - Google Patents

Abstract

本发明公开了一种交错互补PWM驱动波形生成方法，包括：S100：基于两路调频PWM驱动信号的上升沿和下降沿，对两路调频PWM驱动信号进行二分频，得到两组共四路信号；S200：基于生成的两组信号，将第一组信号做异或运算，得到第一子信号；第二组信号做异或运算，得到第二子信号；S300：利用第一子信号和第二子信号的上升沿和下降沿，通过触发器、与门、或门的逻辑运算得到第一子组信号以及第二子组信号；S400：第一子信号取反后与第一子组两路信号分别相与，得到第一路、第二路信号，将第二路子信号取反后与第二子组两路信号分别相与，得到第三路、第四路信号，这四路信号为交错90度相位角、带死区的四路PWM驱动方波。

Description

一种交错互补PWM驱动波形生成方法以及电路

技术领域

本发明涉及电源控制领域，尤其涉及一种交错互补PWM驱动波形生成方法及其电路。

背景技术

当前全球能源短缺，在单位面积能源需求持续上升的情况下，市场对开关电源产品提出了高效率、高功率密度的新需求。而谐振拓扑尤其LLC谐振拓扑成为当前业界实现高效率、高功率密度开关电源方案的首选，其具有范围宽、软开关工作、主功率元件少等优点。如附图1所示的半桥式谐振拓扑，附图2全桥式谐振拓扑在中小功率电源(2kW以下)易于实现，但是大功率电源由于谐振拓扑工作频率宽，对磁元件设计提出了挑战，如果还是单一拓扑变换能量，不易于实现。而如果可以引入借鉴并联思路，采用多个子拓扑实现谐振拓扑交错并联，不仅可以解决磁元件设计难点，还能大大减小输出滤波电容纹波电流，减少输出滤波电容数量和容量，进一步提高电源效率和提高功率密度。

在中国专利号为“CN101312330A”的“谐振变换器高压电源装置”中，该技术方案解决了现有技术中存在的流过开关管的峰值电流高，电流的控制复杂，不易实现在直流稳压输出状态下工作的问题，本技术方案采用并联谐振拓扑结构电路，谐振电容和变压器初级并联连接。这种电路结构可在全桥或半桥式中使用，可连接在有源功率因数校正电路的输出端，也可直接采用市电220V供电。该技术方案能够达到很高功率密度的整机性能。但是这种电路结构不能在大功率情况下使用，对磁元件的性能要求高。

在中国专利号为“CN101814838A”的“谐振拓扑电路的功率变换器的控制方法和装置”中，通过调整功率变换器频率、占空比的组合来保证功率变换器在整个控制器输出范围内具有良好的单调性，所述谐振拓扑电路的功率变换器的控制装置包括控制模块，用于调整功率变换器频率、占空比的组合来保证功率变换器在整个控制器输出范围内具有良好的单调性，该装置主要是保证拓扑电路的功率变换器在整个PWM工作范围内的单调性。

当前业界实现交错并联控制功能，通常得基于FPGA或者DSP等可编程逻辑器件芯片通过数字方式实现，该方法往往实现困难，而且成本高。目前市场上常用的低成本且设计简单的模拟谐振控制芯片基本只有两路互补的调频PWM信号输出，如图1以及图2所示，这样就无法实现交错并联拓扑的控制。

发明内容

本发明主要解决的技术问题是提供一种能为交错并联谐振拓扑提供两组共四路驱动信号的方法。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种交错互补PWM驱动波形生成方法，包括以下步骤：

S100：基于两路调频PWM驱动信号的上升沿和下降沿，对两路调频PWM驱动信号进行二分频，得到两组共四路信号，组与组之间相位差90度，一组内两路信号相位相差一个死区宽度；

S200：基于生成的两组信号，将第一组内两路信号做异或运算，得到第一子信号；第二组内两路信号做异或运算，得到第二子信号；

S300：基于第一子信号和第二子信号，利用第一子信号和第二子信号的上升沿和下降沿，产生第一子组信号以及第二子组信号，两子组信号相位差90度，每子组内二路信号互补；

S400：将第一子信号取反后与第一子组两路信号分别相与，得到第一路、第二路信号，将第二子信号取反后与第二子组两路信号分别相与，得到第三路、第四路信号，第一路、第二路、第三路和第四路信号为交错90度相位角、带死区的四路PWM驱动方波。

其中，步骤S100中，调频PWM驱动信号由谐振控制芯片输出。

其中，所述调频PWM驱动信号为谐振控制芯片MC33067输出的两路调频PWM驱动信号。

其中，步骤S300通过D触发器、非门和与门实现。

其中，步骤S400通过非门、与门实现。

为了解决上述技术问题，本技术方案还提供一种交错互补PWM驱动波形生成电路，包括：

分频模块，用于对两路调频PWM驱动信号进行二分频，得到两组共四路信号，组与组之间相位差90度，一组内相位相差一个死区宽度，占空比50％；

子信号生成模块，用于将第一组信号做异或运算，得到第一子信号；第二组信号做异或运算，得到第二子信号；

子组信号生成模块，用于接收第一子信号和第二子信号，通过触发器、与门或者或门的逻辑运算得到第一子组信号以及第二子组信号，两子组信号相位差90度，每子组内二路信号互补，占空比为50％的方波；

PWM驱动生成模块，用于将第一子信号取反后与第一子组两路信号分别相与，得到第一路、第二路信号，将第二路子信号取反后与第二子组两路信号分别相与，得到第三路、第四路信号，第一路、第二路、第三路和第四路信号为交错90度相位角、带死区的四路PWM驱动方波。

其中，分频模块包括两组并列的分频电路，子信号生成模块包括两组并列的子信号生成电路，子组信号生成模块包括两组并列的子组信号生成电路，PWM驱动生成模块包括两组并列的PWM驱动生成电路，分频电路的输出端连接子信号生成电路的输入端，子信号生成电路的输出端连接子组信号生成电路的输入端，子组信号生成电路的输出端连接PWM驱动生成电路的输入端，所述分频电路包括反相器、第一触发器以及第二触发器；第一触发器以及第二触发器均包括时钟输入端、Q端以及/Q端，子信号生成电路包括异或门，异或门包括第一输入端、第二输入端以及输出端；第一触发器的时钟输入端外接第一调频PWM驱动信号，第一触发器的Q端连接异或门的第一输入端，异或门的输出端连接死区生成电路的输入端；第一触发器的/Q端悬空；反相器的输入端外接第二调频PWM驱动信号，反相器的输出端连接第二触发器的时钟输入端，第二触发器的Q端悬空，/Q端连接异或门的第二输入端；子组信号生成电路包括第三触发器，第三触发器包括时钟输入端、Q端以及/Q端；PWM驱动生成电路包括第一反相器、第二反相器、第一与门以及第二与门，第一与门、第二与门包括第一输入端以及第二输入端；第一反相器、第二反相器的输入端连接异或门的输出端，第一反相器的输出端连接第一与门的第一输入端，第二反相器的输出端连接第二与门的第一输入端；第三触发器的时钟输入端连接异或门的输出端，第三触发器的Q端连接第一与门的第二输入端，/Q端连接第二与门的第二输入端；第一与门、第二与门的输出端各输出交错互补PWM驱动波形。

其中，所述第一至第三触发器均为CD4013触发器。

本发明的有益效果是：现有技术中一般都是通过FPGA或者DSP等可编程逻辑器件芯片，通过数字方式产生驱动信号。本技术方案通过一种交错互补PWM驱动波形生成方法，生成两组共四路调频PWM信号：第一路、第二路、第三路以及第四路，两组间相位差90度，每组内两路PWM信号互补。这四路互补的驱动信号作为交错并联谐振拓扑的四路驱动信号，从而能提高电源效率和功率密度。

附图说明

图1是现有技术中应用两路驱动信号OUTA、OUTB实现半桥式谐振拓扑交错并联的电路图；

图2是现有技术中应用两路驱动信号OUTA、OUTB实现全桥式谐振拓扑交错并联的电路图；

图3是现有技术中应用四路驱动信号A、B、C、D实现交错并联控制的实现方法电路图；

图4是本技术方案中两路调频PWM驱动信号波形图；

图5是本技术方案交错互补PWM驱动波形生成方法各个步骤产生的波形图；

图6是本技术方案交错互补PWM驱动波形生成电路的一实施方式电路结构图；

图7是本技术方案交错互补PWM驱动波形生成方法的流程图；

图8是本技术方案PWM驱动生成电路的一种实施方式的电路结构图。

1分频模块；2子信号生成模块；3子组信号生成模块；

4PWM驱动生成模块；5分频电路；6子信号生成电路；7子组信号生成电路；8PWM驱动生成电路；

9第一电路；10第二电路

具体实施方式

为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。

参阅图7，本发明提供的一种交错互补PWM驱动波形生成方法，具体的包括以下步骤：

S100：基于两路调频PWM驱动信号的上升沿和下降沿，对两路调频PWM驱动信号进行二分频，得到两组共四路信号，组与组之间相位差90度，一组内相位相差一个死区宽度，占空比50％；

S200：基于生成的两组信号，将第一组信号做异或运算，得到第一子信号；第二组信号做异或运算，得到第二子信号；

S300：利用第一子信号和第二子信号的上升沿和下降沿，通过触发器、与门或者或门的逻辑运算得到第一子组信号以及第二子组信号，两子组信号相位差90度，每子组内二路信号互补，占空比为50％的方波；

S400：将第一子信号取反后与第一子组两路信号分别相与，得到第一路、第二路信号，将第二路子信号取反后与第二子组两路信号分别相与，得到第三路、第四路信号，第一路、第二路、第三路和第四路信号为交错90度相位角、带死区的四路PWM驱动方波。

首先，基于常用谐振控制芯片输出的驱动信号OUTA、OUTB。具体的，该谐振控制芯片可以为On Semiconductor公司的MC33067，ST公司的L6599或者TI的UC3863、UCC25600芯片。请参阅图4，所述谐振控制芯片输出的信号为MC33067典型两路调频PWM驱动信号。参阅图5，将这两路调频PWM驱动信号的上升沿和下降沿进行二分频。2分频后得到类似信号AR、信号/BF和信号/AF、信号/BR的两组共四路信号，组与组之间相位差90度，一组内相位相差一个死区宽度，占空比50％。其次，将二分频后得到的信号AR和信号/BF、信号/AF和信号/BR做异或运算，得到两路驱动信号，分别为第一子信号DB1以及第二子信号DB2，具体的，第一子信号DB1以及第二子信号DB2相位差为90度，两路信号的宽度均为死区宽度。接着，利用第一子信号DB1和第二子信号DB2的上升沿和下降沿，通过触发器、与门或者或门的逻辑运算得到第一子组信号，以及第二子组信号，第一子组信号包括信号DB1R、信号/DB1R，第二子组信号包括信号DB2R、信号/DB2R，两子组信号相位差90度，每子组内二路信号互补，占空比为50％的方波。将信号DB1R、信号/DB1R与第一子信号DB1取反后相与，得到第一路PWMA、第二路信号PWMB。信号DB2R、信号/DB2R与第二子信号DB2取反后进行与运算，得到第三路PWMC、第四路信号PWMD。第一路PWMA、第二路PWMB、第三路PWMC和第四路信号PWMD为交错90度相位角、带死区的四路PWM驱动方波。

作为改进的技术方案，经过分频电路产生交错的信号AR，信号/BF，第信号/AF，信号/BR，然后直接通过逻辑门运算，得到交错90度相位角、带死区的四路PWM驱动的第一路PWMA、第二路PWMB、第三路PWMC和第四路方波PWMD。而不通过产生中间的第一子信号DB1、第二子信号DB2。

具体的，步骤S300通过D触发器、非门和与门实现，步骤S400通过非门、与门实现。

以下将根据本方法说明本技术方案某种实施例的一种电路结构的具体实施方式，如图6所示，该交错互补PWM驱动波形生成电路包括：

分频模块1，用于对两路调频PWM驱动信号进行二分频，得到两组共四路信号，组与组之间相位差90度，一组内相位相差一个死区宽度，占空比50％；

子信号生成模块2，用于将第一组信号做异或运算，得到第一子信号；第二组信号做异或运算，得到第二子信号；

子组信号生成模块3，用于接收第一子信号和第二子信号，通过触发器、与门或者或门的逻辑运算得到第一子组信号以及第二子组信号，两子组信号相位差90度，每子组内二路信号互补，占空比为50％的方波；

PWM驱动生成模块4，用于将第一子信号取反后与第一子组两路信号分别相与，得到第一路、第二路信号，将第二路子信号取反后与第二子组两路信号分别相与，得到第三路、第四路信号，第一路、第二路、第三路和第四路信号为交错90度相位角、带死区的四路PWM驱动方波。

在某一具体的实施方式中，分频模块包括两组并列的分频电路5，子信号生成模块包括两组并列的子信号生成电路6，子组信号生成模块包括两组并列的子组信号生成电路7，PWM驱动生成模块包括两组并列的PWM驱动生成电路8，分频电路5的输出端连接子信号生成电路6的输入端，子信号生成电路6的输出端连接子组信号生成电路7的输入端，子组信号生成电路7的输出端连接PWM驱动生成电路8的输入端，如图8所述的该电路的结构图，所述分频电路5包括反相器、第一触发器以及第二触发器；第一触发器以及第二触发器均包括时钟输入端、Q端以及/Q端；子信号生成电路包括异或门，异或门包括第一输入端、第二输入端以及输出端；第一触发器的时钟输入端外接第一调频PWM驱动信号，第一触发器的Q端连接异或门的第一输入端，异或门的输出端连接死区生成电路的输入端；第一触发器的/Q端悬空；反相器的输入端外接第二调频PWM驱动信号，反相器的输出端连接第二触发器的时钟输入端，第二触发器的Q端悬空，/Q端连接异或门的第二输入端；子组信号生成电路包括第三触发器，第三触发器包括时钟输入端、Q端以及/Q端；PWM驱动生成电路包括第一反相器、第二反相器、第一与门以及第二与门，第一与门、第二与门包括第一输入端以及第二输入端；第一反相器、第二反相器的输入端连接异或门的输出端，第一反相器的输出端连接第一与门的第一输入端，第二反相器的输出端连接第二与门的第一输入端；第三触发器的时钟输入端连接异或门的输出端，第三触发器的Q端连接第一与门的第二输入端，/Q端连接第二与门的第二输入端；第一与门、第二与门的输出端各输出交错互补PWM驱动波形。

具体的，所述第一至第三触发器均为CD4013触发器。在电子技术中，N/2(N为奇数)分频电路有着重要的应用，对一个特定的输入频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。CD4013是双D触发器，在以CD4013为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成N/2分频电路。

如图6所示。以附图6中上半部分第一电路9(横线虚线以上)为例，分频电路5的输入端外接调频PWM驱动信号OUTA、OUTB，最后PWM驱动生成电路的输出端输出两路所需交错互补PWM驱动波形，第一路PWMA、第二路PWMB，下半部分第二电路10(横向虚线以下)的结构与上半部分的结构完全一样，其输入端外接调频PWM驱动信号OUTA、OUTB，输出端输出第三路PWMC、第四路PWMD。

与上述第一电路9并列的第二电路10输出驱动波形第三路PWMC、第四路PWMD。参阅图5，所述第一路PWMA、第二路PWMDB、第三路PWMC、第四路PWMD交错90度相位角、带死区、相互互补。

将生成的第一路PWMA、第二路PWMDB、第三路PWMC、第四路PWMD驱动信号用于图3所示的并联拓扑电路中，从而实现交错并联控制的功能。具体的，参照图3，所示的并联谐振拓扑为两个谐振拓扑，可以为LLC谐振拓扑，每个谐振拓扑至少包括两个功率管，一个谐振电感，一个谐振电容。

通过该技术方案，实现方法简单，而且成本低，解决了磁元件的设计难题，还能大大减小图3中输出滤波电容C500的纹波电流。此外，本技术方案中，减少输出滤波电容数量和容量，进一步提高电源效率和提高功率密度。

在本发明的某一实施例中，所述第一至第三触发器均为CD4013触发器。进一步的，本技术方案中的谐振拓扑包括但不限于串联谐振、并联谐振、LLC谐振。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种交错互补PWM驱动波形生成方法，其特征在于，包括以下步骤：

S100：基于两路调频PWM驱动信号的上升沿和下降沿，对两路调频PWM驱动信号进行二分频，得到两组共四路信号，组与组之间相位差90度，一组内两路信号相位相差一个死区宽度；

S200：基于生成的两组信号，将第一组内两路信号做异或运算，得到第一子信号；第二组内两路信号做异或运算，得到第二子信号；

S300：基于第一子信号和第二子信号，利用第一子信号和第二子信号的上升沿和下降沿，产生第一子组信号以及第二子组信号，两子组信号相位差90度，每子组内二路信号互补；

S400：将第一子信号取反后与第一子组两路信号分别相与，得到第一路、第二路信号，将第二子信号取反后与第二子组两路信号分别相与，得到第三路、第四路信号，第一路、第二路、第三路和第四路信号为交错90度相位角、带死区的四路PWM驱动方波。

2.根据权利要求1所述的交错互补PWM驱动波形生成方法，其特征在于：

步骤S100中，调频PWM驱动信号由谐振控制芯片输出。

3.根据权利要求2所述的交错互补PWM驱动波形生成方法，其特征在于：所述调频PWM驱动信号为谐振控制芯片MC33067输出的两路调频PWM驱动信号。

4.根据权利要求1所述的交错互补PWM驱动波形生成方法，其特征在于：步骤S300通过D触发器、非门和与门实现。

5.根据权利要求1所述的交错互补PWM驱动波形生成方法，其特征在于：步骤S400通过非门、与门实现。

6.一种交错互补PWM驱动波形生成电路，其特征在于，包括：

分频模块，用于对两路调频PWM驱动信号进行二分频，得到两组共四路信号，组与组之间相位差90度，一组内相位相差一个死区宽度；

子信号生成模块，用于将第一组信号做异或运算，得到第一子信号；第二组信号做异或运算，得到第二子信号；

子组信号生成模块，用于接收第一子信号和第二子信号，通过触发器、与门或者或门的逻辑运算得到第一子组信号以及第二子组信号，两子组信号相位差90度，每子组内二路信号互补；

PWM驱动生成模块，用于将第一子信号取反后与第一子组两路信号分别相与，得到第一路、第二路信号，将第二路子信号取反后与第二子组两路信号分别相与，得到第三路、第四路信号，第一路、第二路、第三路和第四路信号为交错90度相位角、带死区的四路PWM驱动方波。

7.根据权利要求6所述的交错互补PWM驱动波形生成电路，其特征在于：分频模块包括两组并列的分频电路，子信号生成模块包括两组并列的子信号生成电路，子组信号生成模块包括两组并列的子组信号生成电路，PWM驱动生成模块包括两组并列的PWM驱动生成电路，分频电路的输出端连接子信号生成电路的输入端，子信号生成电路的输出端连接子组信号生成电路的输入端，子组信号生成电路的输出端连接PWM驱动生成电路的输入端，

所述分频电路包括反相器、第一触发器以及第二触发器；第一触发器以及第二触发器均包括时钟输入端、Q端以及/Q端，

子信号生成电路包括异或门，异或门包括第一输入端、第二输入端以及输出端；

第一触发器的时钟输入端外接第一调频PWM驱动信号，第一触发器的Q端连接异或门的第一输入端，异或门的输出端连接死区生成电路的输入端；第一触发器的/Q端悬空；反相器的输入端外接第二调频PWM驱动信号，反相器的输出端连接第二触发器的时钟输入端，第二触发器的Q端悬空，/Q端连接异或门的第二输入端；

子组信号生成电路包括第三触发器，第三触发器包括时钟输入端、Q端以及/Q端；

PWM驱动生成电路包括第一反相器、第二反相器、第一与门以及第二与门，第一与门、第二与门包括第一输入端以及第二输入端；

第一反相器、第二反相器的输入端连接异或门的输出端，第一反相器的输出端连接第一与门的第一输入端，第二反相器的输出端连接第二与门的第一输入端；第三触发器的时钟输入端连接异或门的输出端，第三触发器的Q端连接第一与门的第二输入端，/Q端连接第二与门的第二输入端；第一与门、第二与门的输出端各输出交错互补PWM驱动波形。

8.根据权利要求6所述的交错互补PWM驱动波形生成电路，其特征在于：

所述第一至第三触发器均为CD4013触发器。

Images