CN102543881A - 提高浮体效应存储单元写入速度的方法 - Google Patents

提高浮体效应存储单元写入速度的方法 Download PDF

Info

Publication number
CN102543881A
CN102543881A CN2011103411172A CN201110341117A CN102543881A CN 102543881 A CN102543881 A CN 102543881A CN 2011103411172 A CN2011103411172 A CN 2011103411172A CN 201110341117 A CN201110341117 A CN 201110341117A CN 102543881 A CN102543881 A CN 102543881A
Authority
CN
China
Prior art keywords
memory cell
floater effect
writing speed
side wall
effect memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103411172A
Other languages
English (en)
Other versions
CN102543881B (zh
Inventor
俞柳江
李全波
周军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110341117.2A priority Critical patent/CN102543881B/zh
Publication of CN102543881A publication Critical patent/CN102543881A/zh
Application granted granted Critical
Publication of CN102543881B publication Critical patent/CN102543881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明的提高浮体效应存储单元写入速度的方法，包括以下步骤：对所述浮体效应存储单元采用侧墙沉积工艺形成侧墙薄膜；采用刻蚀工艺蚀刻侧墙沉积后的所述浮体效应存储单元，所述刻蚀工艺具有密集/隔离效应；采用源漏重掺杂以及退火工艺。本发明的提高浮体效应存储单元写入速度的方法利用现有工艺，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源端的泄漏速度，从而提高了浮体效应存储单元的写入速度。

Description

提高浮体效应存储单元写入速度的方法
技术领域
本发明涉及一种提高存储单元写入速度的方法，尤其涉及一种提高浮体效应存储单元写入速度的方法。
背景技术
嵌入式动态存储技术的发展已经使得大容量动态随机存储器（DRAM）在目前的系统级芯片（SOC）中非常普遍。大容量嵌入式动态存储器（eDRAM）给SoC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器（eDRAM）的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片（SOC）中的应用。
浮体效应存储单元（Floating Body Cell，即FBC）是一种有希望替代eDRAM的动态存储器。FBC是利用浮体效应（Floating Body Effect，即FBE）的动态随机存储器单元，其原理是利用绝缘体上硅（Silicon on Insulator，即SOI）器件中氧埋层（BOX）的隔离作用所带来的浮体效应，将被隔离的浮体（Floating Body）作为存储节点，实现写“1”和写“0”。以NMOS为例，在浮体效应存储单元的栅极（G）和漏极（D）端加正偏压，器件导通，由于横向电场作用，电子在漏极附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流，由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚，定义为第一种存储状态，可定义为写“1”；在写“0”的情况下，在栅极上施加正偏压，在漏极上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压（Vt），可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。
浮体效应存储单元在写“1”时，载流子一边在衬底积聚，一边会从源端慢慢的泄漏。写“1”的速度由衬底电流的大小和积聚的载流子从源端泄漏的速度共同决定的。提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度。此外，减少衬底积聚的载流子从源端泄漏，也可以达到提高浮体效应存储单元写入速度的目的。
发明内容
为了提高浮体效应存储单元写入速度，本发明的提高浮体效应存储单元写入速度的方法，包括以下步骤：
步骤1，以两个所述浮体效应存储单元为一组形成浮体效应存储单元组排列，所述两个浮体效应存储单元共用一个源端，所述浮体效应存储单元组中两个浮体效应存储单元的多晶硅栅间的距离小于两个所述浮体效应存储单元组之间的距离；步骤2，对所述浮体效应存储单元采用侧墙沉积工艺形成侧墙薄膜；
步骤3，采用刻蚀工艺蚀刻侧墙沉积后的所述浮体效应存储单元并形成侧墙，所述刻蚀工艺具有密集/隔离效应；
步骤4，采用源漏重掺杂以及退火工艺。
在本发明的一个较佳实施方式中，所述步骤3中刻蚀工艺采用干法刻蚀。
在本发明的另一个较佳实施方式中，所述步骤3中的刻蚀工艺采用次常压化学气相刻蚀法进行刻蚀。
在本发明的另一个较佳实施方式中，所述步骤3中的刻蚀工艺中的CH2F2气体的含量大于50%。
在本发明的另一个较佳实施方式中，所述步骤2中形成侧墙薄膜的方法为热氧化或者化学汽相淀积。
在本发明的另一个较佳实施方式中，所述步骤3中形成所述浮体效应存储单元源端的侧墙较宽，漏端侧墙较窄。
在本发明的另一个较佳实施方式中，所述步骤4中掺杂工艺采用离子注入法。
在本发明的另一个较佳实施方式中，所述步骤1中两个所述浮体效应存储单元组之间设有沟槽隔离。
本发明的提高浮体效应存储单元写入速度的方法利用现有工艺，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源端的泄漏速度，从而提高了浮体效应存储单元的写入速度。
附图说明
图1是本发明的实施例的浮体效应存储单元的结构示意图；
图2是本发明的实施例的侧墙沉积后的结构示意图；
图3是本发明的实施例的刻蚀后的结构示意图；
图4是本发明的实施例掺杂以及退火工艺后的结构示意图。
具体实施方式
以下将结合附图和实施例对本发明作具体阐释。
本发明的实施例的提高浮体效应存储单元写入速度的方法，包括以下步骤：
步骤1，如图1中所示，以两个浮体效应存储单元1为一组形成浮体效应存储单元组排列。两个浮体效应存储单元共用一个源端2。浮体效应存储单元组中的两个浮体效应存储单元1的多晶硅栅11间的距离小于两个浮体效应存储单元组之间的距离；两个所述浮体效应存储单元组之间设有沟槽隔离。
步骤2，如图2所示，对浮体效应存储单元1采用侧墙沉积工艺形成侧墙薄膜；
步骤3，如图3中所示，采用刻蚀工艺蚀刻侧墙沉积后的浮体效应存储单元1。刻蚀工艺具有密集/隔离效应。以形成浮体效应存储单元源端的侧墙较宽，漏端侧墙较窄。
在刻蚀工艺中，图案化的线条侧墙宽度往往随线条在整个半导体中的分布密度不同而有所差别，导致在线条密度大的区域（Dense area）的线条侧墙宽度宽，在线条密度小的区域（ISO area）的线条侧墙宽度窄。本发明中的浮体效应存储单元组的源端位于距离较近的多晶硅栅之间，即dense区域；而浮体效应存储单元组的漏端，位于距离较远的多晶硅栅之间，相当于ISO的区域。在侧墙薄膜刻蚀过程中，由于刻蚀工艺的ISO/Dense差异化刻蚀效应，并因为dense区域的自由基相对较少，侧向反应速率较低，而在距离较近的多晶硅栅之间(dense)形成了较宽的侧墙，即源端侧墙较宽；而ISO区域自由基浓度较大，侧向反应速率较大，故在距离较远的多晶硅栅之间(ISO)形成较窄的侧墙，即漏端侧墙较窄。器件的截面如图3所示；
步骤4，采用源漏重掺杂以及退火工艺。
本发明的实施例的源漏重掺杂以及退火工艺，由于掺杂离子与器件沟道的距离由侧墙的宽度所决定，因此掺杂后，漏端的掺杂离子与器件沟道的距离被拉近，源端的掺杂离子与器件沟道的距离被拉远，即源端的掺杂离子与衬底之间的距离也被拉远。
因此，如图4中所示，其中11为栅极，2为源端，3为漏端，一方面，由于漏端3的掺杂离子与器件沟道的距离被拉近，从而提高了漏端沟道中的纵向电场，由横向电场加速的载流子碰撞产生的电子空穴对，空穴会在更强的纵向电场作用下被扫入衬底，增大了衬底电流；另一方面，源端2的掺杂离子与器件衬底的距离被拉远，从而降低了积聚载流子从源端的泄漏速度。从而提高了浮体效应存储器单元的写入速度。
本发明利用现有工艺，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源端的泄漏速度，从而提高了浮体效应存储单元的写入速度。
在本发明的实施方式中，步骤3中的刻蚀工艺采用干法刻蚀，可采用次常压化学气相刻蚀法进行刻蚀，其中CH2F2气体的含量大于50%。由于含H气体与SiN较易反应，故该刻蚀工艺中增大含H气体的比例。
此外，在本发明的实施方式中，步骤2中形成侧墙薄膜的方法为热氧化或者化学汽相淀积。步骤4中掺杂工艺也可采用离子注入法。
 以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (8)

1.一种提高浮体效应存储单元写入速度的方法，其特征在于，包括以下步骤：
步骤1，以两个所述浮体效应存储单元为一组形成浮体效应存储单元组排列，所述两个浮体效应存储单元共用一个源端，所述浮体效应存储单元组中两个浮体效应存储单元的多晶硅栅间的距离小于两个所述浮体效应存储单元组之间的距离；步骤2，对所述浮体效应存储单元采用侧墙沉积工艺形成侧墙薄膜；
步骤3，采用刻蚀工艺蚀刻侧墙沉积后的所述浮体效应存储单元并形成侧墙，所述刻蚀工艺具有密集/隔离效应；
步骤4，采用源漏重掺杂以及退火工艺。
2.如权利要求1中所述的提高浮体效应存储单元写入速度的方法，其特征在于，所述步骤3中刻蚀工艺采用干法刻蚀。
3.如权利要求1中所述的提高浮体效应存储单元写入速度的方法，其特征在于，所述步骤3中的刻蚀工艺采用次常压化学气相刻蚀法进行刻蚀。
4.如权利要求3中所述的提高浮体效应存储单元写入速度的方法，其特征在于，所述步骤3中的刻蚀工艺中的CH2F2气体的含量大于50%。
5.如权利要求1如权利要求1中所述的提高浮体效应存储单元写入速度的方法，其特征在于，所述步骤2中形成侧墙薄膜的方法为热氧化或者化学汽相淀积。
6.如权利要求1如权利要求1中所述的提高浮体效应存储单元写入速度的方法，其特征在于，所述步骤3中形成所述浮体效应存储单元源端的侧墙较宽，漏端侧墙较窄。
7.如权利要求1如权利要求1中所述的提高浮体效应存储单元写入速度的方法，其特征在于，所述步骤4中掺杂工艺采用离子注入法。
8.如权利要求1如权利要求1中所述的提高浮体效应存储单元写入速度的方法，其特征在于，所述步骤1中两个所述浮体效应存储单元组之间设有沟槽隔离。
CN201110341117.2A 2011-11-02 2011-11-02 提高浮体效应存储单元写入速度的方法 Active CN102543881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110341117.2A CN102543881B (zh) 2011-11-02 2011-11-02 提高浮体效应存储单元写入速度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110341117.2A CN102543881B (zh) 2011-11-02 2011-11-02 提高浮体效应存储单元写入速度的方法

Publications (2)

Publication Number Publication Date
CN102543881A true CN102543881A (zh) 2012-07-04
CN102543881B CN102543881B (zh) 2014-08-06

Family

ID=46350418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110341117.2A Active CN102543881B (zh) 2011-11-02 2011-11-02 提高浮体效应存储单元写入速度的方法

Country Status (1)

Country Link
CN (1) CN102543881B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241290A (zh) * 2013-06-21 2014-12-24 上海华虹宏力半导体制造有限公司 非挥发性嵌入存储器抗干扰的改善方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074579A1 (en) * 2000-12-20 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US20030205745A1 (en) * 2002-05-03 2003-11-06 Nam Ki Bong DRAM cell having independent and asymmetric source/drain and method of forming the same
KR20040002204A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20060214227A1 (en) * 2005-03-22 2006-09-28 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing semiconductor memory device
CN101647108A (zh) * 2005-10-07 2010-02-10 国际商业机器公司 在场效应晶体管中形成不对称叠加电容的结构和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074579A1 (en) * 2000-12-20 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US20030205745A1 (en) * 2002-05-03 2003-11-06 Nam Ki Bong DRAM cell having independent and asymmetric source/drain and method of forming the same
KR20040002204A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20060214227A1 (en) * 2005-03-22 2006-09-28 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing semiconductor memory device
CN101647108A (zh) * 2005-10-07 2010-02-10 国际商业机器公司 在场效应晶体管中形成不对称叠加电容的结构和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241290A (zh) * 2013-06-21 2014-12-24 上海华虹宏力半导体制造有限公司 非挥发性嵌入存储器抗干扰的改善方法

Also Published As

Publication number Publication date
CN102543881B (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
CN101771051B (zh) 一种浮体动态随机存储器的单元结构及其制作工艺
WO2012062125A1 (zh) 半导体存储单元、器件及其制备方法
CN102446770A (zh) 一种提高浮体动态随机存储单元写入速度的方法及结构
CN102543828B (zh) 一种soi硅片的制备方法
CN101771052B (zh) 一种浮体动态随机存储器的单元结构及其制作工艺
CN102543881B (zh) 提高浮体效应存储单元写入速度的方法
CN102446750A (zh) 提高附体动态随机存储单元写入速度的侧墙刻蚀方法
Lin et al. Performances of a capacitorless 1T-DRAM using polycrystalline silicon thin-film transistors with trenched body
CN102637730B (zh) 基于埋层n型阱的异质结1t-dram结构及其形成方法
US20120142152A1 (en) Methods Of Forming Memory Cells
CN102446927B (zh) 提高写入速度的浮体动态随机存储器单元及其制作方法
CN102446958B (zh) 绝缘体上碳硅-锗硅异质结1t-dram结构及形成方法
CN102543882B (zh) 形成绝缘体上碳硅-锗硅异质结1t--dram结构的方法及形成结构
CN102856357B (zh) 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102437125A (zh) 提高浮体效应存储单元写入速度的方法及存储单元
CN102969278A (zh) 提高数据保持能力的浮体动态随机存储器单元制造方法
CN102437124B (zh) 提高浮体效应存储单元写入速度的方法及半导体器件
CN102394228B (zh) 提高浮体效应存储单元写入速度的方法及半导体器件
CN102437123B (zh) 一种提高浮体动态随机存储器单元写入速度的注入方法及结构
CN102437036B (zh) 一种提高浮体动态随机存储器单元性能的栅刻蚀方法
CN102446959B (zh) 基于埋层n型阱的异质结1t-dram的制备方法
CN102446719B (zh) 提高浮体动态随机存储单元写入速度的方法
CN102412253A (zh) 浮体效应存储器件用soi硅片及制造方法、存储器件
CN102610501A (zh) 提高浮体效应存储单元写入速度的侧墙刻蚀方法
CN102446928B (zh) 提高写入速度的浮体动态随机存储器单元及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant