CN102543850A - 处理低k介电膜的方法 - Google Patents

处理低k介电膜的方法 Download PDF

Info

Publication number
CN102543850A
CN102543850A CN2011103751278A CN201110375127A CN102543850A CN 102543850 A CN102543850 A CN 102543850A CN 2011103751278 A CN2011103751278 A CN 2011103751278A CN 201110375127 A CN201110375127 A CN 201110375127A CN 102543850 A CN102543850 A CN 102543850A
Authority
CN
China
Prior art keywords
carbon
low
dielectric layer
organic
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103751278A
Other languages
English (en)
Inventor
安娜马莱·雷克什马南
崔振江
梅休尔·内克
西伊-恩·潘
珍妮弗·山
保尔·F·马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102543850A publication Critical patent/CN102543850A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种方法，用于在消耗低k膜中碳的工艺之后将碳重新加入到该膜中。此外，还描述了一种用于补偿被消耗碳并用氮化钽覆盖的方法。

Description

处理低K介电膜的方法
技术领域
本发明的实施例大体涉及在半导体晶片上制造集成电路期间形成介电层。更具体地，本发明涉及在灰化之后补充自低K介电膜损失的碳的方法。
背景技术
自从几十年前首先引入半导体器件以来，这种半导体器件的几何结构尺寸显著减小。当今的加工厂常规地制造具有0.25μm以及甚至0.18μm特征尺寸的器件，而不久的将来，加工厂将制造具有更小几何结构的器件。为了进一步在降低集成电路上的器件尺寸，通常使用具有低电阻率的导电材料和具有低介电常数的绝缘体。对于金属前介质(PMD)层和金属间介质(IMD)层，尤其需要低介电常数膜以降低互连金属化的RC时间延迟，从而防止不同金属化层之间的串扰并降低器件功耗。
使用常规技术沉积的未掺杂氧化硅膜具有低至约4.0或者4.2的介电常数(k)。获得低介电常数的一种方法是在氧化硅膜中加入碳。常用作层间介质的低k膜通常是具有不同的孔隙度的掺碳氧化物。碳掺杂使得介电常数更低并赋予氧化物低k。在生产线整合后端期间，蚀刻低k膜用于随后的沟槽和通孔。在蚀刻之后，通过例如O2或者CO2等离子体的灰化工艺去除光致抗蚀剂。在灰化工艺期间，碳自低k膜被消耗。因此，需要在灰化之后在低k膜中补充碳的方法。
发明内容
本发明的一个或多个实施例涉及形成半导体器件的方法。将半导体器件基板定位在处理室中，所述半导体器件基板包括含碳低k介电层，所述含碳低k介电层已经被暴露到消耗低k介电层中一部分碳的工艺中。使有机碳源或者含碳有机金属复合物中的一或多种在低k介电层上方流动以补充该层中消耗的至少一部分碳。有机碳源包括分子式为R1-CH3或R1(R2)N(R3)CH3的化合物，其中R1和R2各独立地为氢、碳在1至6范围内的取代或未取代的脂肪基、或者具有2至8个原子环的芳基，以及R3是具有0至6个碳且可以为被取代或未被取代的脂肪基。一些实施例的低k介电膜具有低于约3的介电常数。
在特定实施例中，有机碳源是三甲胺、二甲胺、甲胺及它们的组合。在具体实施例中，有机碳源流动约10秒至约120秒范围内的时间。一些实施例的基板保持约25℃至约500℃范围内的温度。可在压力范围约1乇(torr)至约20乇的处理室中处理基板。各实施例的有机碳源以约200sccm至约2000sccm范围内的流速流动。
一些实施例还包括在介电膜上方流动有机金属复合物以提供覆盖层。在具体实施例中，有机金属复合物包括钽。在特定实施例中，有机金属复合物是五(二甲氨基)钽。在一些实施例中，五(二甲氨基)钽在介电膜上方形成TaN层。特定实施例的TaN层具有范围在约
Figure BSA00000619251700021
至约
Figure BSA00000619251700022
的厚度。在一些实施例中，五(二甲氨基)钽与惰性载气一起流动。在具体实施例中，五(二甲氨基)钽与惰性载气一起以约500sccm至约3000sccm范围内的流速流动。
具体实施例的掺碳低k膜是多孔的。特定实施例的掺碳低介电膜具有约
Figure BSA00000619251700023
至约
Figure BSA00000619251700024
范围内的平均孔径。
在特定实施例中，在低k介质上方流动有机碳源和含碳有机金属复合物两者。有机碳源和含碳有机金属可以同时流动或者按照其中任一先流动的顺序流动。在某些实施例中，在低k介电层上方流动含碳有机金属物是形成TaN的原子层沉积工艺的一部分。
在一个或多个实施例中，蚀刻期间在膜上产生的氢氧化物物质通过有机碳源被氢取代。
本发明的其他实施例涉及形成半导体器件的方法。将半导体器件基板定位在处理室中，所述半导体器件基板包括一含碳低k介电层，所述含碳低k介电层已经暴露到消耗低k介电层中一部分碳的工艺中。在被消耗的含碳低介电层上方流动有机碳源以补充至少一部分被消耗的碳而获得补充膜。有机碳源包括分子式为R1-CH3或R1(R2)N(R3)CH3的化合物，其中R1和R2各独立地为氢、碳在1至6范围内的取代或未取代的脂肪基、或者具有2至8个原子环的芳基，以及R3是具有0至6个碳且可以为被取代或未被取代的脂肪基。在特定实施例中，有机碳源是二甲胺。具体实施例还包括在补充膜上方流动五(二甲氨基)钽。在特定实施例中，低k介电层中形成有沟槽，该沟槽具有侧壁和底部，并且消耗低k介电层中碳的工艺包括蚀刻低k介电层或者灰化形成在低k介电层上的光致抗蚀剂中的一或多种。
本发明的进一步实施例涉及形成半导体器件的方法，所述方法包括将半导体器件基板定位在处理室中。器件基板包括已经被暴露到消耗低k介电层中一部分碳的工艺中的含碳低k介电层。含碳有机金属复合物在被消耗的含碳低介电膜上方流动以补充至少一部分被消耗碳而获得补充膜。在一些实施例中，也在低k介电膜上方流动有机碳源。有机碳源包括分子式为R1-CH3或R1(R2)N(R3)CH3的化合物，其中R1和R2各独立地为氢、碳在1至6范围内的取代或未取代的脂肪基、或者具有2至8个原子环的芳基，以及R3是具有0至6个碳且可以为被取代或未被取代的脂肪基。
附图说明
以获得以及能够更详细地理解本发明的上述特征的方式，通过参照实施例，对以上简要概述的本发明进行更具体的描述，附图中图示了一些实施例。但是应指出的是，附图仅图示本发明的典型实施例且因此不认为其限制本发明的范围，本发明可允许其他等效实施例。
图1示出了根据本发明一个或多个实施例的处理室的示意图；
图2和3示出了根据本发明一个或多个实施例的气体分配板中通道的放大示意图；
图4示出了说明根据本发明一个或多个实施例的各膜甲基含量的FTIR光谱；
图5示出了对于根据本发明一个或多个实施例制造的样品，作为ALD周期函数的介电常数和TaN厚度变化的图表；和
图6示出了对于根据本发明一个或多个实施例制造的样品，作为ALD周期函数的介电常数和TaN厚度发生变化的图表。
具体实施方式
本发明的实施例涉及在低k膜中重新加入损耗碳的方法。虽然不限于任何特定技术，但是本发明的实施例通常用在化学气相沉积室中，且更特别地，用在原子层沉积室中。
在一个或多个实施例中，含甲基(-CH3)的流体/气体在被灰化的低k膜上方流动以在低k膜中重新加入甲基。碳源可以是任意合适源，包括，例如含有甲基、乙基和丙基的有机物和含碳有机金属复合物。碳源流动时间长度可以改变，例如碳源流动时间长度可在约10秒和约120秒的范围内。基板温度可以改变，例如基板温度可在约25℃至约500℃范围内。处理室中的压力可以改变，例如处理室中的压力可在约1乇至约20乇的范围内。在特定实施例中，碳源是二甲胺。
在一些实施例中，低k膜表面例如覆盖有约的TaN，该TaN可通过ALD工艺沉积。该覆盖层可提供在低k膜中以-CH3形式重新存储碳和在低k表面局部密封孔隙的附加益处。TaN沉积可涉及例如在五(二甲氨基)钽(PDMAT)和氨之间的反应。PDMAT具有可以加入到被损坏的低k膜中的10个甲基。
在蚀刻和灰化之后，低k表面以氢氧(-OH)基封端。在生产线整合后端(BEOL)中不希望这些极性物质。在极性低k表面上方流动有机或者金属有机前体可用-H键取代-OH键，封端悬空键，得到稳定结构，使得表面有助于进一步处理。
图1示出了用于执行膜沉积的处理室100(例如ALD室)的一个或多个实施例的示意性截面图。处理室100包括室主体102和气体分配系统130。室主体102容纳基板支架112，基板支架112支撑在室100中的基板110。基板支架112包括内嵌的加热元件122。温度传感器126(例如热偶)嵌入到基板支架112中以监控基板支架112的温度。替代地，可使用幅射热(未示出)，例如使用石英灯等加热基板110。而且，室主体102包括在侧壁104中的开口108以及排气口117，开口108提供例如用于机械臂传递及取回基板110的通道。
气体分配系统130通常包括安装板133、喷头170和挡板160，并且气体分配系统130提供至少两个分立通路用于气态化合物进入到喷头170和基板支架112之间的反应区域128。在所述实施例中，气体分配系统130也用作处理室100的盖。然而，在其他实施例中，气体分配系统130可以是室100的盖组件的一部分。安装板133包括通道137和通道143以及被形成用于控制气态化合物温度的多个通道146(例如通过向通道中提供冷却或者加热流体来控制气态化合物温度)。这种控制用于防止化合物分解或者缩合(condensation)。每个通道137、143都提供分立通道用于气体分配系统130内的气态化合物。
图2是喷头170的一个实施例的示意性局部截面图。喷头170包括耦合到基座180的板172。板172具有多个开口174，同时基座180包括多个柱体182和多个凹槽184。柱体182和凹槽184分别包括开口183和185。板172和基座180相耦合以使基座中的开口183与板中的开口174对准，从而形成用于第一气态化合物经由喷头170的通路。凹槽184彼此流体连通，且一起促进用于第二气态化合物经由开口185进入到反应区域128中的分立通路。在如3中所示的替代实施例中，喷头171包括板150和基座156，板150具有凹槽152和柱体154，基座156具有多个开口158和159。在任一实施例中，板和基座的接触表面被铜焊到一起以防止喷头内部的气态化合物混合。
再次参考图1，每个通道137和143都耦合到各自的反应气态化合物源。而且，通道137引导第一气态化合物到容积131中，同时通道143耦合充气室(plenum)175，该充气室175提供用于第二气态化合物至凹槽184的通路(如2中所示)。阻挡板160包括促进容积131、充气室129之间流体连通的多个开口162，以及阻挡板160包括将第一气态化合物分散到反应区域128中的多个开口174。这样，气体分配系统130提供分立路径用于被传送到通道137和143的气态化合物。
在一些实施例中，阻挡板160和喷头170通过由例如石英、陶瓷等形成的绝缘体(未示出)将安装板133和室主体102彼此电隔离。绝缘体通常设置在它们的环形周界区域中的接触表面之间以促进这些部件的电偏置，这样，能进行等离子体增强循环沉积技术，如等离子体增强ALD(PEALD)处理。
在一个示范性实施例中，当喷头170和室主体102耦合到接地端子时，电源可例如经由匹配网络(两者都未示出)耦合到阻挡板160。电源可以是激励充气室129中气态化合物以形成等离子体的射频(RF)或者直流(DC)电源中的一种或多种。替代地，当基板支架112和室主体102耦合到接地端子时，电源可耦合到喷头170。在该实施例中，气态化合物可被激励以在反应区域128中形成等离子体。这样，可选择性地在阻挡板160和喷头170之间或者在喷头170和基板支架112之间形成等离子体。
本发明的一个或多个实施例涉及形成半导体器件的方法。将半导体器件基板定位在处理室中，所述半导体器件基板包括一含碳低k介电层，所述含碳低k介电层已经被暴露到消耗低k介电层中一部分碳的工艺中。在低k介电层上方流动有机碳源和含碳有机金属复合物中的一种或多种以补充该层中消耗的至少一部分碳。低k介电层通常具有小于约3的介电常数。
在更具体实施例中，在补充碳含量之后，低k介电层具有低于或者等于约3.5、3.4，3.3、3.2、3.1、3.0、2.9、2.8、2.7、2.6、2.5、2.4、2.3、2.2、2.1、2.0、1.9、1.8、1.7、1.6或1.5的介电常数。在某些实施例中，低k介电层的介电常数在补充碳之后比之前低。
有机碳源可以是能提供甲基的任意合适的化合物。在一些实施例中，有机碳源包括分子式为R1-CH3或R1(R2)N(R3)CH3的化合物，其中R1和R2各独立地为氢、碳在1至6范围内的取代或未取代的脂肪基、或者具有2至8个原子环的芳基。R3是具有0至6个碳且可以是被取代或未被取代的脂肪基。在特定实施例中，碳源是胺。具体实施例的胺是三甲胺(TMA)、二甲胺(DMA)和甲胺中的一种或多种。
在各实施例中，碳源可以是具有通式M-(N-R1R2)x的有机金属复合物(也称作金属有机物)，其中，M是金属，N是氮，x在0和4的范围内，且R1和R2各独立地为氢、具有0至6个碳的取代或未取代的脂肪基、具有0至10原子环的取代或未取代的芳基。金属可以是任意合适的金属且可以加入或者不加入到半导体器件中。换句话说，金属有机复合物可仅将甲基提供给低k膜或者可将金属种类提供给半导体器件(例如覆盖)。在各实施例中，金属可以是过渡金属。在特定实施例中，金属可以是钽、钛、铪、锆、镁、钴和钼中的一种或多种。在具体实施例中，该金属是钽。
所述处理可有效地补充低k介电层中损耗的碳。在一些实施例中，补充高于约20％的被消耗碳。在各实施例中，可补充大于或等于约25％、30％、35％、40％、45％、50％、55％、60％、65％、70％、75％、80％、85％、90％、95％或100％的被消耗碳。在一些实施例中，在用碳源处理表面之后，与发生消耗之前相比，在低k介质中有更多的碳。
一些实施例的低k介电层中形成有至少一个沟槽。沟槽具有侧壁和底部，并且消耗低k介电层中碳的工艺包括蚀刻低k介电层或者灰化形成在低k介电层上的光致抗蚀剂中的一种或多种。
在具体实施例中，低k介电层形成在铜基板或者铜层上。沟槽底部暴露出铜并且沟槽侧壁是低k介质。所述工艺能分别或者同时对于铜上方的TaN层实施并修复对低k介电侧壁的损伤。
处理条件会影响到碳源的有效性且对于个别碳源可进行优化。在具体实施例中，将基板保持在约25℃至约500℃范围内的受控温度下。如本说明书以及所附权利要求书中所使用的，术语“受控温度”指对温度进行某种机械或者物理控制(例如幅射热源)。受控温度被保持在目标温度的约50℃范围内，或者目标温度的约40℃范围内，或者目标温度的约30℃范围内，或者目标温度的约20℃范围内，或者目标温度的约10℃范围内。各实施例中，将基板保持在约100℃至约400℃范围内的受控温度下，或者约200℃至约350℃的范围内。在特定实施例中，在约275℃的受控温度下处理基板。在各实施例中，基板温度高于约25℃、50℃、75℃、100℃、125℃、150℃、175℃、200℃、225℃、250℃、275℃、300℃、325℃、350℃、375℃、400℃、425℃、450℃、475℃或500℃。
可以根据需要改变工艺的压力范围。在一些实施例中，在压力为约0.5乇至约50乇范围内的室内处理基板。在各实施例中，在压力为约1乇至约20乇范围内、或者在约0.5乇至约10乇的范围内、或者在约2乇至约4乇范围内的室内处理基板。在特定实施例中，在压力大于或者等于约0.5乇、1乇、1.5乇、2乇、3乇、4乇、5乇、6乇、7乇、8乇、9乇和10乇的室中处理基板。
根据所使用的特定化合物、蒸汽压、流速、温度等以可变的时间长度和流速来流动碳源。在一些实施例中，流动有机碳源约2秒至约300秒范围内、或者约3秒至约240秒范围内、或者约7秒至约180秒范围内、或者10秒至约120秒范围内的时间。在各实施例中，流动有机碳源大于或等于约1秒、2秒、3秒、4秒、5秒、6秒、7秒、8秒、9秒、10秒、15秒、20秒、25秒、30秒、35秒、40秒、45秒、50秒、55秒、60秒、90秒、120秒、150秒、180秒、210秒、240秒、300秒、330秒或360秒的时间。在一些实施例中的有机碳源以约50sccm至约4000sccm范围内、或者约100sccm至约3000sccm范围内、或者约200sccm至约2000sccm或者在约300sccm至约1500sccm范围内的流速流动。
一些实施例还包括在介电膜上方流动有机金属复合物以提供覆盖层。该有机金属复合物可以是与用于补充碳的复合物不同或者相同的复合物。可分别或同时完成该工艺。在特定实施例中，有机金属复合物包括钽。在更具体实施例中，有机金属复合物是五(二甲胺)钽(PDMAT)。当需要时，有机金属复合物能与惰性载气一起流动。这常见于有机金属复合物是液体或者固体的情况。在特定实施例中，PDMAT与惰性载气一起流动，流速在约500sccm至约3000sccm范围内。
在一些实施例中，在之前没有流动单独的胺的情况下，在被损伤的低k膜上方流动PDMAT或者其他有机金属复合物。PDMAT或者其他有机金属复合物能用于补充低k膜中的碳，能用于在低k膜上方形成覆盖层，或可同时用于两者。在特定实施例中，在使PDMA流动过该膜上方以补充碳之后，在被补充低k膜上方形成氮化钽(TaN)层。
TaN层的厚度可根据最终半导体的所需特性变化。在具体实施例中，TaN层具有约
Figure BSA00000619251700081
至约
Figure BSA00000619251700082
范围内的厚度。在特定实施例中，TaN层具有约的厚度。在各实施例中，TaN层厚度大于或者等于约
Figure BSA00000619251700084
Figure BSA00000619251700085
或
Figure BSA00000619251700086
在特定实施例中，介电膜是多孔的。孔可以具有约
Figure BSA00000619251700087
至约
Figure BSA00000619251700088
范围内的平均孔径。在具体实施例中，孔具有约
Figure BSA00000619251700089
至约
Figure BSA000006192517000810
范围内的平均尺寸。在具体实施例中，平均孔径在约至约
Figure BSA000006192517000812
的范围内。在各实施例中，低k膜具有平均尺寸大于或等于约
Figure BSA000006192517000813
Figure BSA000006192517000814
或
Figure BSA000006192517000815
的孔。
在一些实施例中，除了消耗碳源之外，或者替代消耗低k介质中的碳，处理条件会导致在膜上形成氢氧化物物质。在具体实施例中，碳源可有效地用氢取代氢氧化物，从低k膜去除悬空键。
本发明的其他实施例涉及将基板定位在处理室中形成半导体器件的方法。基板包括已经暴露到消耗低k介电膜中一部分碳的工艺中的碳低k介电层。二甲胺流过含碳低k膜上方以补充至少一部分被消耗碳，获得被补充的膜。在特定实施例中，五(二甲胺)钽流过被补充的膜上方以在低k介电膜上方形成TaN覆盖层。
图4示出了在相似条件下沉积且以200W偏置功率、5微乇压力、200sccm的CO2流速以及60℃温度下灰化15秒的各低k介电膜的三个FTIR光谱。顶部光谱是对照，其中在灰化之后不补充碳。中间光谱是在灰化之后用二甲胺补充。底部光谱用二甲胺补充且用
Figure BSA00000619251700091
的TaN覆盖。可看出，与对照相比，被补充的膜的甲基峰值(～2618cm-1)较大。
实例
比较样品1
将具有约
Figure BSA00000619251700092
厚度的掺碳氧化硅沉积到硅基板上。测定该膜的介电常数。通过随后将该膜暴露到五(二甲胺)钽(PDMAT)和氨多达40个周期，将TaN沉积到掺碳氧化硅上。再次测定低k介质的介电常数。
样品2
将具有约
Figure BSA00000619251700093
厚度的掺碳氧化硅沉积到硅基板上。测定该低k介质的介电常数。通过将膜暴露到富氧等离子体(消耗碳的处理)，将该膜灰化。测定该低k介质的介电常数。通过随后暴露到五(二甲胺)钽(PDMAT)和氨多达40个周期，将TaN沉积到低k介质上。再次测定低k介质的介电常数。
比较样品3
使用致孔剂将具有约
Figure BSA00000619251700094
厚度的掺碳氧化硅沉积到硅基板上。通过将该膜暴露到电子束或者UV处理去除该致孔剂。最终膜具有平均孔径约为1nm的孔。测定所获多孔膜的介电常数。通过随后暴露到五(二甲胺)钽将(PEMAT)和氨多达40个周期，将TaN沉积到多孔的低k介质上。再次确定低k介质的介电常数。
样品4
使用致孔剂将具有约
Figure BSA00000619251700095
厚度的掺碳氧化硅沉积到硅基板上。通过将该膜暴露到电子束或者UV处理去除该致孔剂。最终膜具有平均孔径约为1nm的孔。确定所获多孔膜的介电常数。通过暴露到富氧等离子体(消耗碳的工艺)灰化该膜。确定该低k介质的介电常数。通过随后暴露到五(二甲胺)钽(PEMAT)和氨多达40个周期，将TaN沉积到灰化的多孔低k介质上。再次测定低k介质的介电常数。
表1中示出了介电测试的结果。
表1
Figure BSA00000619251700101
图5示出了对于比较样品1和样品2，作为ALD TaN周期数函数的介电常数与TaN厚度的变化图表。可以看出，与未灰化样品(比较样品1)相比，灰化样品(样品2)的ALD TaN膜厚度以较快速度生长。也可以看出，介电常数变化随着TaN周期数增加(与TaN厚度相关)。
图6示出了对于比较样品3和样品，作为ALD TaN周期数函数的介电常数和TaN厚度的变化图表。可以看出，与未灰化样品(比较样品3)相比，灰化样品(样品4)的ALD TaN膜以较快速度生长。也可以看出，介电常数变化随着TaN周期数增加(与TaN厚度相关)。
尽管本文中已经参考特定实施例描述了本发明，但是应当理解这些实施例仅说明本发明的原理和应用。对于本领域技术人员很明显，在不脱离本发明的精神和范围的情况下可对本发明的方法和装置作出各种修改和变化。由此，本发明意在包括落入到所附权利要求及其等价物范围内的修改和变化。

Claims (20)

1.一种形成半导体器件的方法，包括：
将半导体器件基板定位在处理室中，该半导体器件基板包括已经被暴露到去除低k介电层中一部分碳的工艺中的含碳低k介电层；以及
使有机碳源或者含碳有机金属复合物中的一种或多种在低k介电层上方流动以补充从所述层中消耗的至少一部分碳，该有机碳源包括分子式为R1-CH3或R1(R2)N(R3)CH3的化合物，其中R1和R2各独立地为氢、碳在1至6范围内的取代或未取代的脂肪基、或者具有2至8原子环的芳基，和R3是具有0至6个碳且被取代或未被取代的脂肪基。
2.如权利要求1所述的方法，其中有机碳源是二甲胺。
3.如权利要求1所述的方法，其中有机金属复合物具有通式M-(N-R1R2)x，其中M是金属，N是氮，x在0和4的范围内，以及R1和R2各独立地为氢、具有0至6个碳的取代或未取代的脂肪基、具有0至10原子环的取代或未取代的芳基。
4.如权利要求1所述的方法，其中有机碳源和含碳有机金属复合物在低k介电层上方流动。
5.如权利要求1所述的方法，其中在低k介电层上方流动含碳有机金属复合物是形成TaN的原子层沉积工艺的一部分。
6.如权利要求1所述的方法，其中有机金属复合物包括钽。
7.如权利要求1所述的方法，其中有机金属复合物包括五(二甲胺)钽。
8.如权利要求7所述的方法，其中五(二甲胺)钽在低k介电膜上方形成TaN层。
9.如权利要求8所述的方法，其中TaN层具有约
Figure FSA00000619251600011
至约
Figure FSA00000619251600012
范围内的厚度。
10.如权利要求7所述的方法，其中五(二甲胺)钽与惰性载气一起流动。
11.如权利要求10所述的方法，其中五(二甲胺)钽与惰性载气一起以约500sccm至约3000sccm范围内的流速流动。
12.如权利要求1所述的方法，其中掺碳低k介电膜是多孔的。
13.如权利要求12所述的方法，其中掺碳低k介电膜具有在约
Figure FSA00000619251600013
至约
Figure FSA00000619251600021
范围内的平均孔径。
14.如权利要求1所述的方法，其中通过有机碳源用氢取代在蚀刻期间在低k介电膜上产生的氢氧化物物质。
15.一种形成半导体器件的方法，包括：
将半导体器件基板定位在处理室中，所述半导体器件基板具有已经暴露到消耗低k介电层中一部分碳的工艺中的含碳低k介电层；和
在被消耗的含碳低k介电膜上方流动有机碳源，以补充至少一部分被消耗的碳，获得被补充的膜，该有机碳源包括分子式为R1-CH3或R1(R2)N(R3)CH3的化合物，其中R1和R2各独立地为氢、碳在1至6范围内的取代或未取代的脂肪基、或者具有2至8原子环的芳基，以及R3是具有0至6个碳且被取代或未被取代的脂肪基。
16.如权利要求15所述的方法，其中有机碳源包括二甲胺。
17.如权利要求15所述的方法，还包括在被补充的膜上方流动五(二甲胺)钽。
18.如权利要求15所述的方法，其中低k介电层中形成有沟槽，该沟槽具有侧壁和底部，且消耗低k介电层中碳的工艺包括蚀刻低k介电层或者灰化在低k介电层上形成的光致抗蚀剂中的一或多种。
19.一种形成半导体器件的方法，包括：
将半导体器件基板定位在处理室中，所述半导体器件基板具有已经暴露到消耗低k介电层中一部分碳的工艺中的含碳低k介电层；和
在被消耗的含碳低k介电膜上方流动含碳有机金属复合物，以补充被消耗碳的至少一部分，获得被补充的膜。
20.如权利要求19所述的方法，还包括在低k介电膜上方流动有机碳源，该有机碳源包括分子式为R1-CH3或R1(R2)N(R3)CH3的化合物，其中R1和R2各独立地为氢、碳在1至6范围内的取代或未取代的脂肪基、或者具有2至8原子环的芳基，以及R3是具有0至6个碳且被取代或未被取代的脂肪基。
CN2011103751278A 2010-11-17 2011-11-17 处理低k介电膜的方法 Pending CN102543850A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US41472010P 2010-11-17 2010-11-17
US61/414,720 2010-11-17
US13/296,401 US20120122320A1 (en) 2010-11-17 2011-11-15 Method Of Processing Low K Dielectric Films
US13/296,401 2011-11-15

Publications (1)

Publication Number Publication Date
CN102543850A true CN102543850A (zh) 2012-07-04

Family

ID=46048167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103751278A Pending CN102543850A (zh) 2010-11-17 2011-11-17 处理低k介电膜的方法

Country Status (4)

Country Link
US (1) US20120122320A1 (zh)
KR (1) KR20120053975A (zh)
CN (1) CN102543850A (zh)
TW (1) TW201232660A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675138A (zh) * 2020-05-13 2021-11-19 爱思开海力士有限公司 制造半导体器件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106846A1 (en) * 2001-02-02 2002-08-08 Applied Materials, Inc. Formation of a tantalum-nitride layer
CN100550318C (zh) * 2006-11-21 2009-10-14 应用材料股份有限公司 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
CN101663740A (zh) * 2007-02-20 2010-03-03 朗姆研究公司 低k介电膜修复方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350670B1 (en) * 1999-12-17 2002-02-26 Intel Corporation Method for making a semiconductor device having a carbon doped oxide insulating layer
US7855147B1 (en) * 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US20100136313A1 (en) * 2008-12-01 2010-06-03 Asm Japan K.K. Process for forming high resistivity thin metallic film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106846A1 (en) * 2001-02-02 2002-08-08 Applied Materials, Inc. Formation of a tantalum-nitride layer
CN100550318C (zh) * 2006-11-21 2009-10-14 应用材料股份有限公司 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
CN101663740A (zh) * 2007-02-20 2010-03-03 朗姆研究公司 低k介电膜修复方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675138A (zh) * 2020-05-13 2021-11-19 爱思开海力士有限公司 制造半导体器件的方法

Also Published As

Publication number Publication date
US20120122320A1 (en) 2012-05-17
TW201232660A (en) 2012-08-01
KR20120053975A (ko) 2012-05-29

Similar Documents

Publication Publication Date Title
US11894227B2 (en) Conformal deposition of silicon carbide films
JP6929279B2 (ja) ＳｉＯおよびＳｉＮを含む流動性膜を堆積させる方法
KR101216202B1 (ko) 질화규소의 열화학기상증착
JP5248797B2 (ja) 薄膜堆積システム内における基板の周辺端部での一酸化炭素中毒を抑制する方法及び装置
TWI534290B (zh) 透過自由基化成份化學氣相沉積形成的共形層
TWI535882B (zh) 使用非碳可流動ｃｖｄ製程形成氧化矽的方法
CN101419915B (zh) 得到具有优良抗蚀刻性的低k电介质阻挡层的方法
US9685325B2 (en) Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD
JP2015530742A (ja) 半導体処理のための流動可能な炭素
KR20070000436A (ko) 금속 층을 형성하는 방법 및 장치
US20200157680A1 (en) Peald processes using ruthenium precursor
US20220267895A1 (en) Chemical vapor deposition processes using ruthenium precursor and reducing gas
KR20020011126A (ko) 집적회로 제조용 박막 형성방법, 및 이를 이용한 디바이스제조방법 및 컴퓨터 저장매체
KR101134713B1 (ko) 순차 흐름 성막법을 이용한 금속층 성막 방법
US20240222115A1 (en) Method and system for depositing boron carbon nitride
US9802828B2 (en) Precursors suitable for high temperature atomic layer deposition of silicon-containing films
US10128150B2 (en) Process of filling the high aspect ratio trenches by co-flowing ligands during thermal CVD
CN102543850A (zh) 处理低k介电膜的方法
KR20070061897A (ko) 성막 장치 및 성막 방법
KR20030007724A (ko) 집적 회로 구조
US20240332005A1 (en) Methods for depositing dielectric films with increased stability
KR20090069451A (ko) 반도체 소자 제조시 질화티타늄막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704