CN102543724B - 低温制造齐纳二极管工艺 - Google Patents
低温制造齐纳二极管工艺 Download PDFInfo
- Publication number
- CN102543724B CN102543724B CN201210034595.3A CN201210034595A CN102543724B CN 102543724 B CN102543724 B CN 102543724B CN 201210034595 A CN201210034595 A CN 201210034595A CN 102543724 B CN102543724 B CN 102543724B
- Authority
- CN
- China
- Prior art keywords
- silicon
- zener diode
- low temperature
- groove
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种低温制造齐纳二极管工艺，包括以下步骤：在N型重掺杂N+硅晶片的上面生长或沉积一层氧化硅；通过半导体光刻和刻蚀工艺在上述氧化硅上打开缺口,并刻蚀出和N+区的厚度一样的硅槽,清洗该硅槽上的光刻胶；在上述氧化硅层上面镀一层铝薄膜，并在该铝薄膜上生长一层非晶硅薄膜，其中在上述硅槽中形成铝薄膜和非晶硅薄膜的复合层；在低温条件下退火条件下,使上述硅槽中的非晶硅薄膜中的Si原子扩散到上述铝薄膜,在上述硅槽中的硅片表面上形成铝掺杂的P+单晶；清洗去除氧化硅层,残余的铝薄膜和非晶硅膜。通过在低于400℃的低温下完成集成，从而使齐纳二极管的制造工艺更加的灵活。
Description
技术领域
本发明涉及二极管制造领域，具体地，涉及一种低温制造齐纳二极管工艺。
背景技术
目前，齐纳二极管作为钳位电压器件被广泛应用于电子元器件. 其基本结构是一对P型重掺杂区和N型重掺杂区形成. 在瞬态电压过高达到齐纳二极管在击穿电压时候, 加载在齐纳二极管上的电压保持不变, 能量通过齐纳二极管释放, 从而保护栅极电压稳定. 现有的工艺是通过离子注入和高温退火(>850C)来实现的. 这样就会限制齐纳二极管工艺在集成的时候只能在金属层形成之前来完成。
发明内容
本发明的目的在于，针对上述问题，提出一种低温制造齐纳二极管工艺，以提供一种更灵活的制造齐纳二极管的工艺。
为实现上述目的，本发明采用的技术方案是：
一种低温制造齐纳二极管工艺，包括以下步骤：
在N型重掺杂N+硅晶片的上面生长或沉积一层氧化硅；
通过半导体光刻和刻蚀工艺在上述氧化硅上打开缺口, 并刻蚀出和N+区的厚度一样的硅槽,清洗该硅槽上的光刻胶；
在上述氧化硅层上面镀一层铝薄膜，并在该铝薄膜上生长一层非晶硅薄膜，其中在上述硅槽中形成铝薄膜和非晶硅薄膜的复合层；
在低温条件下退火条件下, 使上述硅槽中的非晶硅薄膜中的Si原子扩散到上述铝薄膜, 在上述硅槽中的硅片表面上形成铝掺杂的P+单晶；
清洗去除氧化硅层,残余的铝薄膜和非晶硅膜。
根据本发明的优选实施例，所述氧化硅的厚度在10-1000纳米之间，其生长工艺采用高温氧化、或低压化学气相沉积、或等离子体增强气相沉积。
根据本发明的优选实施例，上述非晶硅薄膜的厚度在10-1000纳米之间, 铝薄膜厚度在10-1000纳米之间。
根据本发明的优选实施例，上述低温条件为200 – 500℃。
本发明的技术方案通过在低于400℃的低温下完成集成，从而使齐纳二极管的制造工艺更加的灵活。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例所述的低温制造齐纳二极管工艺的流程图；
图2为本发明实施例所述的低温制造齐纳二极管工艺中沉积氧化硅后的产品结构示意图；
图3为本发明实施例所述的低温制造齐纳二极管工艺中刻蚀出硅槽后的产品结构示意图；
图4为本发明实施例所述的低温制造齐纳二极管工艺中生长铝薄膜和非晶硅薄膜后的产品结构示意图；
图5为本发明实施例所述的低温制造齐纳二极管工艺中形成P+单晶后的产品结构示意图；
图6为本发明实施例所述的低温制造齐纳二极管工艺中金属引线后的产品结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图1所示，一种低温制造齐纳二极管工艺，包括以下步骤：
如图2在N型重掺杂N+硅晶片的上面生长或沉积一层氧化硅；如图3通过半导体光刻和刻蚀工艺在上述氧化硅上打开缺口, 并刻蚀出和N+区的厚度一样的硅槽,清洗该硅槽上的光刻胶；如图4在氧化硅层上面镀一层铝薄膜，并在该铝薄膜上生长一层非晶硅薄膜，其中在硅槽中形成铝薄膜和非晶硅薄膜的复合层；如图5在低温条件下退火条件下, 使硅槽中的非晶硅薄膜中的Si原子扩散到铝薄膜, 在硅槽中的硅片表面上形成铝掺杂的P+单晶；清洗去除氧化硅层,残余的铝薄膜和非晶硅膜。
其中氧化硅的厚度在10-1000纳米之间，其生长工艺采用高温氧化、或低压化学气相沉积、或等离子体增强气相沉积，或其他已知工艺。非晶硅薄膜的厚度在10-1000纳米之间, 铝薄膜厚度在10-1000纳米之间。低温条件为200 – 500℃。
如图6清洗去处氧化物膜,残余的铝膜和非晶硅膜,形成了一组P+/N+齐纳 二极管结构. 在通过金属引线就可形成齐纳 二极管结构.
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种低温制造齐纳二极管工艺，其特征在于，包括以下步骤：
在N型重掺杂N+硅晶片的上面生长或沉积一层氧化硅；
通过半导体光刻和刻蚀工艺在上述氧化硅上打开缺口, 并刻蚀出和N+区的厚度一样的硅槽,清洗该硅槽上的光刻胶；
在上述氧化硅层上面镀一层铝薄膜，并在该铝薄膜上生长一层非晶硅薄膜，其中在上述硅槽中形成铝薄膜和非晶硅薄膜的复合层；
在低温条件下退火条件下, 使上述硅槽中的非晶硅薄膜中的Si原子扩散到上述铝薄膜, 在上述硅槽中的硅片表面上形成铝掺杂的P+单晶；
清洗去除氧化硅层,残余的铝薄膜和非晶硅膜；
所述低温条件为低于400℃。
2.根据权利要求1所述的低温制造齐纳二极管工艺，其特征在于，所述氧化硅的厚度在10-1000纳米之间，其生长工艺采用等离子体增强气相沉积。
3.根据权利要求1所述的低温制造齐纳二极管工艺，其特征在于，上述非晶硅薄膜的厚度在10-1000纳米之间, 铝薄膜厚度在10-1000纳米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210034595.3A CN102543724B (zh) | 2012-02-16 | 2012-02-16 | 低温制造齐纳二极管工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210034595.3A CN102543724B (zh) | 2012-02-16 | 2012-02-16 | 低温制造齐纳二极管工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543724A CN102543724A (zh) | 2012-07-04 |
| CN102543724B true CN102543724B (zh) | 2015-07-15 |
Family
ID=46350305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210034595.3A Active CN102543724B (zh) | 2012-02-16 | 2012-02-16 | 低温制造齐纳二极管工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543724B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166127A (ja) * | 1985-01-18 | 1986-07-26 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| CN1728348A (zh) * | 2004-07-26 | 2006-02-01 | 华润半导体有限公司 | 低压齐纳二极管的制作方法 |
-
2012
- 2012-02-16 CN CN201210034595.3A patent/CN102543724B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166127A (ja) * | 1985-01-18 | 1986-07-26 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| CN1728348A (zh) * | 2004-07-26 | 2006-02-01 | 华润半导体有限公司 | 低压齐纳二极管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102543724A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9196483B1 (en) | Carrier channel with element concentration gradient distribution and fabrication method thereof | |
| US20100279492A1 (en) | Method of Fabricating Upgraded Metallurgical Grade Silicon by External Gettering Procedure | |
| TW201528344A (zh) | 使用離子佈植製造的太陽電池射極區域 | |
| CN105206689A (zh) | 一种基于薄膜半导体-石墨烯异质结的光电探测器制备方法 | |
| EP2782146A1 (en) | Solar cell with reduced potential induced degradation and manufacturing method thereof | |
| US20220238748A1 (en) | Solar cell and preparation method therefor, method for processing n-type doped silicon film, and semiconductor device | |
| CN203055915U (zh) | 张应变锗薄膜 | |
| JP6109107B2 (ja) | 太陽電池およびその製造方法 | |
| WO2018040563A1 (zh) | 一种新型多晶硅薄膜齐纳二极管及制作方法 | |
| CN102945793A (zh) | 一种外延生长锗硅应力层的预清洗方法 | |
| CN109216156B (zh) | 一种背面密封晶片的方法 | |
| CN104377123B (zh) | 成长低应力igbt沟槽型栅极的方法 | |
| CN102543724B (zh) | 低温制造齐纳二极管工艺 | |
| CN107749396B (zh) | 一种扩散制结晶体硅太阳电池用的等离子刻边方法 | |
| CN103123912A (zh) | 一种顶栅tft阵列基板制造方法 | |
| CN103035520A (zh) | Igbt器件的制作方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN102592975A (zh) | 降低p型涂敷源工艺的p/n结电容和漏电的方法 | |
| CN102751179B (zh) | 一种制备石墨烯器件的方法 | |
| JP2019067887A (ja) | 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法 | |
| CN112151511A (zh) | 一种半导体结构及其制备方法 | |
| CN103346076B (zh) | 改善栅氧有源区缺陷的方法 | |
| CN102263021B (zh) | 一种低电压栅氧化层制备方法 | |
| CN112086361A (zh) | 一种SiC沟槽MOSFET及其制造工艺 | |
| CN107546299B (zh) | 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191205 Address after: 334000 high tech Industrial Park, Dexing City, Shangrao City, Jiangxi Province Patentee after: Dexing Yifa Power Semiconductor Co., Ltd Address before: 215600, B-305, 1 Cathay Pacific Road, Zhangjiagang, Jiangsu, Suzhou Patentee before: Zhangjiagang Ever Power Semiconductor Co.,Ltd. |
|
| TR01 | Transfer of patent right |