CN102543226B - 优先级逻辑模块 - Google Patents
优先级逻辑模块 Download PDFInfo
- Publication number
- CN102543226B CN102543226B CN201110356396.XA CN201110356396A CN102543226B CN 102543226 B CN102543226 B CN 102543226B CN 201110356396 A CN201110356396 A CN 201110356396A CN 102543226 B CN102543226 B CN 102543226B
- Authority
- CN
- China
- Prior art keywords
- input
- signal
- test
- priority
- logic module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21D—NUCLEAR POWER PLANT
- G21D3/00—Control of nuclear power plant
- G21D3/08—Regulation of any parameters in the plant
-
- G—PHYSICS
- G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
- G21D—NUCLEAR POWER PLANT
- G21D3/00—Control of nuclear power plant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- High Energy & Nuclear Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
在核过程控制系统中,提供了优先级逻辑模块(PLM)。优先级逻辑模块包括多个输入端口,每个输入端口都与多个优先级之一相关联,多个输出端口,以及与测试模式选择信号相关联的测试模式选择端口。测试模式选择信号选择正常模式或测试模式之一,每个模式都与将由输入端口接收的信号和输出端口发送的信号进行匹配相关联。优先级逻辑模块进一步包括可配置的优先级逻辑电路,其中,优先级逻辑电路将输入端口之一映射到输出端口之一。
Description
背景技术
核电站是复杂系统,可能具有多种多样的传感器监视过程参数,比如举例而言温度、压力、流量和中子通量,以及控制系统向控制器、安全逻辑电路或安全动作系统发出命令。核环境受到多种多样的规章管辖,它们要求严格的安全措施。例如,这些安全措施包括组合不同的仪表、分离安全和非安全装备、硬件冗余等。典型情况下,对于每个性质和/或测量参数,在电站运行期间,来自三个或四个独立传感器的信号被收集。这些信号受到处理并用于监视性能、验证相关联仪表的正确运行以及检测过程异常。优先级逻辑模块(PLM)是在启动安全和/或控制系统与连接到所述安全和/或控制系统的多台传动设备之间放置的逻辑组件。PLM接收安全和/或非安全命令并在它们之间进行判优,通过从多条设备传动命令中选择优先级命令信号而响应冲突的指令。
发明内容
在某实施例中,在核过程控制系统中,公开了优先级逻辑模块(PLM)。优先级逻辑模块包括多个输入端口,每个输入端口都与多个优先级之一相关联,多个输出端口,以及与测试模式选择信号相关联的测试模式选择端口。测试模式选择信号选择正常模式或测试模式之一,每个模式都与将由输入端口接收的信号和输出端口发送的信号进行匹配相关联。优先级逻辑模块进一步包括可配置的优先级逻辑电路,其中,优先级逻辑电路将输入端口之一映射到输出端口之一。
在某实施例中,在核过程控制系统中,公开了优先级逻辑模块。优先级逻辑模块包括多个输入端口和一个输出端口、预编程的优先级逻辑电路,其中,优先级逻辑电路将输入端口之一映射到输出端口,以及连接到优先级逻辑电路的可编程性抑制器,可编程性抑制器禁用优先级逻辑电路的可编程功能。
在某实施例中,公开了测试方法。所述方法包括按照测试模式选择信号选择测试模式以及接收多个输入信号,其中,每个输入信号都是与优先级相关联的1E级信号。所述方法进一步包括从输入信号产生至少一个输出信号,从最低优先级输入信号产生输出信号,从输入信号产生测试输出信号,向传动设备发送输出信号,以及向测试设备发送测试输出信号。
连同附图和权利要求书,从以下详细说明将更清楚地理解这些和其他特征。
附图说明
为了更全面地理解本公开,现在参考以下简要说明,连同附图和详细说明,其中相同的附图标记表示相同的部件。
图1是根据本公开的实施例的过程控制系统的框图;
图2是根据本公开的实施例的优先级逻辑模块(PLM)架构的框图;
图3展示了根据本公开的实施例的输入/输出结构;
图4展示了根据本公开的实施例的优先级逻辑的功能行为;
图5是根据本公开的实施例的测试方法的流程图;
图6展示了根据本公开的实施例的示范计算机系统。
具体实施方式
开始时应当理解,尽管下面展示了一个或多个实施例的展示性实施,所公开的系统和方法可以使用任何数目的技术实施,无论当前公知或尚未存在。所述公开完全不应当限制为下面展示的展示性实施、附图和技术,而是可以在附带的权利要求书的范围连同其等同内容的完全范围内修改。
公开了使用复杂可编程逻辑器件(CPLD)实施的以用于高可靠性自动过程控制应用中的优先级逻辑模块(PLM)。在某实施例中,优先级逻辑模块可以采用在1E级核过程控制系统中。优先级逻辑模块接收多个输入并且根据优先化的逻辑从输入产生单一控制输出。例如,根据四个不同的输入,优先级逻辑模块或者发信号活化螺线管或者发信号去活化螺线管。输入可以包括一个或多个手动超驰输入以及一个或多个自动过程控制输入。优先级逻辑模块进一步接收测试模式输入,它可以把优先级逻辑模块置于测试运行模式下。
在复杂可编程逻辑器件中实施优先级逻辑模块便于降低与改变优先级逻辑相关联的认证成本。优先级逻辑可以不同,取决于被提供的特定控制功能。例如,用于控制反应堆控制棒的优先级逻辑可以不同于控制冷却剂阀的优先级逻辑。要是这两种不同的逻辑功能在第一专用集成电路(ASIC)和第二专用集成电路中实施,可能需要对两种专用集成电路都进行完全独立的认证测试。这样的认证测试可能非常昂贵且耗时并且可能招致若干物理测试,比如辐射测试、环境测试、地震测试、传导排放测试、辐射排放测试等等。因为同一硬件物品,给定的复杂可编程逻辑器件,可以通过预编程用于实施不同的优先级逻辑,所以CPLD实施的优先级逻辑模块能够被一次认证,而昂贵和耗时程度低得多的改变冲击分析文档能够支持不同的优先级逻辑功能编程。
在某实施例中,优先级逻辑模块通过将编程时钟接地和将优先级逻辑模块封装在外壳内而阻止在现场中的重新编程或者盗版优先级逻辑模块的企图。例如,当优先级逻辑模块被制造和完成其装配时,最后步骤可以包括将编程时钟接地和封装优先级逻辑模块。这支持规章约束:1E级核环境中使用的优先级逻辑模块不可现场编程。反之,本公开教导的优先级逻辑模块促进了在制造和/或开发实验室环境中重新编程的便利。例如,该优先级逻辑模块可以快速、方便地由开发人员重新编程以在典型的测试-修改循环中提升编程设计或逻辑设计。该优先级逻辑模块促进了读出逻辑版本的标识,这支持了工程开发。
优先级逻辑模块支持测试运行模式,它提供了高可靠性现场设备例如螺线管的连续控制,同时并发地测试该优先级逻辑。例如,在测试运行模式下,低优先级输入可以驱动输出控制现场设备而三个最高优先级输入根据正常运行模式期间占优势的优先级逻辑驱动测试输出。
图1显示了过程控制系统的实施例100,包括多个输入系统110、包含连接到基板135的至少一个PLM 140的优先级逻辑组件130、至少一台传动设备180和测试设备190。在某实施例中,PLM 140可以包括CPLD,对它可能已经禁用了可编程能力。在另一个实施例中,PLM 140可以包括现场可编程门阵列(PFGA),对它可能已经禁用了可编程能力。在某实施例中,四个PLM 140可以连接到基板135。
在某实施例中,PLM 140可以被认证用于1E级核过程控制系统,其中1E级被定义为对反应堆紧急关闭绝对必要的电气装备和系统的安全级别。在某实施例中,用于1E级核过程控制系统的认证可以包括与美国电力研究院(EPRI)技术成果(TR)107330标准合规。PLM140可以与多个标准合规地运行。例如在某些实施例中,PLM 140可以与一个或多个以下标准的要求合规地运行:用于软件验证与确认的美国电气和电子工程师协会(IEEE)1012标准、国际电工委员会(IEC)61513、IEC 60880、美国核管理委员会(NRC)规定和指南(RG)1.180以及NRC数字仪控中期审查指南DI&C-ISG-04。
用于1E级核过程控制系统的控制设备的认证可以涉及一项或多项以下测试。辐射测试可以在连接到基板135的PLM 140被置于腔室中并以伽马射线照射时进行。环境测试可以在PLM 140被置于腔室中并经受极端温度和湿度时进行。地震测试可以在PLM 140被螺栓固定到固定装置并摇动以模拟五次大地震和一次非常极端地震时进行。
所执行的排放测试可以在PLM 140正在运行时进行,使得测试连接到PLM 140的导线发出的可能影响其他装备的噪声。辐射排放测试可以在PLM 140正在运行时进行。所执行的敏感度测试可以在把噪声注入连接到PLM 140的导线而它正在运行时进行,以查看在这种条件下PLM 140是否能够继续正确地运行。辐射敏感度测试可以在射频噪声跨越宽广频率范围辐射而PLM 140正在运行时进行,以查看在这种条件下PLM 140是否能够继续正确地运行。磁场辐射敏感度测试可以在PLM 140周围产生强磁场时进行,以查看在这种条件下PLM 140是否能够继续正确地运行。
快速瞬变-浪涌-振铃波测试可以在把大电压尖峰信号或一系列电压尖峰信号注入连接到PLM 140的导线而它正在运行时进行,以查看在这种条件下PLM 140是否能够继续正确地运行。静电放电测试可以在大静电荷放电到PLM 140的金属部件之一或PLM 140周围空气中而它正在运行时进行,以查看在这种条件下PLM 140是否能够继续正确地运行。
应当认识到,进行这些和其他测试可能消耗相当数量的时间和金钱。应当注意,一旦给定的复杂可编程逻辑器件已经成功地通过了以上标识的测试,它就不需要仅仅因为复杂可编程逻辑器件的编程逻辑已经改变而重复这些测试。当改变编程时,仅仅由改变冲击分析文档就可以支持对PLM 140的改变。
优先级逻辑组件130可以从输入系统110接收多个信号,并且可以向PLM 140转发多个信号。PLM 140可以使用正常模式逻辑或测试模式逻辑产生多个信号,并且PLM 140可以向优先级逻辑组件130转发这些信号。优先级逻辑组件130可以向至少一台传动设备180发送这些信号至少其一,而PLM 140可以向测试设备190发送这些信号之一。在某实施例中,基板135提供了输入系统110与PLM 140之间以及PLM 140与传动设备180或测试设备190之间的连接。在某实施例中,基板135可以提供一个或多个PLM 140使用的备用电源。
图2显示了PLM架构的实施例200,包括PLM 140、外壳141、多个输入120、输出160和测试输出165。每个输入120都与输入端口121相关联;输出160与输出端口161相关联;而测试输出165与测试输出端口166相关联。PLM架构200进一步包括测试模式选择126,包括与测试启用1端口123相关联的测试启用1122信号以及与测试启用2端口125相关联的测试启用2124信号。PLM架构200进一步包括优先级逻辑220,包括正常模式判优逻辑表410和测试模式判优逻辑表420。PLM架构200进一步包括与编程端口231相关联的编程端口时钟输入230。在某实施例中,输入120可以包括1E级设备产生的1E级信号。
在某实施例中,外壳141可以包括某器件,例如盒或盖,它防止接触到PLM 140。每个输入端口121都可以与优先级相关联,例如通过逻辑编程进入PLM 140。正如本文所用,术语“最高优先级输入端口”指明“与最高优先级相关联的输入端口”,术语“第二高优先级输入端口”指明“与第二高优先级相关联的输入端口”,术语“第三高优先级输入端口”指明“与第三高优先级相关联的输入端口”,术语“最低优先级输入端口”指明“与最低优先级相关联的输入端口”,等等。PLM 140可以执行判优方案在这些输入120之间判优,根据与输入端口121相关联的优先级,选择至少一个输入120以产生输出160和测试输出165。应当理解,根据PLM 140的编程,可以改变这些输入之间的优先级,以及由此术语“最高优先级输入端口”、“第二高优先级输入端口”等对特定输入端口的归属。
因为多种多样的原因可以改变优先级逻辑。例如,因为与特定现场设备相关联的控制策略和/或控制政策可能改变所以可以改变优先级逻辑。作为替代,因为PLM 140可以作为与不同的现场设备一起使用的目标,所以可以改变优先级逻辑。正如本文所用,改变和/或重新编程PLM 140的优先级逻辑的概念包括将第一优先级逻辑编程到第一PLM 140中以及将第二优先级逻辑编程到第二PLM 140中的思路,其中第一PLM 140和第二PLM 140都可能先前一直是未编程的和/或处于从复杂可编程逻辑器件的制造商收到它们时的状态。
在某实施例中,PLM 140可以包括输入端口121a-d,每个输入端口121都被配置为接收输入120。在图2展示的实例中,输入端口120a(图中的‘输入1’)是与最高优先级输入端口相关联的信号,输入端口120b(图中的‘输入2’)是与第二高优先级输入端口相关联的信号,输入端口120c(图中的‘输入3’)是与第三高优先级输入端口相关联的信号,而输入端口120d(图中的‘输入4’)是与最低优先级输入端口相关联的信号。PLM 140可以进一步包括被配置为发送输出160(图中的‘输出1’)的输出端口161以及被配置为发送测试输出165(图中的‘测试输出1’)的输出端口166。在某实施例中,在测试模式下,PLM 140可以从最低优先级输入120d经由正常模式逻辑产生输出160并且可以使用测试逻辑从全部输入120a-d产生测试输出165。在某实施例中,在测试模式下,PLM 140可以使用测试模式判优逻辑表420产生输出160和测试输出165。在手动测试模式下,PLM 140可以首先通过分开地激活每个输入120并产生仅有的测试输出165进行“不合格”测试。然后PLM 140可以通过分开地激活每个输入120并验证与相应输出160相关联的传动设备180的激活来进行“合格”测试。
在某实施例中,与输入端口121a-d相关联的优先级可以是在设置中可编程的,其中PLM 140在现场设置中是装配的却不是可编程的,例如在PLM 140被用于控制现场设备的发电厂中或制造厂中。PLM 140可以被装配为禁用可编程特征。例如,PLM 140的编程时钟插针可以被接地。在某些语境中,这可以被称为可编程禁止器。本公开设想了在其他实施例中可以以其他结构和/或使用其他方法实施可编程禁止器。不过在装配环境中,工程师或技术员能够容易地重新启用可编程特征并重新编程优先级逻辑。例如,工程师可以拆除外壳,拆除连接到编程时钟的地线,例如接地跳线或接地导线,然后重新编程PLM 140,例如使用标准接口电缆。不过在现场设置中,没有专用工具,外壳可能不可拆除,因此或许不可能访问以重新编程PLM 140。作为替代,外壳可以在现场无需专用工具可拆除,但是外壳拆除花费的时间量可能与暗地篡改PLM 140不相容。另外,不接触复杂可编程逻辑器件的原理图和/或没有复杂可编程逻辑器件如何运行的高深工程知识,现场环境中工作的雇员不会知道如何启用PLM 140的禁用可编程功能。
在某实施例中,PLM 140可以被配置为接收表明手动测试模式的测试模式选择126,该信号包括测试启用1122信号和测试启用2124信号。PLM 140可以进一步被连接到编程端口时钟输入230,它被配置为对编程端口231计时,PLM可以通过该端口被编程。在某实施例中,编程端口时钟输入230可以接地以禁用PLM 140的可编程性能。在某实施例中,PLM 140可以包括CPLD,包括联合测试行动小组(JTAG)端口,并且编程端口时钟输入230可以包括TCK信号。
图3显示了根据输入/输出结构的实施例。在某实施例中,每个输入120都可以包括输入对310,包括两个信号:In A 313包括输入A312和输入A LED 314,而In B 317包括输入B 316和输入B LED 318。输入A LED 314和输入B LED 318每个都可以包括半导体光源,包括发光二极管(LED),分别表明何时输入A 312和/或输入B 316活化。输入A 312和输入B 316可以由备用仪表产生,比如举例来说由两个独立传感器。测试模式选择126可以包括类似于输入对310的结构,其中测试启用1122和测试启用2124信号可以包括分别与In A 313和In B 317相同的结构。
在某实施例中,PLM 140可以被配置为接收四个输入对310。在某实施例中,每个输出160都可以包括输出对320,包括两个信号:Out A 323包括输出A 322和输出A LED 324,而Out B 327包括输出B 326和输出B LED 328,其中输出A LED 324和输出B LED328每个都可以包括LED信号,表明相应的输出何时活化。在某实施例中,输出A 322和输出B 326每个都包括4位信号。每个测试输出165都可以包括测试输出对330,包括两个信号:Test Out A 333包括测试输出A 332和测试输出A LED 334,而Test Out B 337包括测试输出B 336和测试输出B LED 338,其中测试输出A LED 334和测试输出B LED 338每个都可以包括LED信号,表明相应的输出何时活化。在某实施例中,测试输出A 322和测试输出B 336每个都包括4位信号。
图4展示了PLM 140的功能行为的实施例,以功能行为表400表示。功能行为表400包括正常模式判优逻辑表410、测试模式判优逻辑表A 420a和测试模式判优逻辑表B 420b,其中‘1’表示‘1’信号,‘0’表示‘0’信号,而‘x’表示<不关注>。应当理解,在某实施例中,以功能行为表400表示功能行为可以以多种方式实施,例如以功能为本质而不是基于查阅表的非常高清晰度语言(VHDL)实施。
在某实施例中,正常模式下PLM 140的功能行为可以由正常模式判优逻辑表410表示。例如,响应PLM 140的输入的PLM 140的输出可以由正常模式判优逻辑表410表示。测试模式下PLM 140关于测试输出330的功能行为可以由测试模式判优逻辑表A 420a表示。测试模式下PLM 140关于输出320的功能行为可以由测试模式判优逻辑表B 420b表示。注意,在测试模式下输出320仅仅取决于低优先级输入:输入4A和输入4B。
在某实施例中,功能行为表400中的测试模式选择条目可以包括测试模式选择126并且可以是测试启用1122信号与测试启用2124信号的乘积。在某实施例中,把测试启用1122信号与测试启用2124信号都设置为‘1’可以表明测试模式。在某实施例中,(输入1A、输入1B)可以表明与最高优先级输入端口相关联的输入120信号,(输入2A、输入2B)可以表明与第二高优先级输入端口相关联的输入120信号,(输入3A、输入3B)可以表明与第三高优先级输入端口相关联的输入120信号,(输入4A、输入4B)可以表明与最低优先级输入端口相关联的输入120信号,(输出1A、输出1B)可以表明输出160,而(测试输出1A、测试输出1B)可以表明测试输出165。
例如,在正常模式下,如果输入1A信号为‘1’,PLM 140可以设置输出1A信号的数值为‘1’,输出1B信号的数值为‘0’,测试输出1A信号的数值为‘1’,而测试输出1B信号的数值为‘0’,不考虑其他输入的数值。在另一个实例中,在测试模式下,如果输入4A信号为‘1’,PLM 140可以设置输出1A信号的数值为‘1’,输出1B信号的数值为‘0’,而测试输出1A信号和测试输出1B信号的数值可以由三个更高优先级的输入确定。应当理解,表410、420a和420b表示的优先级逻辑220能够由重新编程PLM 140改变。另外应当理解,与同一基板135和/或同一优先级逻辑组件130相关联的不同PLM 140可以以不同的优先级逻辑编程。因此,与同一基板135和/或同一优先级逻辑组件130相关联的不同PLM 140可以每个实施不同的功能行为表400。
正如以上指出,功能行为表400在图4中的描述是示范实施例中PLM 140的明确表示的和/或描述的行为的设计并且不暗示所表示功能的任何特定实施。在某实施例中,在功能行为表400中概念地表示的优先级逻辑可以以VHDL语句实施,合成并且位于PLM 140的复杂可编程逻辑器件中。例如在某实施例中,优先级逻辑可以以类似编程语言的if-elsif-end结构的一系列VHDL语句实施。
例如,ROUT_VECT可以定义两位向量,它驱动两个规则输出输出1A和输出1B,并且TOUT_VECT可以定义两位向量,它驱动两个测试输出:测试输出1A和测试输出1B。两位向量VECT可以定义某中间值,它可以条件地用于确定ROUT_VECT和/或TOUT_VECT。VECT可以被定义在如下类似编程语言的if-elsif-end结构的VHDL语句中:
VECT<=“00”when input(7downto 0)=“00000000”else
“01”when input(7downto 0)=“00000001”else
“10”when input(7downto 1)=“0000001”else
“01”when input(7downto 2)=“000001”else
“10”when input(7downto 3)=“00001”else
“01”when input(7downto 4)=“0001”else
“10”when input(7downto 5)=“001”else
“01”when input(7downto 6)=“01”else
“10”when input(7)=“1”;
“input”可以包括输入120的向量,例如输入1A、输入1B、输入2A、输入2B、输入3A、输入3B、输入4A和输入4B。两位向量ROUT_VECT可以被定义在如下类似编程语言的if-elsif-end结构的VHDL语句中:
ROUT_VECT<=VECT when TEST=‘0’else
“10”when IN4A_STAB=‘1’else
“01”when IN4A_STAB=‘0’and IN4B_STAB=‘1’else
“00”;
根据测试模式选择126可以确定“TEST”,使得不选择测试时,TEST等于0值。“IN4A_STAB”可以包括输入120的输入4A而“IN4B_STAB”可以包括输入4B。不选择运行的测试模式时,根据中间值VECT对ROUT_VECT赋值,然后按照正常模式优先级逻辑驱动输出1A和输出1B。选择运行的测试模式时,仅仅根据第四个输入,低优先级输入对ROUT_VECT赋值,然后由低优先级输入驱动输出1A和输出1B。两位向量TOUT_VECT可以被定义在类似编程语言的if-elsif-end结构的VHDL语句中:
TOUT_VECT<=VECT when TEST=‘0’else
“00”when input(7downto 0)=“00000000”else
“00”when input(7downto 0)=“00000001”else
“00”when input(7downto 1)=“0000001”else
“01”when input(7downto 2)=“000001”else
“10”when input(7downto 3)=“00001”else
“01”when input(7downto 4)=“0001”else
“10”when input(7downto 5)=“001”else
“01”when input(7downto 6)=“01”else
“10”when input(7)=“1”;
不选择运行的测试模式时,根据中间值VECT对TOUT_VECT赋值,然后由正常模式优先级逻辑驱动测试输出1A和测试输出1B。选择运行的测试模式时,TOUT_VECT被赋予本质上类似于VECT的值,除了输入1A、输入1B、输入2A、输入2B、输入3A和输入3B全为零值以外,测试输出1A和测试输出1B都为零值,不管输入4A和输入4B的数值。
应当认识到,由以上VHDL片段定义的优先级可以容易地由改变VHDL片段修改以编码不同的优先化和/或不同的真值表。同样应当认识到,在实际编码实施中以上VHDL片段可以不是完全的并且可以依赖于另外的VHDL语句。
图5展示了测试方法的一个实施例500,它可以用于验证过程控制系统100中包括的至少一个组件的正确运行。例如,测试方法500可以在PLM 140中至少一部分中实施。在某实施例中,过程控制系统100中每个PLM 140都可以与过程控制系统100中其他PLM 140独立地实施测试方法500。
测试方法500可以在方框502开始,其中本方法可以判断测试模式选择信号是否置位。在某实施例中,测试模式选择信号包括测试模式选择126。如果方框502中的条件满足测试方法500可以继续到方框506,或者如果方框502中的条件不满足则到方框504。在方框504,测试方法500可以使用正常模式逻辑,例如使用正常模式判优逻辑表410把若干输入映射到若干输出,产生至少一个输出160以及一个测试输出165,并且本方法可以结束。在方框506,测试方法500可以判断PLM 140是否正在运行在手动测试模式下。如果方框506中的条件满足测试方法500可以继续到方框510而如果方框506中的条件不满足则进至方框530。
在方框510,本方法可以设置测试启用信号。在某实施例中,设置测试启用信号可以包括将测试启用1122信号和测试启用2124信号都设置为‘1’。然后本方法进至方框512以进行不合格(NO-GO)测试。在某实施例中,不合格测试包括向PLM 140发送输入120以产生测试输出165并且记录多个测试结果。在某实施例中,通过配置每个输入120以激活与该输入120相关联的传动设备180,可以对全部输入120进行不合格测试。从方框512,本方法可以进至方框514并且可以评估来自合格测试的测试结果。本方法可以继续到方框516并且复位测试启用信号。在某实施例中,复位测试启用信号可以包括将测试启用1122信号和测试启用2124信号都设置为‘0’。本方法可以进至方框518,进行合格测试并且进至方框520。在某实施例中,合格测试包括向PLM 140发送输入120以产生到传动设备180的输出160,验证传动设备180的激活并且记录多个测试结果。在方框520,测试方法500可以评估来自合格测试的测试结果,并且本方法可以结束。
在方框530,测试方法500可以使用测试逻辑从多个输入产生多个输出。在某实施例中,可以从与最低优先级相关联的输入120产生输出160。在某实施例中,可以经由测试模式判优逻辑表B 420b产生输出160。本方法可以继续到方框532对于每个输入120产生测试输出165,并且记录多个测试结果。在某实施例中,可以经由测试模式判优逻辑表A 420a产生测试输出165。本方法可以进至方框534,可以评估测试结果,并且本方法可以结束。
图6展示了适于实施本文介绍的一个或多个实施例的计算机系统600。计算机系统600包括处理器682(它可以被称为中央处理单元或CPU),它与存储器设备通信,包括次级存储器684、只读存储器(ROM)686、随机存取存储器(RAM)688、输入/输出(I/O)设备690以及网络连接设备692。处理器682可以实施为一个或多个CPU芯片。
应当理解,通过编程和/或加载可执行指令到计算机系统600,CPU 682、RAM 688和ROM 686至少其一被改变了,部分地将计算机系统600变换为具有本公开教导的新颖功能的特定机器或装置。对电气工程和软件工程领域,基本的是通过把可执行软件加载到计算机中能够实施的功能能够通过众所周知的设计规则转换为硬件实施。在软件还是硬件中实施某概念的决策典型情况下取决于设计的稳定性和要产生的单元数目的考虑,而不是从软件域向硬件域转换中涉及的任何问题。一般来说,仍然处于频繁改变的设计可能优选地以软件实施,因为重做硬件实施比重做软件设计更加昂贵。一般来说,将大量生产的稳定的设计可以优选地以硬件实施,例如以专用集成电路(ASIC),因为对于大量生产,运作硬件实施可以比软件实施成本低。设计往往可以以软件形式开发和测试,后来以众所周知的设计规则变换为硬布线软件指令的专用集成电路中的等效硬件实施。新ASIC控制的机器是特定机器或装置,以与其相同的方式,已经编程和/或加载了可执行指令的计算机同样也可以被视为特定机器或装置。
次级存储器684典型情况下由一台或多台磁盘驱动器或磁带驱动器组成,并且被用于数据的非易失性存储以及RAM 688没有大到足以保持全部工作数据时的溢出数据存储设备。次级存储器684可以被用于存储若干程序,当这样的程序被选定运行时,它们被加载到RAM688中。ROM 686被用于存储程序执行期间被读取的若干指令以及或许数据。ROM 686是非易失性存储器,相对于次级存储器684的更大存储器容量,典型情况下ROM 686具有小存储器容量。RAM 688被用于存储易失性数据并且或许存储若干指令。典型情况下,对ROM686和RAM 688的访问都快于次级存储器684。在某些语境中,次级存储器684、RAM 688和/或ROM 686可以被称为非瞬时存储和/或非瞬时计算机可读介质。
I/O设备690包括打印机、视频监视器、液晶显示器(LCD)、触摸屏显示器、键盘、小键盘、开关、标度盘、鼠标、跟踪球、语音识别器、读卡机、纸带读取机或者其他众所周知的输入设备。
网络连接设备692可以存取以下形式:调制解调器、调制解调器簇、以太网卡、通用串行总线(USB)接口卡、串行接口、令牌环卡、光纤分布式数据接口(FDDI)卡、无线局域网(WLAN)卡、无线上网卡比如码分多址(CDMA)、全球移动通信系统(GSM)、长期演进(LTE)、全球互通微波接入(WiMAX)和/或其他空中接口协议无线上网卡以及其他众所周知的网络设备。这些网络连接设备692可以使处理器682能够与因特网或者一个或多个内联网通信。利用这样的网络连接,可以预期在执行以上介绍的方法步骤的过程中,处理器682可以从网络接收信息或者向网络输出信息。这样的信息往往表示为使用处理器682执行的指令序列,可以从网络接收和输出到网络,例如以载波中包含的计算机数据信号的形式。
这样的信息可以包括数据或者例如使用处理器682执行的指令,可以从网络接收和输出到网络,例如以计算机数据基带信号或载波中包含的信号的形式。由网络连接设备692产生的基带信号或载波中包含的信号可以在电导体中或表面上、在同轴电缆中、在波导中、在光导管例如光纤中或者在空气或自由空间中传播。基带信号或载波中包含的信号中包含的信息可以根据不同的序列排序,正如为了或者处理或产生该信息或者发送或接收该信息可能需要这样做。根据本领域的技术人员熟知的几种方法,可以产生基带信号或载波中包含的信号或者当前使用的或以后开发的其他类型的信号。在某些语境中,基带信号和/或载波中包含的信号可以被称为瞬时信号。
处理器682执行它从硬盘、软盘、光盘(这些基于不同盘的系统都可以被视为次级存储器684)、ROM 686、RAM 688或网络连接设备692存取的指令、代码、计算机程序、脚本。虽然仅仅显示了一个处理器682,但是可以存在着多个处理器。因此,虽然可以把指令讨论为由某处理器执行,但是这些指令也可以由一个或多个处理器同时地、串行地或以其他方式执行。在某些语境中,从次级存储器684例如硬盘、软盘、光盘以及/或者其他设备、ROM 686和/或RAM 688可以存取的指令、代码、计算机程序、脚本和/或数据可以被称为非瞬时指令和/或非瞬时信息。
在某实施例中,计算机系统600可以包括彼此通信的两台或更多计算机,它们合作执行任务。例如,但是不作为限制,应用程序可以被划分,方式为允许该应用程序的指令的并发和/或并行处理。作为替代,由该应用程序处理的数据可以被划分,方式为由两台或更多计算机进行数据集不同部分的并发和/或并行处理。在某实施例中,计算机系统600可以采用虚拟化软件以提供许多服务器的功能,它不受计算机系统600中计算机数目的直接约束。例如,虚拟化软件可以在四台有形的计算机上提供二十台虚拟服务器。在某实施例中,通过在云计算环境中执行该应用程序和/或若干应用程序,可以提供以上公开的功能。云计算可以包括使用可动态伸缩的计算资源经由网络连接提供计算服务。通过虚拟化软件可以至少部分地支持云计算。云计算环境可以由某企业建立和/或可以从第三方提供商基于需求地租用。某些云计算环境可以包括由该企业拥有并运作的云计算资源以及从第三方提供商租用和/或租赁的云计算资源。
在某实施例中,某些或全部以上公开的功能可以被提供为计算机程序产品。该计算机程序产品可以包括一件或多件计算机可读存储介质,其中包含计算机可用的程序代码,实施以上公开的功能。该计算机程序产品可以包括数据、数据结构、文件、可执行指令和其他信息。该计算机程序产品可以包含在可拆卸的计算机存储介质和/或不可拆卸的计算机存储介质中。可拆卸的计算机可读存储介质可以包括不限于纸带、磁带、磁盘、光盘、固态存储器芯片,例如模拟磁带、光盘只读存储器(CD-ROM)盘、软盘、闪存盘、数字卡、多媒体卡等等。该计算机程序产品可以适于由计算机系统600把该计算机程序产品的至少若干部分内容加载到计算机系统600的次级存储器684、到ROM686、到RAM 688以及/或者到其他非易失性存储器和易失性存储器。处理器682部分地通过直接访问该计算机程序产品,例如通过从插入计算机系统600外围的光盘驱动器的CD-ROM盘读取,可以处理这些可执行指令和/或数据。该计算机程序产品可以包括若干指令,它们提示将数据、数据结构、文件和/或可执行指令加载和/或复制到计算机系统600的次级存储器684、到ROM 686、到RAM 688以及/或者到其他非易失性存储器和易失性存储器。
虽然在本公开中已经提供了几个实施例,但是应当理解,所公开的系统和方法可以以许多其他特定形式实施而不脱离本公开的实质或范围。当前的实例应当被视为展示性的而不是限制性的,并且意图为不限制到本文给出的细节。例如,各种要素或组件可以结合或集成在另一个系统中,或者某些特征可以被省略或不实施。
同样,在各种实施例中介绍和展示为离散或分开的若干技术、系统和方法可以与其他系统、模块、技术或方法结合或集成而不脱离本公开的范围。被显示或讨论为彼此直接连接或通信的其他项目可以间接连接或者通过某种接口、设备或中间组件通信,无论以电气方式、机械方式还是其他方式。若干改变、替换和更改的其他实例可以由本领域的技术人员发现并且可以作出而不脱离本文公开的实质和范围。
Claims (11)
1.一种在核过程控制系统中的优先级逻辑模块,包括:
多个输入端口,每个输入端口都与多个优先级之一相关联;
多个输出端口;
与测试模式选择信号相关联的测试模式选择端口,测试模式选择信号选择正常模式或测试模式之一,每个模式都与将由输入端口接收的信号和输出端口发送的信号进行匹配相关联,其中,所述测试模式包括手动测试模式并且还包括非手动测试模式,其中在所述非手动测试模式下,优先级逻辑模块使用测试逻辑从多个输入产生多个输出;
可配置的优先级逻辑结构,其中,优先级逻辑电路将输入端口之一映射到输出端口之一。
2.根据权利要求1的优先级逻辑模块,其中,优先级逻辑模块包括复杂可编程逻辑器件CPLD。
3.根据权利要求1的优先级逻辑模块,其中,优先级逻辑结构是优先级逻辑模块内的组件,以及配置优先级逻辑结构包括修改至少一个逻辑组件。
4.根据权利要求1的优先级逻辑模块,其中,优先级逻辑结构在制造时可配置。
5.根据权利要求1的优先级逻辑模块,其中,优先级逻辑模块不可现场编程。
6.根据权利要求1的优先级逻辑模块,其中,优先级逻辑模块进一步包括测试输出端口。
7.根据权利要求1的优先级逻辑模块,其中,优先级逻辑模块被配置为发送至少一个输出信号,该至少一个输出信号从由与最低优先级相关联的输入端口接收的输入信号产生。
8.根据权利要求1的优先级逻辑模块,其中,优先级逻辑模块为了在1E级核过程控制系统中使用而被认证,输入端口被配置为接收包括多个输入对的1E级信号,以及输出端口被配置为发送包括多个输出对的信号。
9.根据权利要求8的优先级逻辑模块,包括每个都被配置为接收与优先级相关联的输入对的四个输入端口,被配置为向传动设备发送一个输出对的一个输出端口,以及被配置为向测试设备发送一个测试输出对的一个测试输出端口。
10.根据权利要求9的优先级逻辑模块,其中,与最高优先级输入端口相关联的输入对包括信号输入1A、输入1B,与第二高优先级输入端口相关联的输入对包括信号输入2A、输入2B,与第三高优先级输入端口相关联的输入对包括信号输入3A、输入3B,与第四高优先级输入端口相关联的输入对包括信号输入4A、输入4B,测试模式选择是被设置为‘0’的信号,输出对包括输出1A、输出1B,测试输出对包括测试输出1A、测试输出1B,输出对和测试输出对从输入对产生,以及以下表格表示优先级逻辑结构的功能行为
表中‘1’表示‘1’信号,‘0’表示‘0’信号,而‘x’表示在产生输出对期间不考虑信号的状态。
11.根据权利要求9的优先级逻辑模块,其中,与最高优先级输入端口相关联的输入对包括信号输入1A、输入1B,与第二高优先级输入端口相关联的输入对包括信号输入2A、输入2B,与第三高优先级输入端口相关联的输入对包括信号输入3A、输入3B,与第四高优先级输入端口相关联的输入对包括信号输入4A、输入4B,测试模式选择是被设置为‘1’的信号,输出对包括输出1A、输出1B,测试输出对包括测试输出1A、测试输出1B,输出对和测试输出对从输入对产生,以及以下表格表示优先级逻辑结构的功能行为
表中‘1’表示‘1’信号,‘0’表示‘0’信号,而‘x’表示在产生输出对期间不考虑信号的状态。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/945,660 | 2010-11-12 | ||
US12/945,660 US8527668B2 (en) | 2010-11-12 | 2010-11-12 | Priority logic module |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102543226A CN102543226A (zh) | 2012-07-04 |
CN102543226B true CN102543226B (zh) | 2015-08-19 |
Family
ID=45002683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110356396.XA Active CN102543226B (zh) | 2010-11-12 | 2011-11-11 | 优先级逻辑模块 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8527668B2 (zh) |
EP (1) | EP2453576B1 (zh) |
KR (2) | KR101346198B1 (zh) |
CN (1) | CN102543226B (zh) |
RU (1) | RU2595908C2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2762545C1 (ru) * | 2021-04-02 | 2021-12-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8699653B2 (en) * | 2011-10-24 | 2014-04-15 | Westinghouse Electric Company, Llc | Method of achieving automatic axial power distribution control |
US10289186B1 (en) * | 2013-10-31 | 2019-05-14 | Maxim Integrated Products, Inc. | Systems and methods to improve energy efficiency using adaptive mode switching |
US11209897B2 (en) * | 2014-04-25 | 2021-12-28 | Lenovo (Singapore) Pte. Ltd. | Strengthening prediction confidence and command priority using natural user interface (NUI) inputs |
US9927784B2 (en) | 2014-12-04 | 2018-03-27 | At&T Intellectual Property I, L.P. | Ubiquitous computing methods and apparatus |
US10268613B2 (en) * | 2016-02-23 | 2019-04-23 | Lockheed Martin Corporation | Redundant control system devoid of programmable devices |
CN106527392B (zh) * | 2016-10-21 | 2019-03-26 | 福建福清核电有限公司 | 一种优先级逻辑模块检测装置及方法 |
EP3576103A4 (en) * | 2017-01-24 | 2020-08-19 | China Techenergy Co., Ltd | PROCEDURE FOR MANAGING THE PRIORITY OF A NUCLEAR POWER PLANT |
CN111464461B (zh) * | 2019-01-22 | 2022-05-03 | 清华大学 | 用于交换机的优先级调度方法和装置 |
CN110460542B (zh) * | 2019-08-13 | 2022-01-14 | 中核控制系统工程有限公司 | 核电厂dcs系统级联数据交换系统及其数据交换方法 |
CN111308935B (zh) * | 2020-02-27 | 2021-01-29 | 北京广利核系统工程有限公司 | 一种优先级管理产品自动测试装置及方法 |
CN113571218A (zh) * | 2021-07-08 | 2021-10-29 | 中国核电工程有限公司 | 一种核电站的优先级选择系统 |
CN113488211B (zh) * | 2021-07-15 | 2022-09-27 | 华能山东石岛湾核电有限公司 | 基于macs6平台用于高温气冷堆厂用水系统的控制方法 |
CN115497654B (zh) * | 2022-09-19 | 2023-09-12 | 中国核动力研究设计院 | 一种反应堆保护系统ecp手动指令的试验方法、装置及系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1181524A (zh) * | 1997-09-08 | 1998-05-13 | 刘从章 | 一种新型逻辑控制器及其逻辑控制方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745539A (en) | 1995-11-14 | 1998-04-28 | Westinghouse Electric Corporation | Apparatus and method for prioritization of multiple commands in an instrumentation and control system |
US6324676B1 (en) * | 1999-01-14 | 2001-11-27 | Xilinx, Inc. | FPGA customizable to accept selected macros |
ES2297050T3 (es) * | 2001-09-24 | 2008-05-01 | Westinghouse Electric Company Llc | Modulo de interfaz para un componente controlado. |
US6842669B2 (en) * | 2001-09-24 | 2005-01-11 | Westinghouse Electric Company Llc | Component interface module |
US7093168B2 (en) * | 2002-01-22 | 2006-08-15 | Honeywell International, Inc. | Signal validation and arbitration system and method |
US7890946B2 (en) * | 2004-05-11 | 2011-02-15 | Microsoft Corporation | Efficient patching |
US7084660B1 (en) * | 2005-04-04 | 2006-08-01 | International Business Machines Corporation | System and method for accelerated detection of transient particle induced soft error rates in integrated circuits |
KR100926013B1 (ko) | 2007-08-31 | 2009-11-11 | 두산중공업 주식회사 | 현장기기연계모듈 |
-
2010
- 2010-11-12 US US12/945,660 patent/US8527668B2/en active Active
-
2011
- 2011-11-10 EP EP11188718.8A patent/EP2453576B1/en active Active
- 2011-11-10 RU RU2011145767/08A patent/RU2595908C2/ru active
- 2011-11-11 CN CN201110356396.XA patent/CN102543226B/zh active Active
- 2011-11-14 KR KR1020110118518A patent/KR101346198B1/ko active IP Right Grant
-
2013
- 2013-06-13 KR KR1020130067820A patent/KR102019484B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1181524A (zh) * | 1997-09-08 | 1998-05-13 | 刘从章 | 一种新型逻辑控制器及其逻辑控制方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2762545C1 (ru) * | 2021-04-02 | 2021-12-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Also Published As
Publication number | Publication date |
---|---|
EP2453576A3 (en) | 2012-08-15 |
EP2453576B1 (en) | 2019-02-20 |
US20120124255A1 (en) | 2012-05-17 |
KR20130080464A (ko) | 2013-07-12 |
US8527668B2 (en) | 2013-09-03 |
KR101346198B1 (ko) | 2014-01-02 |
CN102543226A (zh) | 2012-07-04 |
RU2595908C2 (ru) | 2016-08-27 |
RU2011145767A (ru) | 2013-05-20 |
EP2453576A2 (en) | 2012-05-16 |
KR102019484B1 (ko) | 2019-09-06 |
KR20120051597A (ko) | 2012-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102543226B (zh) | 优先级逻辑模块 | |
US20070033552A1 (en) | Method for detecting flaws in a functional verification plan | |
CN113449480A (zh) | 被配置为支持多租户的远程信任锚的可编程集成电路 | |
EP3945448A1 (en) | Methods and systems for fault injection testing of an integrated circuit hardware design | |
US10719657B1 (en) | Process design kit (PDK) with design scan script | |
CN105143895A (zh) | 从交互式图形用户界面中自动生成测试类预编译头 | |
EP3385735B1 (en) | Device and method for detecting points of failures | |
US20140109029A1 (en) | Mixed signal ip core prototyping system | |
CN110321292A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
JP2018189641A (ja) | ソフトウェアアプリケーションプログラミングインタフェース(api)を用いた自動テスト機能のユーザによる制御 | |
CN103324568A (zh) | 用于测试程序的方法和装置 | |
US20160239278A1 (en) | Generating a schedule of instructions based on a processor memory tree | |
Jung et al. | Development of field programmable gate array-based reactor trip functions using systems engineering approach | |
US10614193B2 (en) | Power mode-based operational capability-aware code coverage | |
CN101784905B (zh) | 用于对片上系统的制造进行控制的设计信息的验证 | |
CN104424379A (zh) | 验证部分良好的电压岛结构 | |
Kharchenko et al. | Cyber security of FPGA-based NPP I&C systems: Challenges and solutions | |
US8751985B1 (en) | Hierarchical layout versus schematic (LVS) comparison with extraneous device elimination | |
US9672094B1 (en) | Interconnect circuitry fault detection | |
US10380303B2 (en) | Power-aware dynamic encoding | |
US20200349304A1 (en) | Method, apparatus, device, and medium for implementing simulator | |
CN104636509A (zh) | 门级仿真中验证时序问题的方法 | |
Jung et al. | A practical application of NUREG/CR-6430 software safety hazard analysis to FPGA software | |
US10007489B1 (en) | Automated method identifying physical memories within a core or macro integrated circuit design | |
US20210012051A1 (en) | Circuit design visibility in integrated circuit devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Massachusetts, USA Patentee after: Schneider electronic systems, American Inc Address before: Massachusetts, USA Patentee before: Invensys System Inc. |