CN102542967B - 时序控制器及其驱动方法和使用该时序控制器的显示装置 - Google Patents

时序控制器及其驱动方法和使用该时序控制器的显示装置 Download PDF

Info

Publication number
CN102542967B
CN102542967B CN201110345964.6A CN201110345964A CN102542967B CN 102542967 B CN102542967 B CN 102542967B CN 201110345964 A CN201110345964 A CN 201110345964A CN 102542967 B CN102542967 B CN 102542967B
Authority
CN
China
Prior art keywords
frame period
data
clock
length
frequency change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110345964.6A
Other languages
English (en)
Other versions
CN102542967A (zh
Inventor
李松宰
金营镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102542967A publication Critical patent/CN102542967A/zh
Application granted granted Critical
Publication of CN102542967B publication Critical patent/CN102542967B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种时序控制器及其驱动方法和使用该时序控制器的显示装置。所述时序控制器包括：频率变化感测单元，测量第n-1帧周期的长度和第n帧周期的长度，并当第n-1帧周期与第n帧周期之间的长度差大于预定的第一阈值时，输出低逻辑电平的时序信号，其中n是等于或大于2的自然数；扫描时序控制信号输出单元，用于根据时序信号来输出扫描时序控制信号；以及数据时序控制信号输出单元，根据时序信号来控制数据驱动电路。

Description

时序控制器及其驱动方法和使用该时序控制器的显示装置
本申请要求享有于2010年12月13日提交的韩国专利申请No.10-2010-0126786的权益，为了所有目的将该申请的全部内容引入本文以供参考，如同在此完全阐述一样。
技术领域
本发明的实施方式涉及一种时序控制器、使用所述时序控制器的显示装置、以及用于驱动所述时序控制器的方法。
背景技术
随着信息社会的发展，对用于显示图像的各种类型的显示装置的需求日益增加。近来已使用诸如液晶显示器、等离子体显示装置以及有机发光二极管(OLED)显示器的各种平板显示器。
平板显示器的时序控制器接收来自主机系统的诸如时钟和数据使能信号的时序信号，产生用于控制数据驱动电路和扫描驱动电路中的每一个的控制信号。控制信号包括用于控制扫描驱动电路的扫描时序控制信号以及用于控制数据驱动电路的数据时序控制信号。数据驱动电路响应于数据时序控制信号将RGB数据转换为数据电压，并将数据电压输出到显示面板的数据线。扫描驱动电路响应于扫描时序控制信号顺序地将与数据电压同步的扫描脉冲提供给扫描线(或栅极线)。
可在平板显示器的驱动期间产生信道变化、外部输入模式的变化以及模拟信号与数字信号之间的转换。在这种情况下，有频率变化的时序信号输入至时序控制器。因为当时序信号的频率变化时数据使能信号不再输入至时序控制器，所以对应的发生频率变化的帧结束。因此，时序控制器使用具有变化的频率的时序信号来产生起始电压，响应于起始电压新帧开始。结果，当时序信号的频率变化时，时序控制器产生用于控制扫描驱动电路的不正常的输出，使得在一个帧周期期间只在第一至第k条纵行的某几条上显示图像，其中在1920×1080的分辨率下k是1080。
发明内容
根据本发明的一个方面，提供一种时序控制器，所述时序控制器包括：频率变化感测单元，被配置为测量第n-1帧周期的长度和第n帧周期的长度，并当第n-1帧周期的长度与第n帧周期的长度之间的差大于预定的第一阈值时，输出低逻辑电平的时序信号，其中n是等于或大于2的自然数；扫描时序控制信号输出单元，被配置为根据从所述频率变化感测单元输出的时序信号来输出用于控制显示面板的扫描驱动电路的扫描时序控制信号；以及数据时序控制信号输出单元，被配置为根据从主机计算机接收的时序信号来控制所述显示面板的数据驱动电路以及数据电压的极性。所述时序信号包括指示是否存在具有预定频率的数据的数据使能信号、具有预定频率的主时钟以及具有预定频率的内部时钟。
根据本发明的另一方面，提供一种显示装置，所述显示装置包括：显示面板，包括数据线以及与所述数据线交叉的扫描线；扫描驱动电路，被配置为顺序地将扫描脉冲输出至所述扫描线；数据驱动电路，被配置为将数字视频数据转换为数据电压并与扫描脉冲同步地将所述数据电压提供给所述数据线；以及时序控制器，被配置为控制所述扫描驱动电路的输出时序以及所述数据驱动电路的输出时序，所述时序控制器包括：频率变化感测单元，被配置为测量第n-1帧周期的长度和第n帧周期的长度，并当第n-1帧周期的长度与第n帧周期的长度之间的差大于预定的第一阈值时，输出低逻辑电平的时序信号，其中n是等于或大于2的自然数；扫描时序控制信号输出单元，被配置为根据从所述频率变化感测单元输出的时序信号来输出用于控制所述扫描驱动电路的扫描时序控制信号；以及数据时序控制信号输出单元，被配置为根据从主机计算机接收的时序信号来控制所述数据驱动电路以及所述数据电压的极性。所述时序信号包括指示是否存在具有预定频率的数据的数据使能信号、具有预定频率的主时钟以及具有预定频率的内部时钟。
根据本发明的又一方面，提供一种用于驱动时序控制器的方法，所述方法包括以下步骤：测量第n-1帧周期的长度和第n帧周期的长度，并当第n-1帧周期的长度与第n帧周期的长度之间的差大于预定的第一阈值时，输出低逻辑电平的时序信号，其中n是等于或大于2的自然数；根据输出的时序信号来输出用于控制显示面板的扫描驱动电路的扫描时序控制信号；以及根据从主机计算机接收的时序信号来控制所述显示面板的数据驱动电路以及数据电压的极性。所述时序信号包括指示是否存在具有预定频率的数据的数据使能信号、具有预定频率的主时钟以及具有预定频率的内部时钟。
附图说明
被包括来提供对本发明的进一步理解且并入并构成本申请的一部分的附图示出了本发明的多个实施方式，并且连同说明书一起用来解释本发明的原理。在附图中：
图1是示意性表示根据本发明示例性实施方式的显示装置的框图；
图2是图1所示的时序控制器的框图；
图3是表示根据本发明示例性实施方式的用于驱动时序控制器的方法的流程图；
图4是表示频率变化感测单元的数据使能信号和垂直消隐信号的波形图；以及
图5A和图5B是表示本发明示例性实施方式的仿真结果的波形图。
具体实施方式
现在将在下文中参照附图更充分地说明本发明，附图中示出了本发明的示例性实施方式。然而，本发明可以以多种不同的形式来具体实现，而不应将其视为仅仅局限于本文描述的实施方式。在整个说明书中，类似的附图标记表示类似的元件。在以下说明中，如果确认对于与本发明相关的已知功能或结构的详细说明会造成本发明的主题不清晰，将省略此详细说明。
可考虑说明书准备的方便来选择在下文描述中使用的元件的名称，因此，元件的名称可不同于在实际产品中使用的元件的名称。
图1是示意性表示根据本发明示例性实施方式的显示装置的框图。如图1所示，根据本发明示例性实施方式的显示装置包括：显示面板10、数据驱动电路、扫描驱动电路以及时序控制器20。
显示面板10包括数据线、与数据线交叉的扫描线(栅极线)、以及以矩阵形式布置的多个像素。薄膜晶体管(TFT)形成在数据线和扫描线的每一个交叉处。
显示面板10可作为平板显示器的显示面板来实现，所述平板显示器诸如液晶显示器(LCD)、场致发射显示器(FED)、等离子体显示装置、包括无机电致发光元件和有机发光二极管(OLED)元件的电致发光装置(EL)、以及电泳显示器(EPD)。如果显示面板10作为液晶显示器的显示面板来实现，则背光单元是必不可少的。背光单元可以作为直下式背光单元或侧光式背光单元来实现。以下，利用液晶显示器的显示面板作为例子来说明显示面板10。也可以使用其他种类的显示面板。
数据驱动电路包括多个源极驱动器集成电路(IC)30。源极驱动器IC 30接收来自时序控制器20的数字视频数据RGB。源极驱动器IC 30响应于从时序控制器20接收的源极时序控制信号将数字视频数据RGB转换为伽马补偿电压并产生数据电压。源极驱动器IC 30与扫描脉冲同步地将数据电压提供给显示面板10的数据线。可通过玻载芯片(COG)工艺或带式自动接合(TAB)工艺将源极驱动器IC 30与显示面板10的数据线连接。
扫描驱动电路包括电平移位器40以及板内选通(GIP)驱动电路50，它们连接在时序控制器20和显示面板10的栅极线之间。电平移位器40将从时序控制器20接收的栅极移位时钟GCLK的晶体管-晶体管-逻辑(TTL)电平电压进行电平移位，使其成为栅极高电压VGH和栅极低电压VGL。GIP驱动电路50接收来自时序控制器20的栅极移位时钟GCLK和起始电压VST。GIP驱动电路50将起始电压VST移位，使其与栅极移位时钟GCLK一致，并输出扫描脉冲。
通过板内选通(GIP)方法，在显示面板10的下基板上直接形成GIP驱动电路50。在GIP方法中，在印刷电路板(PCB)上安装电平移位器40。此外，可通过带式自动接合(TAB)方法，将GIP驱动电路50连接在显示面板10的扫描线和时序控制器20之间。
时序控制器20通过接口接收来自主机计算机的数字视频数据RGB，所述接口诸如低压差分信令(LVDS)接口和最小化传输差分信令(TMDS)接口。时序控制器20将从主机计算机接收的数字视频数据RGB传输至源极驱动器IC 30。
时序控制器20通过LVDS接口接收电路或TMDS接口接收电路接收来自主机计算机的时序信号，所述时序信号诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、主时钟MCLK和内部时钟。主时钟MCLK和内部时钟分别是具有预定频率的信号，数据使能信号DE是指示是否存在具有预定频率的数据的信号。基于从主机计算机接收的时序信号，时序控制器20输出用于控制扫描驱动电路的扫描时序控制信号。基于从主机计算机接收的时序信号，时序控制器20输出用于控制源极驱动器IC 30和控制数据电压的极性的数据时序控制信号。时序控制器20包括用于输出扫描时序控制信号的扫描时序控制器120和用于输出数据时序控制信号的数据时序控制器。稍后将参照图2详细说明扫描时序控制器120。
扫描时序控制信号包括起始电压VST、栅极移位时钟GCLK等。起始电压VST被输入至GIP驱动电路50并控制移位起始时机。栅极移位时钟GCLK被输入至电平移位器40并由电平移位器40电平移位。然后栅极移位时钟GCLK被输入至GIP驱动电路50并用作用于移位起始电压VST的时钟。
数据时序控制信号包括源极起始脉冲、源极采样时钟、极性控制信号、源极输出使能信号等。源极起始脉冲控制源极驱动器IC 30的移位起始时机。源极采样时钟基于其上升沿或下降沿控制在源极驱动器IC 30内部的数据的采样时序。极性控制信号控制从源极驱动器IC 30输出的数据电压的极性。如果在时序控制器20与源极驱动器IC 30之间的数据传输接口是迷你LVDS接口标准，则可省略源极起始脉冲和源极采样时钟。
图2是图1所示的时序控制器20的扫描时序控制器120的框图。如图2所示，扫描时序控制器120包括频率变化感测单元121和扫描时序控制信号输出单元122。
频率变化感测单元121接收在时序控制器20的内部或外部的电压受控振荡器(VCO)中产生的时序信号，所述时序信号诸如数据使能信号DE、主时钟MCLK以及VCO时钟VCO CLK。频率变化感测单元121测量第n-1帧周期的长度与第n帧周期的长度之间的差，其中n是等于或大于2的自然数。当第n-1帧周期与第n帧周期之间的长度差大于预定的第一阈值时，频率变化感测单元121屏蔽输入时序信号。信号的屏蔽指的是时序信号作为具有低逻辑电平(或“0”)的信号而被输出。当在第n-1帧周期期间产生的数据使能信号的计数值大于预定的第二阈值，且在第n帧周期期间产生的数据使能信号的计数值大于预定的第二阈值时，频率变化感测单元121不加改变地输出所输入的时序信号。
扫描时序控制信号输出单元122根据从频率变化感测单元121输出的时序信号来输出扫描时序控制信号。扫描时序控制信号包括起始电压VST和栅极移位时钟GCLK。
以下将参照图3和图4详细说明扫描时序控制器120的频率变化感测单元121。
图3是表示根据本发明的示例性实施方式的用于驱动时序控制器的方法的流程图。图4是表示频率变化感测单元的数据使能信号和垂直消隐信号的波形图。结合图2来说明根据本发明的示例性实施方式的用于驱动时序控制器的方法。
频率变化感测单元121接收时序信号，所述时序信号诸如数据使能信号DE、主时钟MCLK以及内部时钟例如VCO时钟VCO CLK。如图4所示，当在与预定时间的周期A相等的周期期间或者在比预定时间的周期A长的周期期间不产生数据使能信号DE时，频率变化感测单元121在预定时间的周期A之后产生垂直消隐信号。频率变化感测单元121把从一个垂直消隐信号的产生起始时间点到下一个垂直消隐信号的产生起始时间点的期间判定为一个帧周期。
频率变化感测单元121测量第n-1帧周期Fn-1的长度与第n帧周期Fn的长度之间的差。如图3所示，在步骤S101，频率变化感测单元121对在第n-1帧周期Fn-1期间产生的主时钟MCLK或VCO时钟VCO CLK的数量进行计数，并对在第n帧周期Fn期间产生的主时钟MCLK或VCO时钟VCO CLK的数量进行计数。
频率变化感测单元121计算第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差，从而利用计数值差来测量第n-1帧周期Fn-1与第n帧周期Fn之间的长度差。在步骤S102，如由下述公式1所表示，频率变化感测单元121判断第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差是否大于预定的第一阈值TH1。预定的第一阈值TH1可被确定为能够判定第n-1帧周期Fn-1与第n帧周期Fn之间的长度差的值，并可通过初步实验来确定。
[公式1]
|CFn-1-CFn|＞TH1
如图3所示，当第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差等于或小于预定的第一阈值TH1时，则进入步骤S107，频率变化感测单元121在不改变时序信号的条件下输出时序信号。另一方面，当第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差大于预定的第一阈值TH1时，则进入步骤S103，频率变化感测单元121对在n-1帧周期Fn-1期间产生的数据使能信号DE的数量进行计数。
如图3所示，在步骤S104，如由下述公式2所表示，频率变化感测单元121判断在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1是否等于或大于预定的第二阈值TH2。
[公式2]
DE-CNTn-1≥TH2
当在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1小于预定的第二阈值TH2时，则进入步骤S108，频率变化感测单元121屏蔽时序信号的输出。也就是说，频率变化感测单元121输出低逻辑电平的时序信号。
另一方面，当在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1等于或大于预定的第二阈值TH2时，则进入步骤S105，频率变化感测单元121对在n帧周期Fn期间产生的数据使能信号DE的数量进行计数。
如图3所示，在步骤S106，如由下述公式3所表示，频率变化感测单元121判断在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn是否等于或大于预定的第二阈值TH2。预定的第二阈值TH2可被确定为能够将第n-1帧周期Fn-1和第n帧周期Fn判定为一个帧周期的值，并可被设置为显示面板10的纵行的数量。这是因为在一个帧周期期间产生与显示面板10的纵行的数量对应的数据使能信号。此外，预定的第二阈值TH2可因显示面板10的分辨率而改变并可通过初步实验来确定。
[公式3]
DE-CNTn≥TH2
当在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn小于预定的第二阈值TH2时，则进入步骤S108，频率变化感测单元121屏蔽时序信号的输出。也就是说，频率变化感测单元121输出低逻辑电平的时序信号。
另一方面，当在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn等于或大于预定的第二阈值TH2时，则进入步骤S107，频率变化感测单元121在不改变时序信号的条件下输出时序信号。
换句话说，当第n-1帧周期与第n帧周期之间的长度差大于预定的第一阈值TH1时，频率变化感测单元121判定时序信号的频率有变化。然而，当在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1小于预定的第二阈值TH2时，或当在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn小于预定的第二阈值TH2时，频率变化感测单元121判定时序信号的频率没有变化。
通常的频率变化会产生问题，这是因为在一个帧周期期间不产生与显示面板10的纵行一样多的数据使能信号DE。另一方面，在国家电视标准委员会(NTSC)制式与逐行倒相(PAL)制式之间的帧频率变化不会产生问题，这是因为在一个帧周期期间产生与显示面板10的纵行一样多的数据使能信号DE。因为可在NTSC制式与PAL制式之间的帧频率变化时执行正常的输出，所以帧频率变化不会产生问题。相应地，在本发明的实施方式中，当在一个帧周期期间产生与显示面板10的纵行一样多的数据使能信号DE时，不屏蔽输入信号。结果，本发明的实施方式可防止由于频率变化而导致的不正常的输出。此外，因为本发明的实施方式不将在NTSC制式与PAL制式之间的帧频率变化识别为频率变化，所以可产生正常的输出。输入帧频率在PAL制式下是50Hz，而在NTSC制式下是60Hz。
图5A和图5B是表示本发明的示例性实施方式的仿真结果的波形图。更具体地，图5A表示没有被频率变化感测单元121屏蔽的信号，而图5B表示被频率变化感测单元121屏蔽的信号。
在图5A和图5B中，CFn-1表示在第n-1帧周期Fn-1期间产生的VCO时钟VCO CLK的计数值，CFn表示在第n帧周期Fn期间产生的VCO时钟VCOCLK的计数值，FCNT_DIFF表示第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差，FDIFF_FLAG表示当第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差FCNT_DIFF大于预定的第一阈值TH1时产生的信号。此外，DE_CNTn-1表示在第n-1帧周期Fn-1期间产生的数据使能信号DE的计数值，DE_CNTn表示在第n帧周期Fn期间产生的数据使能信号DE的计数值，INVALID_FLAG表示当在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1小于预定的第二阈值TH2时，或当在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn小于预定的第二阈值TH2时产生的信号。此外，“VST”表示起始电压，“GCLK”表示栅极移位时钟，“MCLK”表示主时钟。
如图5A所示，频率变化感测单元121对在第n-1帧周期Fn-1期间产生的VCO时钟VCO CLK的数量进行计数，并对在第n帧周期Fn期间产生的VCO时钟VCO CLK的数量进行计数。频率变化感测单元121计算第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差FCNT_DIFF。当差FCNT_DIFF大于预定的第一阈值TH1时，频率变化感测单元121将差FCNT_DIFF产生为“1”，并产生信号FDIFF_FLAG。频率变化感测单元121对在第n-1帧周期Fn-1期间产生的数据使能信号DE的数量进行计数并对在第n帧周期Fn期间产生的数据使能信号DE的数量进行计数。图5A表示在一个帧周期期间产生12个数据使能信号DE的例子。因此，在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1为“12”，在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn为“12”。因为在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1和在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn都等于或大于预定的第二阈值TH2，所以频率变化感测单元121不产生信号INVALID_FLAG。因此，频率变化感测单元121不加改变地输出所输入的时序信号，扫描时序控制信号输出单元122正常地输出诸如起始电压VST和栅极移位时钟GCLK的扫描时序控制信号。
如图5B所示，频率变化感测单元121对在第n-1帧周期Fn-1期间产生的VCO时钟VCO CLK的数量进行计数，并对在第n帧周期Fn期间产生的VCO时钟VCO CLK的数量进行计数。频率变化感测单元121计算第n-1帧周期Fn-1的计数值CFn-1与第n帧周期Fn的计数值CFn之间的差FCNT_DIFF。当差FCNT_DIFF大于预定的第一阈值TH1时，频率变化感测单元121将差FCNT_DIFF产生为“1”，并产生信号FDIFF_FLAG。频率变化感测单元121对在第n-1帧周期Fn-1期间产生的数据使能信号DE的数量进行计数并对在第n帧周期Fn期间产生的数据使能信号DE的数量进行计数。图5B表示在一个帧周期期间产生12个数据使能信号DE的例子。因此，在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1为“12”，而在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn为“10”。因为在第n-1帧周期Fn-1中的数据使能信号DE的计数值DE_CNTn-1等于或大于预定的第二阈值TH2，而在第n帧周期Fn中的数据使能信号DE的计数值DE_CNTn小于预定的第二阈值TH2，所以频率变化感测单元121产生信号INVALID_FLAG。因此，频率变化感测单元121屏蔽所输入的时序信号的输出，并输出低(或“0”)逻辑电平的输入时序信号。此外，扫描时序控制信号输出单元122输出低(或“0”)逻辑电平的诸如起始电压VST和栅极移位时钟GCLK的扫描时序控制信号。
至此，本发明的示例性实施方式说明了GIP方式的平板显示器。也可使用其他方式。例如，在使用栅极驱动器IC的平板显示器中，当频率变化感测单元121感测到频率变化时，扫描时序控制信号输出单元122可输出高(或“1”)逻辑电平的栅极输出使能信号。
如上所述，根据本发明的示例性实施方式的显示装置当第n-1帧周期Fn-1与第n帧周期Fn之间存在长度差时输出低逻辑电平的输入时序信号。结果，根据本发明的示例性实施方式的显示装置可防止由频率变化而导致的异常输出。此外，根据本发明的示例性实施方式的显示装置当在第n-1帧周期中的数据使能信号的计数值和在第n帧周期中的数据使能信号的计数值都等于或大于预定的第二阈值时，不加改变地输出所输入的时序信号。结果，因为根据本发明的示例性实施方式的显示装置不将在NTSC制式与PAL制式之间的帧频率变化识别为频率变化，所以根据本发明的示例性实施方式的显示装置能够执行正常的输出。
尽管已经参考多个示例性的实施方式描述了实施方式，但是应当理解的是：可以由所属领域技术人员构思出属于本发明内容的原理范围内的大量其他改型和实施方式。尤其是，可以在本发明说明书、附图和所附权利要求书的范围内对主题组合方案的组成部件和/或布置作出各种变化和修改。除了组成部件和/或结构的变化和修改之外，替代使用对于所属领域技术人员而言也是显而易见的。

Claims (13)

1.一种时序控制器，包括：
频率变化感测单元，被配置为测量第n-1帧周期的长度和第n帧周期的长度，并当第n-1帧周期的长度与第n帧周期的长度之间的差大于预定的第一阈值时，输出低逻辑电平的时序信号，其中n是等于或大于2的自然数；
扫描时序控制信号输出单元，被配置为根据从所述频率变化感测单元输出的时序信号来输出用于控制显示面板的扫描驱动电路的扫描时序控制信号；以及
数据时序控制信号输出单元，被配置为根据从主机计算机接收的时序信号来控制所述显示面板的数据驱动电路以及数据电压的极性，
其中输入所述频率变化感测单元的时序信号包括指示是否存在具有预定频率的数据的数据使能信号、具有预定频率的主时钟以及具有预定频率的内部时钟，
其中当在第n-1帧周期期间产生的数据使能信号的数量的计数值以及在第n帧周期期间产生的数据使能信号的数量的计数值等于或大于预定的第二阈值时，所述频率变化感测单元在不改变所述输入所述频率变化感测单元的时序信号的条件下输出所述输入所述频率变化感测单元的时序信号。
2.根据权利要求1所述的时序控制器，其中所述扫描时序控制信号包括起始电压和栅极移位时钟。
3.根据权利要求1所述的时序控制器，其中所述频率变化感测单元对在第n-1帧周期期间产生的主时钟或内部时钟的数量进行计数，对在第n帧周期期间产生的主时钟或内部时钟的数量进行计数，以及测量第n-1帧周期的长度和第n帧周期的长度。
4.根据权利要求3所述的时序控制器，其中所述内部时钟是在电压受控振荡器(VCO)中产生的VCO时钟。
5.一种显示装置，包括：
显示面板，包括数据线以及与所述数据线交叉的扫描线；
扫描驱动电路，被配置为顺序地将扫描脉冲输出至所述扫描线；
数据驱动电路，被配置为将数字视频数据转换为数据电压并与所述扫描脉冲同步地将所述数据电压提供给所述数据线；以及
时序控制器，被配置为控制所述扫描驱动电路的输出时序以及所述数据驱动电路的输出时序，所述时序控制器包括：频率变化感测单元，被配置为测量第n-1帧周期的长度和第n帧周期的长度，并当第n-1帧周期的长度与第n帧周期的长度之间的差大于预定的第一阈值时，输出低逻辑电平的时序信号，其中n是等于或大于2的自然数；扫描时序控制信号输出单元，被配置为根据从所述频率变化感测单元输出的时序信号来输出用于控制所述扫描驱动电路的扫描时序控制信号；以及数据时序控制信号输出单元，被配置为根据从主机计算机接收的时序信号来控制所述数据驱动电路以及所述数据电压的极性，
其中输入所述频率变化感测单元的时序信号包括指示是否存在具有预定频率的数据的数据使能信号、具有预定频率的主时钟以及具有预定频率的内部时钟，
其中当在第n-1帧周期期间产生的数据使能信号的数量的计数值以及在第n帧周期期间产生的数据使能信号的数量的计数值等于或大于预定的第二阈值时，所述频率变化感测单元在不改变所述输入所述频率变化感测单元的时序信号的条件下输出所述输入所述频率变化感测单元的时序信号。
6.根据权利要求5所述的显示装置，其中所述扫描时序控制信号包括起始电压和栅极移位时钟。
7.根据权利要求5所述的显示装置，其中所述频率变化感测单元对在第n-1帧周期期间产生的主时钟或内部时钟的数量进行计数，对在第n帧周期期间产生的主时钟或内部时钟的数量进行计数，以及测量第n-1帧周期的长度和第n帧周期的长度。
8.根据权利要求7所述的显示装置，其中所述内部时钟是在电压受控振荡器(VCO)中产生的VCO时钟。
9.根据权利要求5所述的显示装置，其中所述显示面板被实现为液晶显示器、场致发射显示装置、等离子体显示装置、包括无机电致发光元件和有机发光二极管元件的电致发光装置、以及电泳显示装置的显示面板的其中之一。
10.一种用于驱动时序控制器的方法，包括以下步骤：
测量第n-1帧周期的长度和第n帧周期的长度，并且当第n-1帧周期的长度与第n帧周期的长度之间的差大于预定的第一阈值时，输出低逻辑电平的时序信号，其中n是等于或大于2的自然数；
根据输出的时序信号来输出用于控制显示面板的扫描驱动电路的扫描时序控制信号；以及
根据从主机计算机接收的时序信号来控制所述显示面板的数据驱动电路以及数据电压的极性，
其中所述从主机计算机接收的时序信号包括指示是否存在具有预定频率的数据的数据使能信号、具有预定频率的主时钟以及具有预定频率的内部时钟，
其中所述低逻辑电平的时序信号的输出包括当在第n-1帧周期期间产生的数据使能信号的数量的计数值以及在第n帧周期期间产生的数据使能信号的数量的计数值等于或大于预定的第二阈值时，在不改变所述从主机计算机接收的时序信号的条件下输出所述从主机计算机接收的时序信号。
11.根据权利要求10所述的方法，其中所述扫描时序控制信号包括起始电压和栅极移位时钟。
12.根据权利要求10所述的方法，其中所述低逻辑电平的时序信号的输出包括对在第n-1帧周期期间产生的主时钟或内部时钟的数量进行计数，对在第n帧周期期间产生的主时钟或内部时钟的数量进行计数，以及测量第n-1帧周期的长度和第n帧周期的长度。
13.根据权利要求12所述的方法，其中所述内部时钟是在电压受控振荡器(VCO)中产生的VCO时钟。
CN201110345964.6A 2010-12-13 2011-11-02 时序控制器及其驱动方法和使用该时序控制器的显示装置 Expired - Fee Related CN102542967B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100126786A KR101332484B1 (ko) 2010-12-13 2010-12-13 타이밍 콘트롤러와 이를 이용한 표시장치, 및 그 타이밍 콘트롤러의 구동방법
KR10-2010-0126786 2010-12-13

Publications (2)

Publication Number Publication Date
CN102542967A CN102542967A (zh) 2012-07-04
CN102542967B true CN102542967B (zh) 2015-05-06

Family

ID=46198889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110345964.6A Expired - Fee Related CN102542967B (zh) 2010-12-13 2011-11-02 时序控制器及其驱动方法和使用该时序控制器的显示装置

Country Status (3)

Country Link
US (1) US8970466B2 (zh)
KR (1) KR101332484B1 (zh)
CN (1) CN102542967B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350737B1 (ko) * 2012-02-20 2014-01-14 엘지디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 액정 표시 장치
KR20140023711A (ko) * 2012-08-17 2014-02-27 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR102011953B1 (ko) * 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
CN104517555B (zh) * 2013-09-26 2017-03-01 晨星半导体股份有限公司 运用于影像显示的时序控制器及其控制方法
KR102100915B1 (ko) * 2013-12-13 2020-04-16 엘지디스플레이 주식회사 표시장치를 위한 타이밍 제어장치 및 방법
JP2015184452A (ja) * 2014-03-24 2015-10-22 セイコーエプソン株式会社 表示駆動装置、表示駆動システム、集積回路装置及び表示駆動方法
TWI556202B (zh) * 2014-10-24 2016-11-01 友達光電股份有限公司 顯示器驅動裝置及顯示裝置的驅動方法
KR102345091B1 (ko) * 2014-12-26 2021-12-31 엘지디스플레이 주식회사 표시장치와 이의 구동방법
TWI566219B (zh) * 2016-02-04 2017-01-11 友達光電股份有限公司 顯示裝置及其驅動方法
CN108235098B (zh) * 2016-12-21 2020-09-04 杭州海康威视数字技术股份有限公司 一种显示同步方法及视频显示终端
CN107507552B (zh) * 2017-09-05 2019-08-09 京东方科技集团股份有限公司 一种信号处理方法和时序控制电路
CN110164355B (zh) * 2019-06-05 2022-10-14 京东方科技集团股份有限公司 控制信号输出电路及方法、阵列基板、显示装置
US11676521B2 (en) * 2020-06-16 2023-06-13 Xiamen Tianma Micro-Electronics Co., Ltd. Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1609942A (zh) * 2003-10-20 2005-04-27 富士通显示技术株式会社 液晶显示器
CN101409057A (zh) * 2007-10-10 2009-04-15 乐金显示有限公司 液晶显示装置及其驱动方法
CN101452684A (zh) * 2007-12-07 2009-06-10 乐金显示有限公司 液晶显示设备及其驱动方法
CN101465103A (zh) * 2007-12-21 2009-06-24 乐金显示有限公司 液晶显示器及其驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316974B1 (en) * 2000-08-26 2001-11-13 Rgb Systems, Inc. Method and apparatus for vertically locking input and output signals
KR20030084020A (ko) * 2002-04-24 2003-11-01 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
KR20050023851A (ko) * 2003-09-03 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 구동장치
JP4754166B2 (ja) * 2003-10-20 2011-08-24 富士通株式会社 液晶表示装置
KR100747668B1 (ko) * 2005-10-31 2007-08-08 삼성전자주식회사 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법
KR20080105672A (ko) * 2007-05-31 2008-12-04 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2009229961A (ja) * 2008-03-25 2009-10-08 Seiko Epson Corp 液晶表示制御装置及び電子機器
KR20100067389A (ko) * 2008-12-11 2010-06-21 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TWI462573B (zh) * 2010-07-27 2014-11-21 Mstar Semiconductor Inc 顯示時序控制電路及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1609942A (zh) * 2003-10-20 2005-04-27 富士通显示技术株式会社 液晶显示器
CN101409057A (zh) * 2007-10-10 2009-04-15 乐金显示有限公司 液晶显示装置及其驱动方法
CN101452684A (zh) * 2007-12-07 2009-06-10 乐金显示有限公司 液晶显示设备及其驱动方法
CN101465103A (zh) * 2007-12-21 2009-06-24 乐金显示有限公司 液晶显示器及其驱动方法

Also Published As

Publication number Publication date
KR20120065582A (ko) 2012-06-21
CN102542967A (zh) 2012-07-04
KR101332484B1 (ko) 2013-11-26
US8970466B2 (en) 2015-03-03
US20120146980A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
CN102542967B (zh) 时序控制器及其驱动方法和使用该时序控制器的显示装置
US9767747B2 (en) Display device and method of driving the same
CN104575417B (zh) 电光装置、其驱动方法以及电子设备
KR101839328B1 (ko) 평판표시장치 및 이의 구동회로
KR102490159B1 (ko) 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치
CN101187739B (zh) 液晶显示器件及其驱动方法
KR101941447B1 (ko) 평판 표시 장치
US8149205B2 (en) Circuit and method for driving an LCD panel capable of reducing water-like waveform noise
CN104575413A (zh) 显示装置及其驱动方法
CN101996553B (zh) 时序控制器、图像显示装置、以及复位信号输出方法
US20140320465A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
CN104751813A (zh) 液晶显示装置
CN101465103A (zh) 液晶显示器及其驱动方法
KR102147375B1 (ko) 액정표시장치 및 그 구동방법
KR101803575B1 (ko) 표시장치와 그 구동 방법
KR101635204B1 (ko) 표시장치와 그 파워 시퀀스 제어방법
KR20180044645A (ko) 게이트 구동 회로를 가지는 표시패널과 그 특성 모니터링 방법
KR20220064032A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
KR101510879B1 (ko) 표시장치
CN103578396A (zh) 显示装置及其驱动方法
KR101470627B1 (ko) 표시장치와 그 구동방법
CN102543019A (zh) 液晶显示装置的驱动电路及其驱动方法
KR101588897B1 (ko) 액정표시장치
CN100356236C (zh) 在宽模式液晶显示器件中的标准模式驱动方法
KR101213924B1 (ko) 액정표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150506

Termination date: 20181102

CF01 Termination of patent right due to non-payment of annual fee