CN102542334A - 基于忆阻器的汉明网电路 - Google Patents

Abstract

本发明公开了一种基于忆阻器的汉明网电路，要解决的技术问题是提出一种基于忆阻器的汉明网电路，具有简单的电路结构和较高的存储密度，并且非易失地存储样例模式，适于大规模神经网络应用。技术方案是本发明由编程电路、纳米交叉杆、运算放大器电路和胜者通吃电路组成；编程电路由一个地址译码器、N个与门和N个三态门组成，纳米交叉杆中由M条横向纳米线、N条纵向纳米线及M×N个忆阻器组成，运算放大器电路由N个独立的负反馈运算放大器电路组成，胜者通吃电路采用电压模式胜者通吃电路。本发明同时具备存储部件和计算部件的功能，样例模式在断电之后仍然保持在电路中，电路结构简洁，硬件复杂度低，具有更高的集成密度优势。

Description

基于忆阻器的汉明网电路

技术领域

本发明涉及神经网络硬件实现领域，特别涉及利用具有类似生物突触特性的忆阻器设计的汉明网电路。 

背景技术

汉明网是一种无反馈人工神经网络模型，具有最大相似度分类器的功能，可以从一组二进制样例模式中识别出与输入模式最相似的一个模式。汉明网由两层网络组成。第一层是前馈层，用于存储所有的样例模式，并以每个样例模式为权值向量，分别对输入模式进行加权求和运算。第二层是竞争层，用于对前馈层提供的加权求和运算结果进行判断，挑选出结果中最大值进行放大，同时对其它结果进行衰减。作为人工神经网络中最典型的模型，汉明网在模式识别等领域具有重要的意义。 

硬件电路实现是人工神经网络得到高效应用的关键。目前已有基于传统CMOS电路设计的汉明网电路被提出。传统汉明网电路中需要专门的SRAM存储部件来存储汉明网的样例模式。汉明网的规模(即样例模式的个数)取决于SRAM存储器的容量。在进行模式识别前，执行存储器的写操作，将样例模式写入存储器；进行模式识别时，执行存储器的读操作，将样例模式信息读出进行运算。存储器的读、写操作通过外部输入的模式选择信号进行切换。 

然而传统汉明网电路在实现大规模人工神经网络方面面临严峻的挑战。首先，通过传统CMOS电路设计神经元电路的硬件开销较大。例如通过SRAM存储器模拟神经元突触的记忆效应时，需要6个晶体管。同时汉明网复杂的连接结构给CMOS电路的设计造成了极大的困难。其次，随着CMOS技术的特征尺寸不断缩小，电迁移现象、漏电流效应、量子效应等物理效应对电路特性的影响日益显现。这使得通过提高CMOS电路的集成密度来实现更大规模的神经网络电路面临巨大的挑战。第三，传统汉明网电路的设计中采用的SRAM存储器是易失性的，一旦断电将丢失所有的样例模式。每次使用时，需要重新输入样例模式，给操作和运算造成不便。 

面对传统CMOS电路在设计硬件神经网络时遇到的困难，忆阻器的发现给汉 明网电路的设计带来了新的解决途径。忆阻器是一种新型的纳米电子器件，被认为是与电阻、电容和电感并列的第四种基本电路元件。忆阻器与电阻具有相同的量纲，但是在外加电压条件下，忆阻器的电阻值可以被编程，且断电后电阻值可以保持，因而可以用于存储信息。这种特性与生物神经元突触的学习和记忆特性极为相似，在神经网络电路中可以有效地降低电路复杂度，简化电路的设计。同时，忆阻器的器件尺度是纳米级的，实现工艺也有别于传统CMOS技术，具有极高的集成密度优势，适合大规模神经网络对电路的要求。自2008年被HP实验室发现以来，忆阻器已经在硬件神经网络领域取得了很多重要的成果。但目前还没有基于忆阻器的汉明网电路被提出。 

发明内容

本发明所要解决的技术问题是：提出一种基于忆阻器的汉明网电路，具有简单的电路结构和较高的存储密度，并且非易失地存储样例模式，适于大规模神经网络应用。 

为解决上述技术问题，本发明的技术方案是：本发明汉明网电路采用忆阻器和CMOS电路混合设计实现，由编程电路、纳米交叉杆、运算放大器电路和胜者通吃电路四个部分组成。电路的输入输出端口包括一个模式选择输入端口、一个编程初始化输入端口、一个编程地址输入端口、一个电压输入端口和一个模式识别输出端口。模式选择输入端口从外部接收模式选择信号，该信号用于使汉明网电路工作在不同的模式。模式选择信号为低电平时汉明网电路处于编程模式，此时汉明网的所有样例模式被依次输入到汉明网电路中，并且被非易失地存储到相应的区域；模式选择信号为高电平时汉明网电路处于运算模式，此时电路对输入模式进行模式识别，完成汉明网的运算功能。编程初始化输入端口从外部接收编程初始化信号。编程地址输入端口在编程模式时从外部接收被编程的样例向量的地址即编程地址。电压输入端口在编程模式时从外部接收编程信号，在运算模式时从外部接收输入模式。模式识别输出端口在运算模式时输出模式识别的结果。 

编程电路与纳米交叉杆相连，它通过编程地址输入端口接收编程地址，通过模式选择输入端口从外部接收模式选择信号。当模式选择信号为低电平时，编程电路对编程地址进行译码，将译码结果与编程初始化信号按位进行与操作，结果输出给纳米交叉杆。纳米交叉杆与编程电路和运算放大器电路相连。在编程模式 下，纳米交叉杆内的忆阻器的电导值根据编程电路提供的输出结果和电压输入端口输入的编程信号发生变化，实现样例模式的输入和存储；在运算模式下，纳米交叉杆接收从电压输入端口输入的输入模式，以忆阻器存储的样例模式为权值，对输入模式进行加权求和运算，运算结果以电流形式输出到运算放大器电路。运算放大器电路与纳米交叉杆和胜者通吃电路相连，在运算模式下，将从纳米交叉杆获得的电流信号转换为电压信号，输出到胜者通吃电路。胜者通吃电路与运算放大器电路相连，在运算模式下对从运算放大器电路获得的电压信号进行胜者通吃运算，并通过模式识别输出端口输出汉明网模式识别的最终结果。 

编程电路由一个带使信号端 

的n输入、N输出的地址译码器、N个与门和N个三态门组成，其中N为电路中存储的样例模式的个数，N＝2ⁿ，n为编程地址的位数，为正整数。地址译码器应选择输出逻辑为负逻辑的二进制译码器。地址译码器的使能信号端 

与模式选择信号输入端相连，输入端接收从外部输入n位编程地址。地址译码器的每一个输出端分别输入到一个与门的一个输入端。所有与门的另一个输入端都与编程初始化信号输入端相连。每一个与门的输出端对应连接一个三态门。当模式选择信号为低电平时，地址译码器被使能，对输入的编程地址进行译码，译码的结果与编程初始化信号按位进行与操作，然后通过三态门输出到纳米交叉杆。当模式选择信号为高电平时，地址译码器关闭，三态门输出高阻态。 

纳米交叉杆中包含M(M为样例向量的位数)条横向纳米线、N条纵向纳米线及M×N个忆阻器，其中忆阻器应选择有阈值效应的忆阻器，阈值电压幅度为V_T，(阈值效应的忆阻器见Sung Hyun Jo等人在2010年第10期《NANO LETTERS》上发表的“Nanoscale Memristor Device as Synapse in Neuromorhpic Systems”)。忆阻器的连接应使得当在与横向纳米线相连一端施加正电压且在与纵向纳米线相连一端施加负电压时忆阻器电导值增加。每条纵向纳米线的一端与编程电路的一个三态门的输出端相连，另一端与运算放大器电路的一个输入端相连。当模式选择信号为低电平时，纵向纳米线接收从编程电路输出的电平信号。首先向编程电路输入低电平的编程初始化信号，则编程电路的N位输出信号全部为低电平。相 应地，所有纵向纳米线都被置为低电平。这时，电压输入端口从外部接收一组编程信号，施加到横向纳米线上。所有忆阻器的电导值在编程信号的作用下被初始化到状态G_OFF(设忆阻器电导值可以达到的变化范围为[G_OFF，G_ON]，G_OFF是忆阻器电导值可以达到的最低值，G_ON是忆阻器电导值可以达到的最高值)。然后向编程电路输入高电平的编程初始化信号，则编程电路的N位输出信号中有一位为低电平，其它位为高电平。相应地，有一列纵向纳米线被编程电路置为低电平(假设为第i列纵向纳米线，i为自然数，1≤i≤N)，即被编程电路选中，其余纵向纳米线被编程电路置为高电平。这时，电压输入端口从外部接收一组编程信号，施加到横向纳米线上，将与被选中的纵向纳米线相连的一列忆阻器从初始化状态分别编程到状态G_{H_i}或G_{L_i}。这一列M个忆阻器的电导值构成一个长度为M的向量，表示一个二进制样例模式。具体地，第i列中表示逻辑“1”的忆阻器的电导值被设为G_{H_i}： 

$G_{H\_i}=\frac{1}{R_F}\sqrt{\frac{C-x_i{\left(R_{R_F}{G}_{\mathrm{OFF}}\right)}^2}{y_i}}$

第i列中表示逻辑“0”的忆阻器的电导值G_{L_i}保持初始化状态G_OFF不变，即： 

G_{L_i}＝G_OFF

其中 

为运算放大器电路中负反馈电阻R_F的值，C是一个常数，取值为： 

x_i和y_i分别代表第i列忆阻器的电导值所表示的二进制样例模式中0和1的个数，满足：x_i+y_i＝M。当模式选择信号为高电平时，编程电路向纳米交叉杆输出高阻态。电压输入端口从外部接收一组电压幅度小于忆阻器阈值电压幅度的输入模式信号，施加到横向纳米线上。每一个忆阻器的电导值都不发生改变，仅在输入模式信号的作用下产生一个电流信号。每一列忆阻器上产生的电流汇聚到与该列忆阻器相连的纵向纳米线上，并输出到运算放大器电路中。假设施加在第j行(j为自然数，1≤j≤M)横向纳米线上的输入模式信号为V_j，即输入模式为(V₁，...V_j，...V_M)，假设位于第i列纵向纳米线与第j行 横向纳米线交叉点处的忆阻器的电导值为G_ji，即第i列忆阻器的电导值所表示的样例模式为(G_1i，...G_ji，...G_Mi)，则第i列纵向纳米线上的输出电流I_i为： 

$I_i=\underset{j=1}{\overset{M}{\mathrm{\Σ}}}{G}_{\mathrm{ji}}{V}_j$

这样实现了以该列忆阻器电导值所表示的样例模式为权值对输入模式进行的加权求和运算。 

运算放大器电路由N个独立的负反馈运算放大器电路组成，N个负反馈运算放大器电路分别与纳米交叉杆的N个纵向纳米线相连。每个负反馈运算放大器电路由一个带使能信号端EN的运算放大器和负反馈电阻R_F及同向输入端电阻R_T组成。使能信号端EN与模式选择信号输入端相连，当模式选择信号为低电平时，运算放大器的使能端EN被关闭。当模式选择信号为高电平时，运算放大器的反相端与纳米交叉杆的纵向纳米线相连，将纵向纳米线上的输出电流转换为电压信号，输出给胜者通吃电路。第i个负反馈运算放大器电路的输出电压为： 

$V_{\mathrm{OPA}\_i}=-R_{R_F}\underset{j=1}{\overset{M}{\mathrm{\Σ}}}{G}_{\mathrm{ji}}{V}_j$

胜者通吃电路采用Alexander等人在2001年ISCAS(International Symposium on Circuits and Systems)会议上发表的“CMOS current/voltage mode winner-take-all circuit with spatial filtering”文章中提出的电压模式胜者通吃电路。胜者通吃电路有N个输入信号和N个输出信号。输入端接收运算放大器电路输出的N个电压信号，对其进行胜者通吃运算，将N位的模式识别结果通过模式识别输出端口输出。 

采用本发明进行编程和模式识别运算的过程是： 

当对忆阻器进行编程时，首先对所有的样例模式从1开始依次编号，并编码成二进制形式的编程地址。然后，汉明网电路从外部接收处于低电平的模式选择信号，选通编程电路，关闭运算放大器电路。在对忆阻器进行编程之前，输入低电平的编程初始化信号，则编程电路的N位输出信号全部为低电平，将所有纵向纳米线都置于低电平0V，这时，电压输入端口从外部接收一组编程信号，施加到横向纳米线上，将所有忆阻器的电导值初始化到最小状态G_OFF。此时施加的编 程信号是幅度为V_P的负向电压脉冲，其中V_P大于忆阻器的阈值电压幅度V_T。由于每个忆阻器两端的电压差均为V_P(V_P＞V_T)，因而所有忆阻器的电导值都被修改为G_OFF。 

在完成对忆阻器电导值的初始化过程后，输入高电平的编程初始化信号。编程地址输入端在每个编程周期从外部接收一个样例模式的编程地址。根据编程电路中地址译码器的输出结果，三态门的输出端每次将纳米交叉杆中的一条纵向纳米线选中(假设为第i条纵向纳米线)，并将该纵向纳米线电平值设为低电平0V，将其余的纵向纳米线的电平值设为高电平V_H。同时，电压输入端口将从外部接收的编程信号施加到横向纳米线上，对与被选中的纵向纳米线相连的忆阻器进行编程，将忆阻器的电导值编程到状态G_{H_i}或G_{L_i}。此时施加的编程信号是幅度为V_P的正向电压脉冲，其中V_P大于忆阻器的阈值电压幅度V_T。此时，与被选中的纵向纳米线相连的一列忆阻器两端的电压差为V_P(V_P＞V_T)，因而其电导值被修改。而其它纵向纳米线由于连接高电平，与之相连的忆阻器两端的电压差为V_P-V_H＜V_T，因而电导值将不被修改。 

在完成对所有列忆阻器的编程后，即可进行模式识别运算。在进行模式识别时，模式选择信号将运算放大器选通，而将编程电路关闭。将代表二进制输入模式的电压信号施加到汉明网电路的电压输入端口。用电压V_one表示输入模式中的逻辑“1”，0V电压表示输入模式中的逻辑“0”，其中V_one＜0且|V_one|＜|V_T|。此时纳米交叉杆的每一条纵向纳米线和与其相连的一列忆阻器及负反馈运算放大器电路组成一个加权求和电路，对输入模式进行加权求和运算，实现汉明网前馈层的功能。 

胜者通吃电路的输出端输出N位模式识别结果，其中有一位模式识别结果的电平明显高于其它模式识别结果，假设为第i位。则纳米交叉杆中第i列忆阻器所表示的样例模式就是所有样例模式中与输入模式最接近的样例模式，从而完成汉明网的模式识别功能。 

在一次模式识别运算结束后，可以关闭电路的供电电源。在下一次模式识别运算开始时，不需要重复编程就可以直接进行模式识别运算。 

与现有技术相比，本发明可以达到以下技术效果： 

1、本发明采用纳米交叉杆结构电路同时具备存储部件和计算部件的功能，电路结构更加简洁，比传统CMOS电路的硬件复杂度低。 

2、本发明采用忆阻器存储汉明网样例模式，存储单元的电路尺寸更小，比传统CMOS电路具有更高的集成密度优势。

3、本发明采用的忆阻器具有非易失性存储的特点，使得样例模式在断电之后仍然保持在电路中。 

附图说明

图1是本发明中汉明网电路的结构示意图； 

图2是本发明中编程电路的电路示意图； 

图3是本发明中纳米交叉杆的电路示意图； 

图4是本发明中运算放大器电路的电路示意图。 

具体实施方式

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。 

图1是本发明中汉明网电路的结构示意图。本发明汉明网电路采用忆阻器和CMOS电路混合设计实现，由编程电路、纳米交叉杆、运算放大器电路和胜者通吃电路四个部分组成。电路的输入输出端口包括一个模式选择输入端口、一个编程初始化输入端口、一个编程地址输入端口、一个电压输入端口和一个模式识别输出端口。 

编程电路与纳米交叉杆相连，它通过编程地址输入端口接收编程地址，通过模式选择输入端口从外部接收模式选择信号，通过编程初始化输入端口从外部接收编程初始化信号。当模式选择信号为低电平时，编程电路对编程地址进行译码，将译码结果与编程初始化信号按位进行与操作，结果输出给纳米交叉杆。纳米交叉杆与编程电路和运算放大器电路相连。在编程模式下，编程电路提供的输出结果和电压输入端口输出的编程信号将纳米交叉杆内的忆阻器的电导值修改到指定状态，实现样例模式的输入和存储；在运算模式下，纳米交叉杆接收从电压输入端口输入的输入模式，以忆阻器存储的样例模式为权值，对输入模式进行加权 求和运算，运算结果以电流形式输出到运算放大器电路。运算放大器电路与纳米交叉杆和胜者通吃电路相连，在运算模式下，将从纳米交叉杆获得的电流信号转换为电压信号，输出到胜者通吃电路。胜者通吃电路与运算放大器电路相连，在运算模式下对从运算放大器电路获得的加权求和运算结果进行胜者通吃运算，并通过模式识别输出端口输出汉明网模式识别的最终结果。 

图2是本发明中编程电路的电路示意图。编程电路由一个带使信号端 

的n输入、N输出的地址译码器、N个与门和N个三态门组成，其中N为电路中存储的样例模式的个数，N＝2ⁿ，n为编程地址的位数，为正整数。地址译码器应选择输出逻辑为负逻辑的二进制译码器。地址译码器的使能信号端 

与模式选择信号输入端相连，输入端接收从外部输入n位编程地址。地址译码器的每一个输出端分别输入到一个与门的一个输入端。所有与门的另一个输入端都与编程初始化信号输入端相连。每一个与门的输出端对应连接一个三态门。当模式选择信号为低电平时，地址译码器被使能，对输入的编程地址进行译码，译码的结果与编程初始化信号按位进行与操作，然后通过三态门输出到纳米交叉杆。当模式选择信号为高电平时，地址译码器关闭，三态门输出高阻态。 

图3是本发明中纳米交叉杆的电路示意图。纳米交叉杆中包含M(M为样例向量的位数)条横向纳米线、N条纵向纳米线及M×N个忆阻器，其中忆阻器应选择具有阈值效应的类型(假设阈值电压幅度为V_T)。忆阻器的连接应使得当在与横向纳米线相连一端施加正电压且在与纵向纳米线相连一端施加负电压时忆阻器电导值增加。每条纵向纳米线的一端与编程电路的一个三态门的输出端相连，另一端与运算放大器电路的一个输入端相连。当模式选择信号为低电平时，纵向纳米线接收从编程电路输出的电平信号。首先向编程电路输入低电平的编程初始化信号，则编程电路的N位输出信号全部为低电平。相应地，所有纵向纳米线都被置为低电平。这时，电压输入端口从外部接收一组编程信号，施加到横向纳米线上。所有忆阻器的电导值在编程信号的作用下被初始化到最小状态G_OFF。然后向编程电路输入高电平的编程初始化信号，则编程电路的N位输出信号中有一位为低电平，其它位为高电平。相应地，有一列纵向纳米线被编程电路置为低 电平(假设为第i列纵向纳米线，i为自然数，1≤i≤N)，即被编程电路选中，其余纵向纳米线被编程电路置为高电平。这时，电压输入端口从外部接收一组编程信号，施加到横向纳米线上，将与被选中的纵向纳米线相连的一列忆阻器从初始化状态分别编程到状态G_{H_i}或G_{L_i}。这一列M个忆阻器的电导值构成一个长度为M的向量，用来表示一个二进制样例模式。 

当模式选择信号为高电平时，编程电路向纳米交叉杆输出高阻态。电压输入端口从外部接收一组电压幅度小于忆阻器阈值电压幅度的输入模式信号，施加到横向纳米线上。每一个忆阻器的电导值都不发生改变，仅在输入模式信号的作用下产生一个电流信号。每一列忆阻器上产生的电流汇聚到与该列忆阻器相连的纵向纳米线上，并输出到运算放大器电路中。假设施加在第j行(j为自然数，1≤j≤M)横向纳米线上的输入模式信号为V_j，即输入模式为(V₁，V₂，...V_M)，假设位于第i列纵向纳米线与第j行横向纳米线交叉点处的忆阻器的电导值为G_ji，即第i列忆阻器的电导值所表示的样例模式为(G_1i，...G_ji，...G_Mi)，则第i列纵向纳米线上的输出电流I_i为： 

$I_i=\underset{j=1}{\overset{M}{\mathrm{\Σ}}}{G}_{\mathrm{ji}}{V}_j$

这样实现了以该列忆阻器电导值所表示的样例模式为权值对输入模式进行的加权求和运算。 

图4是本发明中运算放大器电路的电路示意图。运算放大器电路由N个独立的负反馈运算放大器电路组成，N个负反馈运算放大器电路分别与纳米交叉杆的N个纵向纳米线相连。每个负反馈运算放大器电路由一个带使能信号端EN的运算放大器和负反馈电阻R_F及同向输入端电阻R_T组成。使能信号端EN与模式选择信号输入端相连，当模式选择信号为低电平时，运算放大器的使能端EN被关闭。当模式选择信号为高电平时，运算放大器的反相端与纳米交叉杆的纵向纳米线相连，将纵向纳米线上的输出电流转换为电压信号，输出给胜者通吃电路。第i个负反馈运算放大器电路的输出电压为： 

$V_{\mathrm{OPA}\_i}=-R_{R_F}\underset{j=1}{\overset{M}{\mathrm{\Σ}}}{G}_{\mathrm{ji}}{V}_j$ 。

Claims (4)

1.一种基于忆阻器的汉明网电路，其特征在于基于忆阻器的汉明网电路采用忆阻器和CMOS电路混合设计实现，由编程电路、纳米交叉杆、运算放大器电路和胜者通吃电路组成；电路的输入输出端口包括一个模式选择输入端口、一个编程初始化输入端口、一个编程地址输入端口、一个电压输入端口和一个模式识别输出端口；模式选择输入端口从外部接收模式选择输入信号，模式选择信号为低电平时汉明网电路处于编程模式，此时汉明网的所有样例模式被依次输入到汉明网电路中，并且被非易失地存储到相应的区域，模式选择信号为高电平时汉明网电路处于运算模式，此时电路对输入模式进行模式识别，完成汉明网的运算功能；编程初始化输入端口在编程时从外部接收编程初始化信号；编程地址输入端口在编程模式时从外部接收被编程的样例向量的地址即编程地址；电压输入端口在编程模式时从外部接收编程信号，在运算模式时从外部接收输入模式；模式识别输出端口在运算模式时输出模式识别的结果；

编程电路与纳米交叉杆相连，它通过编程地址输入端口接收编程地址，通过模式选择输入端口从外部接收模式选择信号；当模式选择信号为低电平时，编程电路对编程地址进行译码，将译码结果与编程初始化信号按位进行与操作，结果输出给纳米交叉杆；纳米交叉杆与编程电路和运算放大器电路相连，在编程模式下，纳米交叉杆内的忆阻器的电导值根据编程电路提供的输出结果和电压输入端口输入的编程信号发生变化，实现样例模式的输入和存储；在运算模式下，纳米交叉杆接收从电压输入端口输入的输入模式，以忆阻器存储的样例模式为权值，对输入模式进行加权求和运算，运算结果以电流形式输出到运算放大器电路；运算放大器电路与纳米交叉杆和胜者通吃电路相连，在运算模式下将从纳米交叉杆获得的电流信号转换为电压信号，输出到胜者通吃电路；胜者通吃电路与运算放大器电路相连，在运算模式下对从运算放大器电路获得的电压信号进行胜者通吃运算，并通过模式识别输出端口输出汉明网模式识别的最终结果；

编程电路由一个带使信号端

的n输入、N输出的地址译码器、N个与门和N个三态门组成，其中N为电路中存储的样例模式的个数，N＝2ⁿ，n为编程地址的位数，为正整数；地址译码器选择输出逻辑为负逻辑的二进制译码器；地址译码器的使能信号端

与模式选择信号输入端相连，输入端接收从外部输入n位编程地址；地址译码器的每一个输出端分别输入到一个与门的一个输入端；所有与门的另一个输入端都与编程初始化信号输入端相连，每个与门的输出端对应连接一个三态门；当模式选择信号为低电平时，地址译码器被使能，对输入的编程地址进行译码，译码的结果与编程初始化信号通过与门按位进行与操作，然后通过三态门输出到纳米交叉杆；当模式选择信号为高电平时，地址译码器关闭，三态门输出高阻态；

纳米交叉杆中包含M条横向纳米线、N条纵向纳米线及M×N个忆阻器，M为样例向量的位数，其中忆阻器应选择具有阈值效应的类型，阈值电压幅度为V_T，电导值可以达到的变化范围是[G_OFF，G_ON]，G_OFF是忆阻器电导值可以达到的最低值，G_ON是忆阻器电导值可以达到的最高值；忆阻器的连接应使得当在与横向纳米线相连一端施加正电压且在与纵向纳米线相连一端施加负电压时忆阻器电导值增加；每条纵向纳米线的一端与编程电路的一个三态门的输出端相连，另一端与运算放大器电路的一个输入端相连；当模式选择信号为低电平时，纵向纳米线接收从编程电路输出的电平信号；当编程电路接收到低电平的编程初始化信号时，编程电路的N位输出信号全部为低电平，所有纵向纳米线都被置为低电平，电压输入端口从外部接收一组编程信号，施加到横向纳米线上，所有忆阻器的电导值在编程信号的作用下被初始化到状态G_OFF；当编程电路接收到高电平的编程初始化信号时，编程电路的N位输出信号中有一位为低电平，其它位为高电平，相应有第i列纵向纳米线被编程电路置为低电平，i为自然数，1≤i≤N，其余纵向纳米线被编程电路置为高电平，电压输入端口从外部接收一组编程信号，施加到横向纳米线上，将与被选中的纵向纳米线相连的一列忆阻器从初始化状态分别编程到状态G_{H_i}或G_{L_i}，第i列M个忆阻器的电导值构成一个长度为M的向量，表示一个二进制样例模式；G_{H_i}是第i列中表示逻辑“1”的忆阻器的电导值，G_{L_i}是第i列中表示逻辑“0”的忆阻器的电导值；当模式选择信号为高电平时，编程电路向纳米交叉杆输出高阻态，电压输入端口从外部接收一组电压幅度小于忆阻器阈值电压幅度的输入模式信号，施加到横向纳米线上，每一个忆阻器的电导值都不发生改变，仅在输入模式信号的作用下产生一个电流信号，每一列忆阻器上产生的电流汇聚到与该列忆阻器相连的纵向纳米线上，并输出到运算放大器电路中；

运算放大器电路由N个独立的负反馈运算放大器电路组成，N个负反馈运算放大器电路分别与纳米交叉杆的N个纵向纳米线相连；每个负反馈运算放大器电路由一个带使能信号端EN的运算放大器和负反馈电阻R_F及同向输入端电阻R_T组成；使能信号端EN与模式选择信号输入端相连，当模式选择信号为低电平时，运算放大器的使能端EN被关闭，当模式选择信号为高电平时，运算放大器的反相端与纳米交叉杆的纵向纳米线相连，将纵向纳米线上的输出电流转换为电压信号，输出给胜者通吃电路；

胜者通吃电路采用电压模式胜者通吃电路，有N个输入信号和N个输出信号，输入端接收运算放大器电路输出的N个电压信号，对其进行胜者通吃运算，将N位的模式识别结果通过模式识别输出端口输出。

2.如权利要求1所述的基于忆阻器的汉明网电路，其特征在于所述

G_{L_i}＝G_OFF其中为运算放大器电路中负反馈电阻R_F的值，C是一个常数，取值为：x_i和y_i分别代表第i列忆阻器的电导值所表示的二进制样例模式中0和1的个数，满足：x_i+y_i＝M。

3.如权利要求1所述的基于忆阻器的汉明网电路，其特征在于所述即第i列忆阻器的电导值所表示的样例模式为(G_1i，...G_ji，...G_Mi)，j为自然数，1≤j≤M，第i列纵向纳米线上的输出电流I_i为：

$I_i=\underset{j=1}{\overset{M}{\mathrm{\Σ}}}{G}_{\mathrm{ji}}{V}_j$

V_j为施加在第j行横向纳米线上的输入模式信号，G_ji为位于第i列纵向纳米线与第j行横向纳米线交叉点处的忆阻器的电导值。

4.如权利要求1所述的基于忆阻器的汉明网电路，其特征在于第i个负反馈运算放大器电路的输出电压为：

$V_{\mathrm{OPA}\_i}=-R_{R_F}\underset{j=1}{\overset{M}{\mathrm{\Σ}}}{G}_{\mathrm{ji}}{V}_j$

V_j为施加在第j行横向纳米线上的输入模式信号，j为自然数，1≤j≤M，G_ji为位于第i列纵向纳米线与第j行横向纳米线交叉点处的忆阻器的电导值，

为运算放大器电路中负反馈电阻R_F的值。

Images