CN102510439B - 一种电流钳位电路漏电流自适应补偿装置 - Google Patents
一种电流钳位电路漏电流自适应补偿装置 Download PDFInfo
- Publication number
- CN102510439B CN102510439B CN201110370451.0A CN201110370451A CN102510439B CN 102510439 B CN102510439 B CN 102510439B CN 201110370451 A CN201110370451 A CN 201110370451A CN 102510439 B CN102510439 B CN 102510439B
- Authority
- CN
- China
- Prior art keywords
- signal
- clamp
- lower clamp
- clamp pulse
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种电流箝位电路漏电流自适应补偿装置,通过差值产生器统计出一段时间内上箝位脉冲信号与下箝位脉冲信号为1的时间差,该值反映了上箝位脉冲信号/下箝位脉冲信号箝位时的漏电流的大小,然后在辅助信号发生器中产生与时间差成正比的、频率高于上箝位脉冲信号/下箝位脉冲信号的上箝位辅助信号或下箝位信号辅助信号,最后将上箝位辅助信号/下箝位辅助信号分别与上箝位脉冲信号/下箝位脉冲信号进行混合,得到调整后的上下箝位脉冲信号。由于调整后的上下箝位脉冲信号中有频率高于上箝位脉冲信号/下箝位脉冲信号的上箝位辅助信号/下箝位辅助信号,这样可以有效地补偿两个箝位脉冲信号间的漏电流,使模拟视频信号保持在一个固定的电平。
Description
技术领域
本发明属于模拟视频信号接收中的模数转换前端技术领域,更为具体地讲,涉及一种电流箝位电路漏电流自适应补偿装置。
背景技术
模数转换前端包括模数转换器以及对应的配套电路如钳位电路,可编程增益电路,抗干扰滤波器等。它是现代数字处理系统的信号源提供者,其提供的信号的好坏会直接决定整个系统的性能。同时数字信号处理系统的发展也为这些模拟模块的优化运行提供了更多的可能性。
模拟视频信号接收中的典型的模数转换前端如图1所示,包括模拟前端100和数字电路端200。数字电路端200的箝位数字子电路210会检测信号的一些信息来反馈给模拟前端100。其中最典型的如:电流钳位电路120的上箝位脉冲信号Up/下箝位脉冲信号Down。钳位电路是根据信号中的一些基本特征如同步信号或者消隐信号的电平来微调送给模数转换器(ADC)的模拟信号的电平,使得数字化后的信号的同步信号或者消隐信号的电平稳定在一个固定的水平上。
同时在模拟前端,钳位电路分为电压钳位电路130和电流钳位电路120。电压钳位多用于模拟前端稳定初期,具有很好的鲁棒性,但是到了模拟前端稳定后,其性能会达到一个极限,无法进行进一步的精确调整。因此为了提高系统性能,当模拟前端100收敛到一定程度后通常采用电流钳位方式提供更加精准的钳位。
具体来讲,模拟视频信号经过模拟信号分路器110进入电流箝位电路120中,电流箝位电路120包括恒流源121、122以及控制恒流源121、122通断的开关,上箝位脉冲信号Up/下箝位脉冲信号Down控制恒流源121、122的通断开关使其向模拟信号输入正电流或负电流,通过控制上箝位脉冲信号Up/下箝位脉冲信号Down的脉冲宽度,可以调节输入正电流或负电流量,从而到达调整模拟视频信号电平的目的。同时,电压钳位电路130也对输入信号进行箝位,通过箝位模式选择信号选择电流箝位还是电压箝位,箝位模式选择信号直接控制电压钳位电路130工作与不工作,箝位模式选择信号通过非门取反后,控制恒流源121、122的通断开关工作与不工作,这样电压箝位工作时,电流箝位是不工作的,通常初期选择电压箝位,稳定后选择电流箝位。
经过箝位后的模拟视频信号,经过模拟抗混叠低通滤波器(RC)140滤波后,在增益编程放大器(PGA)150中进行放大,其放大由编程增益控制。参考信号电路160向增益编程放大器(PGA)150提供参考电压和时钟信号,同时也向ADC 170以及数字电路端200提供时钟信号。放大后的模拟视频信号经过ADC 170进行模数转换后,输出数字视频信号到数字电路端200。
但对于电流钳位电路110由于在实际的模拟前端100中,尤其是在广泛应用的大规模集成电路中,电流钳位电路110的充放电往往由模拟器件实现,不可避免地会有漏电流,这样就会造成模拟前端的稳定态时需要一个箝位处理来补偿这部分漏电流。但是这就带来一个问题,由于业界通用的处理方法为每行固定箝位一次,因此,如果器件漏电流过大,在下一个箝位脉冲信号到来之前,模拟视频信号已经被衰减很多,这样就可能在屏幕上明显的看到左边的图像比右边的亮。
发明内容
本发明的目的在于克服现有技术的不足,提供一种电流箝位电路漏电流自适应补偿装置,用以补偿两个箝位脉冲信号间的漏电流,使模拟视频信号保持在一个固定的电平。
为实现上述目的,本发明电流箝位电路漏电流自适应补偿装置,其特征在于,包括:
一差值产生器,用于统计一段时间内上箝位脉冲信号与下箝位脉冲信号为1的时间差;其中,1表示控制箝位电路中恒流源的通断开关工作的电平,所述一段时间是比上下箝位脉冲信号周期长的时间;
一辅助信号发生器,用于根据差值产生器得到的时间差,产生频率高于上箝位脉冲信号/下箝位脉冲信号的上箝位辅助信号或下箝位辅助信号:
当时间差为正,上箝位脉冲信号比下箝位脉冲信号为1的时间长,则输出上箝位辅助信号,其为1的时间与时间差的绝对值成正比;当时间差为负,上箝位脉冲信号比下箝位脉冲信号为1的时间短,则输出下箝位辅助信号,其为1的时间与时间差的绝对值成正比;
一脉冲混合器,用于将上箝位辅助信号与上箝位脉冲信号或下箝位辅助信号与下箝位脉冲信号进行混合,得到调整后的上箝位脉冲信号或下箝位脉冲信号:
调整后的上箝位脉冲信号在上箝位脉冲信号为1,或上箝位辅助信号为1并且下箝位脉冲信号为0时,为1,其余为0;调整后的下箝位脉冲信号在下箝位脉冲信号为1,或下箝位辅助信号为1并且上箝位脉冲信号为0时,为1,其余为0;其中,0表示控制箝位电路中恒流源的通断开关不工作的电平;
用调整后的上箝位脉冲信号代替上箝位脉冲信号、调整后的下箝位脉冲信号代替下箝位脉冲信号对箝位电路中恒流源进行控制。
本发明的发明目的是这样实现的:
本发明电流箝位电路漏电流自适应补偿装置,通过差值产生器统计出一段时间内上箝位脉冲信号与下箝位脉冲信号为1的时间差,该值反映了上箝位脉冲信号/下箝位脉冲信号箝位时的漏电流的大小,然后在辅助信号发生器中产生与时间差成正比的、频率高于上箝位脉冲信号/下箝位脉冲信号的上箝位辅助信号或下箝位信号辅助信号,最后将上箝位辅助信号/下箝位辅助信号分别与上箝位脉冲信号/下箝位脉冲信号进行混合,得到调整后的上下箝位脉冲信号。由于调整后的上下箝位脉冲信号中有频率高于上箝位脉冲信号/下箝位脉冲信号的上箝位辅助信号/下箝位辅助信号,这样可以有效地补偿两个箝位脉冲信号间的漏电流,使模拟视频信号保持在一个固定的电平。
附图说明
图1是传统的数模转换前端的原理框图;
图2是应用本发明电流箝位电路漏电流自适应补偿装置的一数模转换前端的原理框图;
图3是图2所示电流箝位电路漏电流自适应补偿装置的一种具体实施方式原理框图;
图4是图3所示的系统时钟、触发信号t以及上箝位脉冲信号和下箝位脉冲信号的时序图;
图5是图3所示的加权计算单元的原理框图;
图6是脉冲间隔可调而脉宽固定的辅助信号发生器的原理框图;
图7是脉冲间隔可调而脉宽固定的时序图(以Up信号为例);
图8是脉冲间隔固定而脉宽可调的辅助信号发生器的原理框图;
图9是脉冲间隔固定而脉宽可调的时序图(以Up信号为例)。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
图2是应用本发明电流箝位电路漏电流自适应补偿装置的一数模转换前端的原理框图。
如图2所示,在本实施例中,本发明的电流箝位电路漏电流自适应补偿装置300输入上箝位脉冲信号Up/下箝位脉冲信号Down以及系统时钟clk,输出调整后的上箝位脉冲信号Iclamp_Upo、下箝位脉冲信号Iclamp_Downo去控制各自的箝位电路中恒流源的通断开关工作或不工作。在本实施例中,系统时钟clk用于差值产生器、辅助信号发生器的工作。
图3是图2所示电流箝位电路漏电流自适应补偿装置的一种具体实施方式原理框图。
在本实施例中,如图3所示,差值产生器包括时钟计数器310、上箝位脉冲计数器320、下箝位脉冲计数器321以及减法器330,用于统计一段时间内上箝位脉冲信号与下箝位脉冲信号为1的时间差;其中,1表示控制箝位电路中恒流源的通断开关工作的电平,在本实施例中,为高电平。
时钟计数器310根据系统时钟clk和配置的阈值reg_cnt_thd,产生间隔为reg_cnt_thd个系统时钟clk的脉冲的触发信号trigger;并把触发信号trigger提供给上箝位脉冲计数器320、下箝位脉冲计数器321以及箝位辅助信号发生器350;触发信号trigger的脉冲间隔时间即统计时间。
上箝位脉冲计数器320和下脉冲计数器321用于统计一段时间,即触发信号trigger的两个脉冲间隔时间内上箝位脉冲信号Up和下箝位脉冲信号Down为1的系统时钟clk的个数,在本发明中用逻辑1来表示为真,表示控制箝位电路中恒流源的通断开关工作的电平。系统时钟clk、触发信号trigger以及上箝位脉冲信号Up和下箝位脉冲信号Down的时序关系如图4所示,所述一段时间,即两个触发信号trigger脉冲的间隔时间是比上下箝位脉冲信号周期长的时间,一般为数百个箝位脉冲信号周期。
如图3所示,时钟计数器310提供触发信号trigger脉冲到来时上箝位脉冲计数器320和下脉冲计数器321会对各自的计数值进行锁定,并将锁存的上箝位脉冲计数值r_up_cnt和下箝位脉冲计数值r_dn_cnt送入减法器330中,并在下一系统时钟周期将上箝位脉冲计数器320和下脉冲计数器321清零后重新计数。
减法器330将上箝位脉冲计数值r_up_cnt减去下箝位脉冲计数值r_dn_cnt得到的上箝位脉冲信号与下箝位脉冲信号为1的时间差diff_in。
在本实施例中,如图3所示,为了提高对电流箝位电路的反应速度和精度的可控性,电流箝位电路漏电流自适应补偿装置还包括有一加权计算单元,用于将时间差diff_in进行累加,然后与累加器误差增益gain_acc相乘,其结果再与时间差diff_in与直接误差增益gain_directk的乘积相加,最后,再减去偏移量offset,得到加权计算后的时间差LF_out,用于指导辅助信号发生器350的上下箝位辅助脉冲产生。
图5是图3所示的加权计算单元的原理框图。
累加器341对时间差diff_in进行累加,然后在乘法器342中累加器误差增益gain_acc相乘,其结果再与时间差diff_in在乘法器343与直接误差增益gain_directk的乘积相加,相加的结果减去偏移量offset,得到,加权计算后的时间差LF_out。如果累加器误差增益gain_acc设置大一些,则时间差diff_in的累计都后面的箝位辅助信号的影响就要大些,同理,直接误差增益gain_directk设置大一些,其影响也就大一些,偏移量offset是对箝位辅助信号的调整。通过加入这三个量,增加了电流箝位电路漏电流自适应补偿装置的可控性。
如图3所示,辅助信号发生器350用于根据加权计算后的时间差LF_out,产生频率高于上箝位脉冲信号Up/下箝位脉冲信号Down的上箝位辅助信号Up_adp或下箝位辅助信号Down_adp:
当时间差LF_out为正,上箝位脉冲信号Up比下箝位脉冲信号Down为1的时间长,则输出上箝位辅助信号Up_adp,其为1的时间与时间差的绝对值成正比;当时间差LF_out为负,上箝位脉冲信号Up比下箝位脉冲信号Down为1的时间短,则输出下箝位辅助信号Down_adp,其为1的时间与时间差的绝对值成正比。
辅助信号发生器350产生额外的辅助上箝位脉冲信号Up_adp和辅助下箝位脉冲信号Down_adp来抵消漏电流对模拟视频信号的影响。在本实施例中,时间差LF_out为比较大的正数时,辅助信号发生器350会产生额外的较宽或者较频繁的辅助上箝位脉冲信号Up_adp;如果时间差LF_out为较大负数时,辅助信号发生器350模块会产生额外的较宽或者较频繁的辅助下箝位脉冲Down_adp。
的实现具有比较大的灵活性,在此给出两个实例。
在本实施例中,图6所示为脉冲间隔可调而脉宽固定的辅助信号发生器。
在辅助信号发生器350,trigger触发信号用于产生脉冲和对应的计数信号。其中trigger触发信号的开关Trig_en 351,可根据需要切断触发信号trigger,从而保证辅助信号发生器350可以关闭。352为求绝对值运算单元ABS,即把输入的时间差LF_out进行绝对值运算后,得到其绝对值lf_abs;353为正负检测逻辑单元,如果时间差LF_out大于零,则上下箝位指示信号up_dn等于1,如果时间差LF_out小于零,则上下箝位指示信号up_dn等于0。354为锁存器,当触发信号trigger脉冲到来时,接收绝对值lf_abs和上下箝位指示信号up_dn,并在下个系统时钟将这两个数据锁存后输出。355为一个递减计数器,当触发信号trigger脉冲到来时,递减计数器的计数值Cnt_dec赋值为绝对值lf_abs,当触发信号trigger脉冲过后,递减计数器的计数值Cnt_dec从绝对值lf_abs_1d开始,每过一个系统时钟就减1,直到减为0。356为一个箝位使能信号clamp_en的生成器,当计数值Cnt_dec大于零时,其输出箝位使能信号clamp_en将按照配置的箝位脉冲间隔阈值clamp_f来产生一系列的箝位脉冲,产生方式为:每隔clamp_f个系统时钟clk发送一个clamp_en信号,clamp_en宽度恒定,即clamp_en=1的持续时间恒定;否则clamp_en等于0。357和358为与运算单元,箝位使能信号clamp_en分别在两个运算单元中与上下箝位指示信号和上下箝位指示信号的非信号进行与运算,分别辅助上箝位脉冲信号Up_adp和辅助下箝位脉冲信号Down_adp。具体时序关系,如图7所示。
在本实施例中,图8所示为脉冲间隔固定而脉宽可调的辅助信号发生器。
359为绝对值lf_abs与箝位使能信号clamp_en宽度映射电路,其实就是一个查找表运算,绝对值lf_abs越大则其输出的箝位使能信号clamp_en等于1的时间越长,而周期固定。具体的时序关系如图9所示。
在本实施例中,如图3所示,上/下脉冲信号混合器360将从数字电路200中钳位电路子电路210输出的上箝位脉冲信号Up和下箝位脉冲信号Down与辅助信号发生器350产生的上箝位辅助信号Up_adp、下箝位辅助信号Down_adp进行混合,产生最终的调整后的上箝位脉冲信号Iclamp_Upo和调整后的下箝位脉冲信号Iclamp_Downo给电流箝位电路120。因为要考虑最终的调整后的上箝位脉冲信号Iclamp_Upo和调整后的下箝位脉冲信号Iclamp_Downo不能同时为高。所以实现方法如下:
即调整后的上箝位脉冲信号在上箝位脉冲信号为1,或上箝位辅助信号为1并且下箝位脉冲信号为0时,为1,其余为0;调整后的下箝位脉冲信号在下箝位脉冲信号为1,或下箝位辅助信号为1并且上箝位脉冲信号为0时,为1,其余为0;其中,0表示控制箝位电路中恒流源的通断开关不工作的电平。
本发明不仅可以用于硬件的实现,也可能用于软件的实现;既可以放在数字信号处理部分实现,也可以放在模拟部分实现。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
Claims (5)
1.一种电流箝位电路漏电流自适应补偿装置,其特征在于,包括:
一差值产生器,用于统计一段时间内上箝位脉冲信号与下箝位脉冲信号为1的时间差;其中,1表示控制箝位电路中恒流源的通断开关工作的电平,所述一段时间是比上下箝位脉冲信号周期长的时间;
一辅助信号发生器,用于根据差值产生器得到的时间差,产生频率高于上箝位脉冲信号/下箝位脉冲信号的上箝位辅助信号或下箝位辅助信号:
当时间差为正,上箝位脉冲信号比下箝位脉冲信号为1的时间长,则输出上箝位辅助信号,其为1的时间与时间差的绝对值成正比;当时间差为负,上箝位脉冲信号比下箝位脉冲信号为1的时间短,则输出下箝位辅助信号,其为1的时间与时间差的绝对值成正比;
一脉冲混合器,用于将上箝位辅助信号与上箝位脉冲信号或下箝位辅助信号与下箝位脉冲信号进行混合,得到调整后的上箝位脉冲信号或下箝位脉冲信号:
调整后的上箝位脉冲信号在上箝位脉冲信号为1,或上箝位辅助信号为1并且下箝位脉冲信号为0时,为1,其余为0;调整后的下箝位脉冲信号在下箝位脉冲信号为1,或下箝位辅助信号为1并且上箝位脉冲信号为0时,为1,其余为0;其中,0表示控制箝位电路中恒流源的通断开关不工作的电平;
用调整后的上箝位脉冲信号代替上箝位脉冲信号、调整后的下箝位脉冲信号代替下箝位脉冲信号对箝位电路中恒流源进行控制。
2.根据权利要求1所述的电流箝位电路漏电流自适应补偿装置,其特征在于,还包括一加权计算单元,用于将差值产生器产生的时间差进行累加,然后与累加器误差增益相乘,其结果再与时间差与直接误差增益的乘积相加,最后,再减去偏移量,得到加权计算后的时间差,用于指导辅助信号发生器的上下箝位辅助脉冲产生。
3.根据权利要求1所述的电流箝位电路漏电流自适应补偿装置,其特征在于,所述的差值产生器包括时钟计数器、上箝位脉冲计数器、下箝位脉冲计数器以及减法器;
时钟计数器根据系统时钟和配置的阈值,产生间隔为阈值个数系统时钟的脉冲的触发信号,并把触发信号提供给上箝位脉冲计数器、下箝位脉冲计数器,触发信号的脉冲间隔时间即统计时间;
上箝位脉冲计数器和下箝位脉冲计数器用于统计一段时间,即触发信号两个脉冲间隔时间内上箝位脉冲信号和下箝位脉冲信号为1的系统时钟的个数,所述一段时间,即触发信号两个脉冲的间隔时间是比上下箝位脉冲信号周期长的时间,一般为数百个箝位脉冲信号周期;
时钟计数器提供的触发信号脉冲到来时上箝位脉冲计数器和下箝位脉冲计数器对各自的计数值进行锁定,并将锁存的上箝位脉冲计数值和下箝位脉冲计数值送入减法器中,并在下一系统时钟周期将上箝位脉冲计数器和下箝位脉冲计数器清零后重新计数;
减法器将上箝位脉冲计数值减去下箝位脉冲计数值得到上箝位脉冲信号与下箝位脉冲信号为1的时间差。
4.根据权利要求3所述的电流箝位电路漏电流自适应补偿装置,其特征在于,所述的辅助信号发生器包括触发信号开关、求绝对值运算单元、正负检测逻辑单元、锁存器、递减计数器、箝位使能信号生成器以及两个与运算单元;
触发信号开关可根据需要切断触发信号,从而保证辅助信号发生器可以关闭;
输入的时间差求绝对值运算单元进行绝对值运算后,得到其绝对值;正负检测逻辑单元,如果时间差大于零,则其输出上下箝位指示信号等于1,如果时间差小于零,则上下箝位指示信号等于0;
锁存器,当触发信号脉冲到来时,接收绝对值和上下箝位指示信号,并在下个系统时钟将这两个数据锁存后输出;
递减计数器,当触发信号脉冲到来时,递减计数器的计数值赋值为绝对值,当触发信号脉冲过后,递减计数器的计数值从赋予的绝对值开始,每过一个系统时钟减1,直到减为0;
箝位使能信号生成器,当计数值大于零时,其输出箝位使能信号将按照配置的箝位脉冲间隔阈值来产生一系列的箝位脉冲,产生方式为:每隔箝位脉冲间隔阈值个系统时钟发送一个箝位使能信号,箝位使能信号宽度恒定;
两个与运算单元,箝位使能信号分别在两个与运算单元中与上下箝位指示信号和上下箝位指示信号的非信号进行与运算,分别产生上箝位辅助信号和下箝位辅助信号。
5.根据权利要求3所述的电流箝位电路漏电流自适应补偿装置,其特征在于,所述的辅助信号发生器包括触发信号开关、求绝对值运算单元、正负检测逻辑单元、锁存器、以及两个与运算单元;
触发信号开关可根据需要切断触发信号,从而保证辅助信号发生器可以关闭;
输入的时间差求绝对值运算单元进行绝对值运算后,得到其绝对值;正负检测逻辑单元,如果时间差大于零,则其输出上下箝位指示信号等于1,如果时间差小于零,则上下箝位指示信号等于0;
锁存器,当触发信号脉冲到来时,接收绝对值和上下箝位指示信号,并在下个系统时钟将这两个数据锁存后输出;
绝对值与箝位使能信号宽度映射电路,绝对值越大则其输出的箝位使能信号等于1的时间越长,而周期固定;
两个与运算单元,箝位使能信号分别在两个与运算单元中与上下箝位指示信号和上下箝位指示信号的非信号进行与运算,分别产生上箝位辅助信号和下箝位辅助信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110370451.0A CN102510439B (zh) | 2011-11-21 | 2011-11-21 | 一种电流钳位电路漏电流自适应补偿装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110370451.0A CN102510439B (zh) | 2011-11-21 | 2011-11-21 | 一种电流钳位电路漏电流自适应补偿装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102510439A CN102510439A (zh) | 2012-06-20 |
CN102510439B true CN102510439B (zh) | 2014-02-05 |
Family
ID=46222491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110370451.0A Expired - Fee Related CN102510439B (zh) | 2011-11-21 | 2011-11-21 | 一种电流钳位电路漏电流自适应补偿装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102510439B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150139289A (ko) * | 2014-06-03 | 2015-12-11 | 삼성전기주식회사 | 오프신호 발생기 및 그를 포함하는 전원공급장치 |
CN105072313B (zh) * | 2015-09-07 | 2017-11-14 | 中国兵器工业集团第二一四研究所苏州研发中心 | 多通道自动箝位视频处理混合集成电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1139317A (zh) * | 1995-04-26 | 1997-01-01 | 松下电器产业株式会社 | 逻辑电路 |
US7504876B1 (en) * | 2006-06-28 | 2009-03-17 | Cypress Semiconductor Corporation | Substrate bias feedback scheme to reduce chip leakage power |
KR100938460B1 (ko) * | 2009-03-12 | 2010-01-25 | (주)서일유니컴 | 휴대용 서지 보호기 측정 장치 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63157673U (zh) * | 1987-04-03 | 1988-10-17 |
-
2011
- 2011-11-21 CN CN201110370451.0A patent/CN102510439B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1139317A (zh) * | 1995-04-26 | 1997-01-01 | 松下电器产业株式会社 | 逻辑电路 |
US7504876B1 (en) * | 2006-06-28 | 2009-03-17 | Cypress Semiconductor Corporation | Substrate bias feedback scheme to reduce chip leakage power |
KR100938460B1 (ko) * | 2009-03-12 | 2010-01-25 | (주)서일유니컴 | 휴대용 서지 보호기 측정 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN102510439A (zh) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1656759B (zh) | 用于使用直接变频的移动站调制解调器的直流电流偏移抵消 | |
CN108254608B (zh) | 数字示波器及数字示波器的自校准方法 | |
WO2022083638A1 (zh) | 芯片时钟频率调整方法、装置、芯片及电子设备 | |
CN102353836A (zh) | 宽范围电能表的电流通道增益动态调整方法 | |
CN103955257B (zh) | 单片机系统时钟的校准方法及装置、空调控制系统 | |
CN102510439B (zh) | 一种电流钳位电路漏电流自适应补偿装置 | |
CN108055039B (zh) | 一种用于tiadc采样时间误差的全数字校准模块及其校准方法 | |
CN103444084A (zh) | 具有高分辨率相位对准的dtc系统 | |
CN102096388B (zh) | 基于距离选通的激光成像同步控制系统 | |
TW201304418A (zh) | 頻率校正方法及系統 | |
WO2020098349A1 (zh) | 一种基于时钟周期的脉宽调制信号占空比倍增电路 | |
CN106972867A (zh) | 一种滤波校准装置、滤波校准方法和数字接收机 | |
CN108347245B (zh) | 时钟分频器 | |
US20140119418A1 (en) | Receiver with Enhanced DC Compensation | |
US7977996B1 (en) | Pulse generator with precision edge placement | |
CN110658715B (zh) | 一种基于抽头动态可调进位链细时间内插延时线的tdc电路 | |
CN112558519A (zh) | 一种基于fpga和高精度延时芯片的数字信号延时方法 | |
US7327300B1 (en) | System and method for generating a pulse width modulated signal having variable duty cycle resolution | |
CN101904072A (zh) | 对保护继电器操作的控制 | |
CN100423452C (zh) | D/a转换电路以及实现d/a转换的方法 | |
CN106791280B (zh) | 确定adc中增益和偏移量及其对应关系的方法和装置 | |
CN102096656B (zh) | 一种GHz级ADC接口IP核 | |
CN110971238B (zh) | 一种σ-δ型ad的连续等间隙采样的外同步装置 | |
US20190052306A1 (en) | Spread-Spectrum Modulated Clock Signal | |
CN109101074B (zh) | 一种加入随机扰动的多相时钟生成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140205 Termination date: 20161121 |