CN102508633A - 除法器逻辑电路及实现除法器逻辑电路的方法 - Google Patents

除法器逻辑电路及实现除法器逻辑电路的方法 Download PDF

Info

Publication number
CN102508633A
CN102508633A CN2011103943780A CN201110394378A CN102508633A CN 102508633 A CN102508633 A CN 102508633A CN 2011103943780 A CN2011103943780 A CN 2011103943780A CN 201110394378 A CN201110394378 A CN 201110394378A CN 102508633 A CN102508633 A CN 102508633A
Authority
CN
China
Prior art keywords
moves
adder
input end
squarer
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103943780A
Other languages
English (en)
Other versions
CN102508633B (zh
Inventor
杨修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN201110394378.0A priority Critical patent/CN102508633B/zh
Publication of CN102508633A publication Critical patent/CN102508633A/zh
Priority to US13/624,819 priority patent/US8838666B2/en
Application granted granted Critical
Publication of CN102508633B publication Critical patent/CN102508633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/535—Dividing only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
    • G06F2207/5355—Using iterative approximation not using digit recurrence, e.g. Newton Raphson or Goldschmidt

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种除法器逻辑电路，用于求得被除数M与除数N的商S，其包括一输入商S的估计值的第一常数输入端、一第一加法器、一输入定值M-N*
Figure 299618DEST_PATH_IMAGE002
的第二常数输入端、一输入底数-N的底数输入端、至少一整数次乘方器、一右移移位寄存器、一第二加法器及一乘法器，为最接近N的标准幂值，
Figure 809545DEST_PATH_IMAGE004
=2
Figure 2011103943780100004DEST_PATH_IMAGE006
，整数次乘方器确定以
Figure 80120DEST_PATH_IMAGE004
-N为底数，以i-1为指数的定值，h、i为自然数，右移移位寄存器将整数次乘方器确定的定值做右移h*i位的移位处理后传至第二加法器，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加后输出商S。本发明还提供实现除法器逻辑电路的方法。本发明精度较高。

Description

除法器逻辑电路及实现除法器逻辑电路的方法
技术领域
本发明涉及一种数字逻辑电路，尤指一种高精度且易于实现的单时钟除法器逻辑电路及实现除法器逻辑电路的方法。
背景技术
在数字逻辑电路的设计领域里，除法器逻辑电路的实现一直是一个难题，尤其是需要在一个时钟内实现的除法器逻辑电路更是尤为困难。
在现有的数字除法器逻辑电路中，如果除数是一个标准的幂值，即除数是2的整数次方时，只需将被除数右移相应的位数即可。但是，当除数不是一个标准的幂值时，常见的做法是用除数去循环减被除数，根据循环的次数来求得商的整数部分。这样，就基本上不可能在一个时钟内实现除法器逻辑电路。因此，有必要提供一种高精度且易于实现的单时钟除法器逻辑电路及实现除法器逻辑电路的方法。
发明内容
鉴于以上内容，有必要提供一种高精度且易于实现的单时钟除法器逻辑电路及实现除法器逻辑电路的方法。
一种除法器逻辑电路，用于求得一被除数M与一除数N的商S，所述除法器逻辑电路包括一用于输入一商S的估计值                                               
Figure 2011103943780100002DEST_PATH_IMAGE002
的第一常数输入端、一与所述第一常数输入端相连的第一加法器、一用于输入一定值M-N*
Figure 196652DEST_PATH_IMAGE002
的第二常数输入端、一用于输入一底数
Figure 2011103943780100002DEST_PATH_IMAGE004
-N的底数输入端、至少一与所述底数输入端相连的整数次乘方器、一与所述整数次乘方器相连的右移移位寄存器、一与所述右移移位寄存器相连的第二加法器及一与所述第一加法器、所述第二加法器及所述第二常数输入端相连的乘法器，其中
Figure 989158DEST_PATH_IMAGE004
为一最接近所述除数N的标准幂值，
Figure 706579DEST_PATH_IMAGE004
=2
Figure 2011103943780100002DEST_PATH_IMAGE006
，h为自然数，所述整数次乘方器确定以-N为底数，以i-1为指数的定值，其中i为自然数，所述右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理后传送至所述第二加法器，所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器，所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。
一种实现除法器逻辑电路的方法，用于求得一被除数M与一除数N的商S，所述实现除法器逻辑电路的方法包括以下步骤：
一第一常数输入端输入一商S的估计值
Figure 788597DEST_PATH_IMAGE002
至一第一加法器；
一第二常数输入端输入一定值M-N*至一乘法器；
一底数输入端输入一底数-N至一整数次乘方器，其中为最接近N的标准幂值，
Figure 558921DEST_PATH_IMAGE004
=2
Figure 489967DEST_PATH_IMAGE006
，h为自然数；
所述整数次乘方器确定以
Figure 244297DEST_PATH_IMAGE004
-N为底数，以i-1为指数的定值，其中i为自然数；
一右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理；
一第二加法器将所述右移移位寄存器右移移位处理后的数值送至一乘法器；
所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器；及
所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。
相对现有技术，本发明除法器逻辑电路及实现除法器逻辑电路的方法可在单时钟内计算出被除数M与除数N的商S，结构简单、精度较高且易于实现。
附图说明
图1为本发明除法器逻辑电路较佳实施方式的逻辑电路示意图。
图2为本发明实现除法器逻辑电路的方法较佳实施方式的流程图。
具体实施方式
请参阅图1，本发明除法器逻辑电路较佳实施方式用于求得一被除数M与一除数N的商S，该除法器逻辑电路包括一第一常数输入端、一与该第一常数输入端相连的第一加法器、一第二常数输入端、一底数输入端、一与该底数输入端相连的若干个整数次乘方器、一与每一个整数次乘方器对应相连的右移移位寄存器、一与每一个右移移位寄存器相连的第二加法器及一与该第一加法器、该第二加法器及该第二常数输入端相连的乘法器。该整数次乘方器与该右移移位寄存器的个数均为t，t为自然数。
该第一常数输入端用于输入一商S的估计值
Figure 918992DEST_PATH_IMAGE002
；该第二常数输入端用于输入一定值M-N*
Figure 380060DEST_PATH_IMAGE002
；该底数输入端用于输入一底数
Figure 744658DEST_PATH_IMAGE004
-N，其中
Figure 986283DEST_PATH_IMAGE004
为一最接近N的标准幂值，
Figure 199090DEST_PATH_IMAGE004
=2
Figure 780244DEST_PATH_IMAGE006
，h为自然数；该若干个整数次乘方器分别用于确定以
Figure 115410DEST_PATH_IMAGE004
-N为底数，依次以0至i-1为指数的定值，其中i为自然数；该若干个右移移位寄存器分别用于将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，
Figure 782015DEST_PATH_IMAGE004
Figure 2011103943780100002DEST_PATH_IMAGE008
作为除数的数值；该第二加法器用于将每一右移移位寄存器输出的数值相加后送至该乘法器；该乘法器用于将该第二加法器传送的数值与该第二常数输入端输入的定值相乘后送至该第一加法器；该第一加法器用于将该第一常数输入端输入的定值与该乘法器传送的数值相加，该第一加法器输出的数值即为被除数M与除数N的商S。
本发明除法器逻辑电路较佳实施方式的工作原理如下：
在表达式S = M / N中，M与N是已知的两个数，需要根据这两个数求出S。首先，我们给出一个商的估计值
Figure 736196DEST_PATH_IMAGE002
，再找出一个最接近N的标准幂值
Figure 234173DEST_PATH_IMAGE004
，同时假设商为
Figure 2011103943780100002DEST_PATH_IMAGE010
，根据该除法器逻辑电路可以得到
Figure 881186DEST_PATH_IMAGE010
的表达式如下：
Figure 2011103943780100002DEST_PATH_IMAGE012
  
Figure 2011103943780100002DEST_PATH_IMAGE014
根据上面的表达式可以知道
Figure 704261DEST_PATH_IMAGE010
与S的误差为：
Figure 2011103943780100002DEST_PATH_IMAGE016
由此可见：
（1）当商的估计值
Figure 524450DEST_PATH_IMAGE002
与标准值S越接近，那么误差
Figure 2011103943780100002DEST_PATH_IMAGE018
就越小；
（2）当标准幂值与除数N越接近，同时该整数次乘方器与该右移移位寄存器的个数t越大，即修正因子的数目t越大，那么误差就越小。
同时从上面
Figure 70466DEST_PATH_IMAGE010
的表达式可以看出，
Figure 428766DEST_PATH_IMAGE010
的每一项都是逻辑电路能够轻易实现的，因此
Figure 839019DEST_PATH_IMAGE010
是可以在单时钟内计算出来的，只需根据精度要求，选择合适的、
Figure 750135DEST_PATH_IMAGE004
和t即可。当误差
Figure 912127DEST_PATH_IMAGE018
很小时，
Figure 911307DEST_PATH_IMAGE010
与S近似相等，即该第一加法器输出的数值即为被除数M与除数N的商S。
比如一个电路需要计算，估计S的结果在450左右，假设采用标准幂值128，修正因子的数目t为3，那么的表达式如下所示：；
当M=56250时：
Figure 2011103943780100002DEST_PATH_IMAGE024
；
Figure 2011103943780100002DEST_PATH_IMAGE026
；
当M=56200时：
Figure 2011103943780100002DEST_PATH_IMAGE028
；
Figure 2011103943780100002DEST_PATH_IMAGE030
；
当M=52000时：；
Figure 2011103943780100002DEST_PATH_IMAGE034
；
当M=60000时：
Figure 2011103943780100002DEST_PATH_IMAGE036
；
Figure 2011103943780100002DEST_PATH_IMAGE038
；
由此可见，通过本发明除法器逻辑电路较佳实施方式计算出的数值精度较高且易于实现。
请参阅图2，本发明实现除法器逻辑电路的方法较佳实施方式用于求得被除数M与除数N的商S，该实现除法器逻辑电路的方法较佳实施方式包括以下步骤：
步骤一，第一常数输入端输入商S的估计值
Figure 130157DEST_PATH_IMAGE002
至第一加法器。
步骤二，第二常数输入端输入定值M-N*
Figure 95839DEST_PATH_IMAGE002
至乘法器。
步骤三，底数输入端输入底数
Figure 215105DEST_PATH_IMAGE004
-N至每一整数次乘方器，其中为最接近N的标准幂值，=2
Figure 746077DEST_PATH_IMAGE006
，h为自然数。
步骤四，每一整数次乘方器依次确定以-N为底数，以0至i-1为指数的定值，其中i为自然数。
步骤五，每一右移移位寄存器将对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，其中h为自然数，即可以分别求出以每一整数次乘方器确定的定值作为被除数，
Figure 343073DEST_PATH_IMAGE004
Figure 667875DEST_PATH_IMAGE008
作为除数的数值。
步骤六，第二加法器将每一右移移位寄存器右移移位处理后的数值相加后送至该乘法器。
步骤七，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘后送至第一加法器。
步骤八，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加即可得到被除数M与除数N的商S。
其中，该整数次乘方器与该右移移位寄存器的个数均为t，t为自然数，且t的取值较大。
本发明除法器逻辑电路及实现除法器逻辑电路的方法只需根据精度要求，选择合适的
Figure 975360DEST_PATH_IMAGE002
、
Figure 803638DEST_PATH_IMAGE004
和t即可在单时钟内计算出被除数M与除数N的商S，结构简单、精度较高且易于实现。

Claims (8)

1. 一种除法器逻辑电路，用于求得一被除数M与一除数N的商S，其特征在于：所述除法器逻辑电路包括一用于输入一商S的估计值                                               的第一常数输入端、一与所述第一常数输入端相连的第一加法器、一用于输入一定值M-N*
Figure 41989DEST_PATH_IMAGE002
的第二常数输入端、一用于输入一底数-N的底数输入端、至少一与所述底数输入端相连的整数次乘方器、一与所述整数次乘方器相连的右移移位寄存器、一与所述右移移位寄存器相连的第二加法器及一与所述第一加法器、所述第二加法器及所述第二常数输入端相连的乘法器，其中
Figure 834495DEST_PATH_IMAGE004
为一最接近所述除数N的标准幂值，=2
Figure 2011103943780100001DEST_PATH_IMAGE006
，h为自然数，所述整数次乘方器确定以
Figure 822491DEST_PATH_IMAGE004
-N为底数，以i-1为指数的定值，其中i为自然数，所述右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理后传送至所述第二加法器，所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器，所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。
2. 如权利要求1所述的除法器逻辑电路，其特征在于：所述整数次乘方器与所述右移移位寄存器的个数均为t，其中t为自然数。
3. 如权利要求2所述的除法器逻辑电路，其特征在于：所述t个整数次乘方器分别确定以-N为底数，依次以0至i-1为指数的定值。
4. 如权利要求3所述的除法器逻辑电路，其特征在于：所述t个右移移位寄存器分别将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，
Figure 355200DEST_PATH_IMAGE004
Figure 2011103943780100001DEST_PATH_IMAGE008
作为除数的数值。
5. 一种实现除法器逻辑电路的方法，用于求得一被除数M与一除数N的商S，所述实现除法器逻辑电路的方法包括以下步骤：
一第一常数输入端输入一商S的估计值
Figure 497599DEST_PATH_IMAGE002
至一第一加法器；
一第二常数输入端输入一定值M-N*
Figure 634182DEST_PATH_IMAGE002
至一乘法器；
一底数输入端输入一底数-N至一整数次乘方器，其中
Figure 171791DEST_PATH_IMAGE004
为最接近N的标准幂值，
Figure 863804DEST_PATH_IMAGE004
=2
Figure 535569DEST_PATH_IMAGE006
，h为自然数；
所述整数次乘方器确定以
Figure 58954DEST_PATH_IMAGE004
-N为底数，以i-1为指数的定值，其中i为自然数；
一右移移位寄存器将所述整数次乘方器确定的定值做右移h*i位的移位处理；
一第二加法器将所述右移移位寄存器右移移位处理后的数值送至一乘法器；
所述乘法器将所述第二加法器传送的数值与所述第二常数输入端输入的定值相乘后送至所述第一加法器；及
所述第一加法器将所述第一常数输入端输入的定值与所述乘法器传送的数值相加后输出所述被除数M与所述除数N的商S。
6. 如权利要求5所述的实现除法器逻辑电路的方法，其特征在于：所述整数次乘方器与所述右移移位寄存器的个数均为t，其中t为自然数，且每一整数次乘方器均与所述底数输入端相连，所述右移移位寄存器与所述整数次乘方器一一对应连接。
7. 如权利要求6所述的实现除法器逻辑电路的方法，其特征在于：所述t个整数次乘方器分别确定以
Figure 426482DEST_PATH_IMAGE004
-N为底数，依次以0至i-1为指数的定值。
8. 如权利要求6所述的实现除法器逻辑电路的方法，其特征在于：所述t个右移移位寄存器分别将每一对应的整数次乘方器确定的定值做右移移位处理，依次由右移h位至右移h*i位，即可以分别求出以每一整数次乘方器确定的定值作为被除数，
Figure 605790DEST_PATH_IMAGE004
作为除数的数值。
CN201110394378.0A 2011-12-02 2011-12-02 除法器逻辑电路及实现除法器逻辑电路的方法 Active CN102508633B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110394378.0A CN102508633B (zh) 2011-12-02 2011-12-02 除法器逻辑电路及实现除法器逻辑电路的方法
US13/624,819 US8838666B2 (en) 2011-12-02 2012-09-21 Divider logic circuit and implement method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110394378.0A CN102508633B (zh) 2011-12-02 2011-12-02 除法器逻辑电路及实现除法器逻辑电路的方法

Publications (2)

Publication Number Publication Date
CN102508633A true CN102508633A (zh) 2012-06-20
CN102508633B CN102508633B (zh) 2014-10-22

Family

ID=46220727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110394378.0A Active CN102508633B (zh) 2011-12-02 2011-12-02 除法器逻辑电路及实现除法器逻辑电路的方法

Country Status (2)

Country Link
US (1) US8838666B2 (zh)
CN (1) CN102508633B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467752B (zh) * 2021-05-31 2022-02-22 深圳致星科技有限公司 用于隐私计算的除法运算装置、数据处理系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020017A (en) * 1989-04-10 1991-05-28 Motorola, Inc. Method and apparatus for obtaining the quotient of two numbers within one clock cycle
CN1539102A (zh) * 2001-08-07 2004-10-20 ��˹��ŵ�� 执行除法的方法和装置
CN1961284A (zh) * 2004-06-29 2007-05-09 英特尔公司 使用n位乘加操作实现不变量除数的整数除法的方法和系统
CN202720630U (zh) * 2011-12-02 2013-02-06 四川和芯微电子股份有限公司 除法器逻辑电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4881193A (en) * 1986-09-04 1989-11-14 Hitachi, Ltd. Rational number operation unit for reduction
US7512648B2 (en) * 2004-12-22 2009-03-31 Intel Corporation Division algorithm

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020017A (en) * 1989-04-10 1991-05-28 Motorola, Inc. Method and apparatus for obtaining the quotient of two numbers within one clock cycle
CN1539102A (zh) * 2001-08-07 2004-10-20 ��˹��ŵ�� 执行除法的方法和装置
CN1961284A (zh) * 2004-06-29 2007-05-09 英特尔公司 使用n位乘加操作实现不变量除数的整数除法的方法和系统
CN202720630U (zh) * 2011-12-02 2013-02-06 四川和芯微电子股份有限公司 除法器逻辑电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朱建银 等: "高性能单精度除法器的实现", 《微电子学与计算机》 *

Also Published As

Publication number Publication date
CN102508633B (zh) 2014-10-22
US20140089372A1 (en) 2014-03-27
US8838666B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
GB2567070A (en) Systems and methods for obfuscating a circuit design
WO2018078451A9 (en) Synthesis path for transforming concurrent programs into hardware deployable on fpga-based cloud infrastructures
CN104111816A (zh) Gpdsp中多功能simd结构浮点融合乘加运算装置
CN102298359B (zh) 一种数控系统中加减速过渡平滑控制方法
CN105183425B (zh) 一种具有高精度低复杂度特性的固定位宽乘法器
CN106775577B (zh) 一种高性能非精确冗余二进制乘法器的设计方法
CN102184161A (zh) 基于余数系统的矩阵求逆装置及方法
CN103176948B (zh) 一种低成本的单精度初等函数运算加速器
CN102508633A (zh) 除法器逻辑电路及实现除法器逻辑电路的方法
US10073677B2 (en) Mixed-radix carry-lookahead adder architecture
CN202720630U (zh) 除法器逻辑电路
CN107092462B (zh) 一种基于fpga的64位异步乘法器
CN101551791B (zh) 一种数字接口采样速率的转换方法及装置
CN102487307A (zh) 一种用于fc协议的eof极性选择方法
CN102789446A (zh) 基于cordic算法的dds信号杂散抑制方法及系统
EP3107215B1 (en) Reed-solomon or bch decoding configurable for high rate decoding or multi-output low rate decoding.
CN201359721Y (zh) 一种高速除法器
CN109960532A (zh) 用于前台运行的方法及装置
CN103699729B (zh) 模乘法器
Bokade et al. CLA based 32-bit signed pipelined multiplier
CN102135871A (zh) 利用混沌原理产生随机数的装置及其动态口令牌
Gumber et al. Performance analysis of floating point adder using vhdl on reconfigurable hardware
CN108268690A (zh) Fpga内部alu电路
CN103529755A (zh) 一种高精度直线插补方法
CN104460825A (zh) 一种多核处理器时钟分布装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Applicant after: IPGoal Microelectronics (Sichuan) Co., Ltd.

Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu

Applicant before: IPGoal Microelectronics (Sichuan) Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant