CN102508514B - 一种实时时钟自锁的实现方法 - Google Patents

一种实时时钟自锁的实现方法 Download PDF

Info

Publication number
CN102508514B
CN102508514B CN201110330888.1A CN201110330888A CN102508514B CN 102508514 B CN102508514 B CN 102508514B CN 201110330888 A CN201110330888 A CN 201110330888A CN 102508514 B CN102508514 B CN 102508514B
Authority
CN
China
Prior art keywords
rtc
shift register
linear shift
signal
release
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201110330888.1A
Other languages
English (en)
Other versions
CN102508514A (zh
Inventor
刘新宁
王镇
申云飞
黄丹丹
李倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seuic Technologies Co Ltd
Original Assignee
WUXI DONGJI ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI DONGJI ELECTRONIC CO Ltd filed Critical WUXI DONGJI ELECTRONIC CO Ltd
Priority to CN201110330888.1A priority Critical patent/CN102508514B/zh
Publication of CN102508514A publication Critical patent/CN102508514A/zh
Application granted granted Critical
Publication of CN102508514B publication Critical patent/CN102508514B/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

本发明涉及嵌入式信息技术领域,现有技术的实时时钟自锁方法功耗不够低,系统抗干扰信号能力低,系统的稳定性不高,方法的适应性差,为此,本发明提供了一种新的实时时钟自锁方法的技术方案,包括在RTC自锁电路中加入了一个解锁状态线性移位寄存器,和解锁线性移位寄存器等长的检测线性移位寄存器和与其相适应的一套操作程序,技术方案达到了发明目的具有以下有益效果,系统稳定性高,保证了时钟正确性和低功耗,并对IP模块进行了复用,缩短了开发时间,提高了适应性能。

Description

一种实时时钟自锁的实现方法
技术领域
本发明涉及嵌入式信息技术领域,尤其是实时时钟系统。
背景技术
在当今的数字化时代,移动电子设备已经渗入到日常生活的方方面面,而专用集成电路(ASIC)无疑是这些移动电子设备的核心。在许多移动电子设备尤其是手持设备中都要求支持实时时钟RTC(Real Time Clock)。实时时钟是一种高密度集成的专用时钟集成电路或专用集成电路模块,适用于所有需要准确计时及需要微功耗的场合,例如手机、数码相机、电脑、电视机、高精度时钟、可编程时间控制器等等。实时时钟RTC的基本功能是提供时、分、秒、日历、定时等时间信息。
移动电子设备对微功耗提出了很高的要求,并且由于RTC的特殊功能,要求其在系统掉电后或电源切换时能用备用电池供电,以保证系统时钟不丢失,这一要求的实现方法就是RTC自锁技术。在有些应用中,时钟和日期信息在系统掉电后将会丢失,而在大多数应用中要求系统在主电源断电时仍可以保持时钟和日期信息有效。为了保持时钟振荡器持续运转,可以采用主/辅电源结构或大电容配合主电源为时钟电路供电,这样RTC内部还必须提供两组电源的切换电路。此外RTC设计还应该注重低功耗要求,以使其在电池供电时有尽可能低的功耗。电源切换控制电路通常由主电源供电,需要时可以切换到电池供电,并将RTC置为低功耗模式,电池供电时可以禁止微处理器与RTC之间的通信,这就是RTC的自锁,从而使电池电流降至最小,同时避免数据被破坏。
传统的RTC通常提供并口或串口与单片机进行通信,单片机可以很方便地对其进行读写控制。对于提供并行数据的RTC,可以直接连接到单片机的数据总线上,也可以用单片机的I/O端口;对于提供串行接口的RTC,一般是用单片机的I/O口线模拟串行口,实现对RTC的读写操作。随着集成电路迈入SOC阶段,时钟在整个片上系统中的作用就更为重要了,对于RTC这种对数据传输速率要求不是很高的模块,将其连接在系统的APB总线上即可满足其要求,同时可以降低系统的功耗,这就要求RTC模块具有标准的APB接口。
随着集成电路的深亚微米制造工艺以及设计技术的迅速发展,芯片设计的复杂性迅速增加,而市场竞争的压力迫使设计者应该最大限度地缩短设计周期。如何利用前人的成功设计经验和设计资料十分必要,这就要求设计者能够重复使用已经设计并经过验证的知识产权模块IP(Intellectual Property)。由于IP核已经进行了验证,设计者可以专注于整个系统的设计,为了提高设计速度,充分利用现有资源,降低成本,缩短产品上市时间,必须提供一种通用的解决方法。
发明内容
本发明解决的问题:本发明的目的在于解决RTC的自锁以保证系统时间在断电或切换电源时的正确性,提供一种系统性能高,性能稳定,功耗地的RTC的自锁方法。通过这种方法可以方便地实现RTC的相关功能,提高RTC的整体性能。并且在IP模块复用的专用集成电路设计中提供一种通用的解决方法,缩短产品研制时间,同时降低设计成本。
本发明的解决方案:本发明提出了一种RTC自锁的实现方法,该方法具有方便灵活的特点,可以方便地实现RTC的加锁与解锁。
本发明提出的一种RTC自锁的实现方法,将实现过程分为三部分:初始化部分,移位部分,检测部分。
初始化部分在系统复位后将解锁密码加载到RTC解锁线性移位寄存器R中,完成系统的初始化,也为下面的步骤奠定基础,如图1所示。初始化部分在解锁信号到来时将解锁密码加载到RTC解锁线性移位寄存器中,在加锁信号到来时将加锁密码加载到RTC解锁线性移位寄存器中,如图2、图3所示。根据实际需要,加锁和解锁密码长度可选择,即图1、2、3中的线性移位寄存器的长度n可选。
移位部分在既无加锁信号又无解锁信号到来时将RTC解锁线性移位寄存器线性移位,把加载到RTC解锁线性移位寄存器中的密码通过最低位寄存器移出,并将最高位填0,如图4所示。
该RTC自锁实现方法中包括实时自锁状态输出信号,以指示当前进行的加锁过程或者解锁过程有没有完成。其实现方法是在RTC自锁电路中加入一个RTC解锁状态线性移位寄存器SR,在系统复位后将RTC解锁状态线性移位寄存器置为全0。在解锁信号到来时将RTC解锁状态线性移位寄存器的最高位置1,其余位置0.。在加锁信号到来时将RTC解锁状态线性移位寄存器的最高位置0,其余位置1,如图5所示。在既无加锁信号又无解锁信号到来时将RTC解锁状态线性移位寄存器线性移位,并将该线性移位寄存器中的值通过最低位移出,最高位保持不变,如图6所示。
检测部分包括一个和RTC解锁线性移位寄存器等长的检测线性移位寄存器CR。该寄存器接收由RTC解锁线性移位寄存器最低位移出的数据并通过最高位输入,然后依次向最低位移动,如图7所示。
检测部分的检测线性移位寄存器具有检测接收到的RTC解锁线性移位寄存器的数据是加锁密码还是解锁密码的功能,当检测到接收到的密码是解锁密码的时候将释放信号拉高,当检测到接收到的密码是加锁密码的时候则将断言信号拉高。即:
isolation_assert=(CRn==lock_keyn)&&(CRn-1==lock_keyn-1)&&(CRn-2==lock_keyn-2)&&……&&(CR1==lock_key1);
isolation_release=(CRn==unlock_keyn)&&(CRn-1==unlock_keyn-1)&&(CRn-2==unlock_keyn-2)&&……&&(CR1==unlock_key1);
检测部分根据释放信号和断言信号来决定RTC自锁是否执行,当释放信号为高时则RTC自锁信号拉低,解除RTC自锁,当断言信号为高时则RTC自锁信号拉高,执行RTC自锁。从而完成RTC的自锁或解锁。RTC自锁系统的整体硬件结构如图8所示。
上述技术方案的工作原理如下:
1.通过密码匹配的方式实现加锁和解锁,避免由于干扰信号造成系统错误的加锁或解锁。本设计通过检测n位密码是否匹配来完成RTC的加锁和解锁,只有在n位密码完全匹配的时候才执行加锁或解锁操作。在实际的SOC系统中存在各种噪音,这些噪音可能导致某些信号发生反转,如果不使用n位密码匹配的方式而只使用一根信号线或者一位密码来控制加锁和解锁操作,则可能因为噪音的影响而错误地执行,从而引起系统错误。本设计采用匹配n位密码的方式来判断是否执行加锁或解锁操作,在n位密码都匹配正确的情况下才会执行加锁或解锁操作,而由于噪音信号导致n位密码都恰好正确的概率相当低,所以一般不会因为噪声导致系统错误的操作,从而提高了系统的抗干扰能力,增强了系统的稳定性。
2.RTC自锁对所有除检测线性移位寄存器输入信号外的信号进行隔离,以保证系统在需要解锁时可以通过这个信号进行解锁。而其它信号的隔离则保证系统时钟的正确性及满足低功耗的要求。RTC域采用独立的电源供电,保证在系统断电后仍可以正常地工作,另外RTC模块有许多和外部模块交互的信号,由于这些信号的存在会导致RTC额外的功耗或者引入噪声信号,将这些信号在不使用时进行隔离会提高RTC的稳定性,降低RTC的功耗,提高系统性能。当需要对RTC进行操作时可以通过线性移位寄存器输入信号进行解锁,因为这个信号是不被隔离的,所以可以对RTC进行操作。在通过这个信号解锁成功后可以进行后续的操作,操作完成后可以再次将RTC加锁。这种合理的工作流程可以显著提高RTC的整体性能,提高稳定性,降低功耗。
3.通过一根信号线串行输入密码的方式进行加锁和解锁,在保证加锁、解锁功能可正常及可靠实现的基础上,将不能隔离的信号线数量减至最低,提高了隔离度,从而降低了功耗,延长了RTC独立电源的使用寿命,也可以增强对噪音的抵抗能力,提高系统的稳定性。另外,只使用一根信号线进行加锁解锁操作也降低了硬件资源的开销,可以提高产品的整体竞争力。
4.密码长度可配置,提高了系统的灵活性。本实现方法中的n位密码可以根据实际需要来选择。如果系统的工作环境较好,则存在的噪音会相对较少,于是可以相应选择较短的密码长度,而如果系统的工作环境较差,噪音较多,则可以相应增加密码的长度,从而在较差的环境下保持相同的可靠性。这对在工作环境较差的应用中具有重要意义,例如汽车电子,宇航电子等。
5.本实现方法中包含实时自锁状态输出信号,以指示当前进行的加锁过程或者解锁过程有没有完成,系统可以实时监测加锁或解锁的进程,以便进行后续操作。这个状态指示信号增强了RTC模块的控制能力,提高了RTC的性能。
6.在密码长度可选的情况下,较短密码使用的R、SR可以和较长密码使用的R、SR的低位复用,以充分利用资源。
本发明在完成上述发明目的外还具有以下有益效果:
1、通过密码正配方式,避免了干扰信号造成的错误加锁或解锁,增强了系统的稳定性。
2、检测线性移位寄存器除了输入信号外,对其他信号进行了隔离,保证了时钟的正确性和低功耗。
3、工作流程合理,在解锁成功后,进行后续操作,后续操作完成后再次将RTC加锁,这种合理的流程显著地提高了RTC的整体性能。
4、对IP模块进行了复用,缩短了开发时间,提高了适应性能。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为RTC解锁线性移位寄存器R初始化配置图;
图2为RTC解锁信号到来时RTC解锁线性移位寄存器R配置图;
图3为RTC加锁信号到来时RTC解锁线性移位寄存器R配置图;
图4为既无加锁信号又无解锁信号时RTC解锁线性移位寄存器R移位示意图;
图5为RTC加锁信号到来时RTC解锁状态线性移位寄存器SR配置图;
图6为既无加锁信号又无解锁信号时RTC解锁状态线性移位寄存器SR移位示意图;
图7为检测线性移位寄存器CR工作示意图,该寄存器接收由RTC解锁线性移位寄存器最低位移出的数据并通过最高位输入,然后依次向最低位移动。
图8为RTC自锁系统的整体硬件结构示意图。
具体实施方式
下面以对本设计的RTL代码进行注释的方式来对具体实施方式作进一步详细描述。假设加锁、解锁密码长度可选为5或10。
always(posedge clk or negedge in_resetn)
begin
if(!in_resetn)   //初始化部分在系统复位信号到来时将
begin   //解锁密码加载到RTC解锁线性移位寄
R10 <=unlock_key10;//存器中。
R9 <=unlock_key9;
R8 <=unlock_key8;
R7 <=unlock_key7
R6 <=unlock_key6;
R5 <=unlock_key5;
R4 <=unlock_key4;
R3 <=unlock_key3;
R2 <=unlock_key2
R1 <=unlock_key1;
end
else if(switch_lock_length==1’b0)  //此时用户选择5bit密码模式。
begin
if(in_rtc_domain_unlock)   //在解锁信号到来时将解锁密码加
begin    //载到RTC解锁线性移位寄存器中。
R5 <=unlock_key5;
R4 <=unlock_key4;
R3 <=unlock_key3;
R2 <=unlock_ley2;
R1 <=unlock_key1;
end
else if(in_rtc_domain_lock)   //在加锁信号到来时将加锁密码
begin   //加载到RTC解锁线性移位寄存
R5<=lock_key5;   //器中。
R4<=lock_key4;
R3<=lock_key3;
R2<=lock_key2;
R1<=lock_key1;
end
else        //在既无加锁信号也无解锁信号
begin       //到来时将RTC解锁线性移位寄
R5<=1’b0;    //存器线性移位,把加载到RTC解
R4<=R5;    //锁线性移位寄存器中的密码通过
R3<=R4;    //最低位寄存器移出,并将最高位
R2<=R3;    //填0。
R1<=R2;
end
end
else       //switch_lock_length=1,此时为10bit密码模式
begin
if(in_rtc_domain_unlock)   //在解锁信号到来时将解锁密码加
begin       //载到RTC解锁线性移位寄存器中。
R10<=unlock_key10;
R9<=unlock_key9;
R8<=unlock_key8;
R7<=unlock_ley7;
R6<=unlock_key6;
R5<=unlock_key5;
R4<=unlock_key4;
R3<=unlock_key3;
R2<=unlock_ley2;
R1<=unlock_key1;
end
else if(in_rtc_domain_lock)   //在加锁信号到来时将加锁密码
begin      //加载到RTC解锁线性移位寄存
R10<=lock_key10;   //器中。
R9<=lock_key9;
R8<=lock_key8;
R7<=lock_ley7;
R6<=lock_key6;
R5<=lock_key5;
R4<=lock_key4;
R3<=lock_key3;
R2<=lock_ley2;
R1<=lock_key1;
end
else      //在既无加锁信号也无解锁信号
begin      //到来时将RTC解锁线性移位寄
R10<=1’b0;    //存器线性移位,把加载到RTC解
R9<=R10;     //锁线性移位寄存器中的密码通过
R8<=R9;     //最低位寄存器移出,并将最高位
R7<=R8;     //填0。
R6<=R7;
R5<=R6;
R4<=R5;
R3<=R4;
R2<=R3;
R1<=R2;
end
end
end
always(posedge clk)
begin      //检测部分接收移位部分最低位移出
CR5_5<=R1;     //的数据并通过最高位输入,这里检测
CR4_5<=unlock5_5;   //的是5bit密码的情况。
CR3_5<=unlock4_5;
CR2_5<=unlock3_5;
CR1_5<=unlock2_5;
end
always(posedge clk)
begin        //这里检测的是10bit密码的情况。
CR10_10<=R1;
CR9_10<=unlock10_10;
CR8_10<=unlock9_10;
CR7_10<=unlock8_10;
CR6_10<=unlock7_10;
CR5_10<=unlock6_10;
CR4_10<=unlock5_10;
CR3_10<=unlock4_10;
CR2_10<=unlock3_10;
CR1_10<=unlock2_10;
end
assign isolation_release_5=((CR5_5==unlock_key5)&&//解锁信号通过判
              (CR4_5==unlock_key4)&&//断接收的是否为
              (CR3_5==unlock_key3)&&//解锁密码来断言。
      (CR2_5==unlock_key2)&&//这里为5bit密码
              (CR1_5==unlock_key1));//的情况。
assign isolation_assert_5=((CR5_5==lock_key5)&&   //加锁信号通过判
             (CR4_5==lock_key4)&&   //断接收的是否为
             (CR3_5==lock_key3)&&   //加锁密码来断言。
       (CR2_5==lock_key2)&&   //这里为5bit密码
             (CR1_5==lock_key1));   //的情况。
assign isolation_release_10=((CR10_10==unlock_key10)&&//这里是10bit密
              (CR9_10==unlock_key9)&&//码的情况。
        (CR8_10==unlock_key8)&&
              (CR7_10==unlock_key7)&&
              (CR6_10==unlock_key6)&&
              (CR5_10==unlock_key5)&&
              (CR4_10==unlock_key4)&&
              (CR3_10==unlock_key3)&&
              (CR2_10==unlock_key2)&&
              (CR1_10==unlock_key1));
assign isolation_assert_10=((CR10_10==lock_key10)&&   //加锁信号通过判
              (CR9_10==lock_key9)&&   //断接收的是否为
              (CR8_10==lock_key8)&&   //加锁密码来断言。
       (CR7_10==lock_key7)&&   //这里为10bit密码
              (CR6_10==lock_key6)&&   //的情况。
         (CR5_10==lock_key5)&&
              (CR4_10==lock_key4)&&
              (CR3_10==lock_key3)&&
              (CR2_10==lock_key2)&&
              (CR1_10==lock_key1));
always(posedge clk)    //最终的加锁信号产生部分,
begin           //switch_lock_length=0时是选择5
if(switch_lock_length==0)    //bit密码的情况,switch_lock_length=1
begin           //时是选择10bit密码的情况。
if(isolation_release_5)   //这里是5bit密码的情况
rtc_domain_isolate<=1’b0;   //如果检测到解锁密码则将加锁
else if(isolation_assert_5)   //信号拉低,如果检测到加锁信
rtc_domain_isolate<=1’b1;   //号则将加锁信号拉高。
end
else
begin
if(isolation_release_10)      //这里是10bit密码的情况。
rtc_domain_isolate<=1’b0;
else if(isolation_assert_10)
rtc_domain_isolate<=1’b1;
end
end
assign out_rtc_domain_isolate=rtc_domian_isolate;
//信号out_rtc_domain_isolate即为最终的加锁信号。
//如果isolation_release为1则执行解锁操作。
//如果isolation_assert为1则执行加锁操作。
always(posedge clk or negedge in_resetn)
begin
if(!in_resetn)      //复位信号到来时将RTC解锁状态
begin           //线性移位寄存器置为全0。
SR10<=1’b0;
SR9<=1’b0;
SR8<=1’b0;
SR7<=1’b0;
SR6<=1’b0;
SR5<=1’b0;
SR4<=1’b0;
SR3<=1’b0;
SR2<=1’b0;
SR1<=1’b0;
SR0<=1’b0;
end
else if(switch_lock_length==1’b0)   //此时选择5bit密码格式。
begin
if(in_rtc_domain_unlock)   //在解锁信号到来时将RTC解锁
begin           //状态线性移位寄存器的最高位
SR5<=1’b1;      //置1,其余位置0。
SR4<=1’b0;
SR3<=1’b0;
SR2<=1’b0;
SR1<=1’b0;
SR0<=1’b0;
end
else if(in_rtc_domain_lock)   //在加锁信号到来时将RTC解锁
begin        //状态线性移位寄存器的最高位
SR5<=1’b0;        //置0,其余位置1。
SR4<=1’b1;
SR3<=1’b1;
SR2<=1’b1;
SR1<=1’b1;
SR0<=1’b1;
end
else           //在既无加锁信号又无解锁信号
begin           //到来时将RTC解锁状态线性
SR5<=SR5;      //移位寄存器线性移位,并将该
SR4<=SR5;      //线性移位寄存器中的值通过最
SR3<=SR4;       //低位移出,最高位保持不变。
SR2<=SR3;
SR1<=SR2;
SR0<=SR1;
end
end
else             //此时选择10bit密码格式。
begin
if(in_rtc_domain_unlock)   //在解锁信号到来时将RTC解锁
begin           //状态线性移位寄存器的最高位
SR10<=1’b1;    //置1,其余位置0。
SR9<=1’b0;
SR8<=1’b0;
SR7<=1’b0;
SR6<=1’b0;
SR5<=1’b0;
SR4<=1’b0;
SR3<=1’b0;
SR2<=1’b0;
SR1<=1’b0;
SR0<=1’b0;
end
else if(in_rtc_domain_lock)   //在加锁信号到来时将RTC解锁
begin        //状态线性移位寄存器的最高位
SR10<=1’b0;        //置0,其余位置1。
SR9<=1’b1;
SR8<=1’b1;
SR7<=1’b1;
SR6<=1’b1;
SR5<=1’b1;
SR4<=1’b1;
SR3<=1’b1;
SR2<=1’b1;
SR1<=1’b1;
SR0<=1’b1;
end
else
begin
SR10<=SR10;      //在既无加锁信号又无解锁信号
SR9<=SR10;      //到来时将RTC解锁状态线性
SR8<=SR9;      //移位寄存器线性移位,并将该
SR7<=SR8;      //线性移位寄存器中的值通过最
SR6<=SR7;      //低位移出,最高位保持不变。
SR5<=SR6;
SR4<=SR5;
SR3<=SR4;
SR2<=SR3;
SR1<=SR2;
SR0<=SR1;
end
end
end
assign lock_state=SR0;   //lock_state信号即为解锁状态信号。

Claims (3)

1.一种实时时钟自锁的实现方法,实现过程分为三部分:初始化部分,移位部分,检测部分,初始化部分在系统复位后将解锁密码加载到RTC解锁线性移位寄存器中,在解锁信号到来时将解锁密码加载到RTC解锁线性移位寄存器中,在加锁信号到来时将加锁密码加载到RTC解锁线性移位寄存器中,其密码长度可选,其特征是:移位部分在既无加锁信号又无解锁信号到来时将RTC解锁线性移位寄存器线性移位,把加载到RTC解锁线性移位寄存器中的密码通过最低位寄存器移出,并将最高位填0;在RTC自锁电路中加入一个RTC解锁状态线性移位寄存器,其长度比RTC解锁线性移位寄存器大1,在系统复位后将RTC解锁状态线性移位寄存器置为全0;在解锁信号到来时将RTC解锁状态线性移位寄存器的最高位置1,其余位置0;在加锁信号到来时将RTC解锁状态线性移位寄存器的最高位置0,其余位置1;在既无加锁信号又无解锁信号到来时将RTC解锁状态线性移位寄存器线性移位,并将该线性移位寄存器中的值通过最低位移出,最高位保持不变;检测部分包括一个和RTC解锁线性移位寄存器等长的检测线性移位寄存器;该寄存器接收由RTC解锁线性移位寄存器最低位移出的数据并通过最高位输入,然后依次向最低位移动。
2.根据权利要求1所述的实时时钟自锁的实现方法,其特征是:检测部分的检测线性移位寄存器具有检测接收到的RTC解锁线性移位寄存器的数据是加锁密码还是解锁密码的功能,当检测到接收到的密码是解锁密码的时候将释放信号拉高,当检测到接收到的密码是加锁密码的时候则将断言信号拉高。
3.根据权利要求2所述的实时时钟自锁的实现方法,其特征是:检测部分根据释放信号和断言信号来决定RTC自锁是否执行,当释放信号为高时则RTC自锁信号拉低,解除RTC自锁,当断言信号为高时则RTC自锁信号拉高,执行RTC自锁,从而完成RTC的自锁或解锁。
CN201110330888.1A 2011-10-27 2011-10-27 一种实时时钟自锁的实现方法 Withdrawn - After Issue CN102508514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110330888.1A CN102508514B (zh) 2011-10-27 2011-10-27 一种实时时钟自锁的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110330888.1A CN102508514B (zh) 2011-10-27 2011-10-27 一种实时时钟自锁的实现方法

Publications (2)

Publication Number Publication Date
CN102508514A CN102508514A (zh) 2012-06-20
CN102508514B true CN102508514B (zh) 2014-09-17

Family

ID=46220615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110330888.1A Withdrawn - After Issue CN102508514B (zh) 2011-10-27 2011-10-27 一种实时时钟自锁的实现方法

Country Status (1)

Country Link
CN (1) CN102508514B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201118263Y (zh) * 2007-11-05 2008-09-17 深圳艾科创新微电子有限公司 一种用于双电源系统的检测电路
CN101685319A (zh) * 2008-09-24 2010-03-31 上海国宽信息科技有限公司 一种实时时钟电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI340882B (en) * 2007-04-09 2011-04-21 Novatek Microelectronics Corp Real time clock integrated circuit and apparatus thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201118263Y (zh) * 2007-11-05 2008-09-17 深圳艾科创新微电子有限公司 一种用于双电源系统的检测电路
CN101685319A (zh) * 2008-09-24 2010-03-31 上海国宽信息科技有限公司 一种实时时钟电路

Also Published As

Publication number Publication date
CN102508514A (zh) 2012-06-20

Similar Documents

Publication Publication Date Title
Chiu et al. A secure test wrapper design against internal and boundary scan attacks for embedded cores
CN102540060A (zh) 一种数字集成电路芯片测试系统
CN102074076A (zh) 一种智能电能表集中充值终端及其控制方法
CN108508352A (zh) 一种测试码生成电路
US10048893B2 (en) Clock/power-domain crossing circuit with asynchronous FIFO and independent transmitter and receiver sides
CN114280454B (zh) 芯片测试方法、装置、芯片测试机及存储介质
US10069635B2 (en) Methods and systems for achieving system-level counterfeit protection in integrated chips
CN101405939A (zh) 极低功耗的伪同步小尺寸寄存器设计及其实现方法
CN102508514B (zh) 一种实时时钟自锁的实现方法
TW200816638A (en) Data latch circuit with a phase selector
CN108463734A (zh) 用于具有锁存器及触发器的电路设计的扫描逻辑
EP1157278B1 (en) A method and integrated circuit arranged for feeding a test forcing pattern on a single shared pin of the circuit
US9389635B2 (en) Selectable phase or cycle jitter detector
CN110047552A (zh) 一种存储器读取速度测量电路
Stoychev et al. A measurement system for electric car charging stations utilising a FPGA board for flexibility in configuration
CN205880897U (zh) 一种多功能指纹u盘
US20070116164A1 (en) Clock alignment detection from single reference
Zeidler et al. On-line testing of bundled-data asynchronous handshake protocols
CN102411556B (zh) 用于ip核的处理器接口自动生成方法
CN103257265B (zh) 电子装置、唤醒时间检测电路及方法
EP2141597B1 (en) Semiconductor integrated circuit
Aramoon et al. Building Hardware Security Primitives Using Scan-based Design-for-Testability
US11087057B1 (en) System and method for application specific integrated circuit design related application information including a double nature arc abstraction
US20230393198A1 (en) Circuit arrangement for validation of operation of a logic module in a multipower logic architecture and corresponding validation method
CN208367693U (zh) 基于单片机的计算机软件加密装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200506

Address after: No.15 Xinghuo Road, Jiangbei new district, Nanjing, Jiangsu

Patentee after: JIANGSU SEUIC TECHNOLOGY Co.,Ltd.

Address before: 214000 Wuxi national integrated circuit design garden, No. 21-1 Changjiang Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, Wuxi, 606-609

Patentee before: WUXI SEUIC SEMICONDUCTORS Co.,Ltd.

CP01 Change in the name or title of a patent holder

Address after: No.15 Xinghuo Road, Jiangbei new district, Nanjing, Jiangsu Province, 210031

Patentee after: Dongji Technology Co.,Ltd.

Address before: No.15 Xinghuo Road, Jiangbei new district, Nanjing, Jiangsu Province, 210031

Patentee before: JIANGSU SEUIC TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder
AV01 Patent right actively abandoned

Granted publication date: 20140917

Effective date of abandoning: 20220328

AV01 Patent right actively abandoned

Granted publication date: 20140917

Effective date of abandoning: 20220328

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned