CN102496620B - 集成压控振荡器的半导体芯片及其制造方法 - Google Patents

Abstract

本发明公开了一种集成压控振荡器的半导体芯片及其制造方法，所述压控振荡器，包括电感，所述电感形成在半导体芯片的衬底上，所述电感区域的下方形成高阻衬底隔离区。其制造方法，包括利用衬底高阻化技术，在所述电感区域的下方形成高阻衬底隔离区。本发明用以解决半导体芯片中不同模块衬底间互相串扰以及高频下衬底较大损耗的问题；制造方法用于制造集成压控振荡器的半导体芯片。

Description

集成压控振荡器的半导体芯片及其制造方法

技术领域

本发明涉及集成电路领域，具体的讲是涉及一种集成压控振荡器的半导体芯片及其制造方法。

背景技术

半导体芯片，一个重要的特点就是微型化和集成化，半导体芯片，一般采用外部压控振荡器提供时钟信号，为了减少半导体芯片外围电路，现代工艺中一般将压控振荡器集成在半导体芯片中。

目前，片上系统(SystemonChip，SoC)的概念已经越来越普遍地被应用于半导体芯片的研发中，并日益成为芯片设计的主流趋势。我们知道，SoC系统芯片所带来的单片系统集成芯片解决方案不仅能够明显增加集成度、减小芯片体积、提高封装密度，而且可以有效降低芯片系统的成本和造价。因此，在无线传感器网络芯片的设计中，人们已经越来越多地依赖系统集成概念来设计相关电路并开发新一代的芯片产品。

然而，随着越来越多的系统集成在半导体芯片的开发，系统集成了包括压探振荡器之外的多种模块，例如：型号为ATmega16的微控制器、以及应用于无线收/发系统的无线传感器网络芯片的系统均集成有压控振荡器(VCO)。

压控振荡器，主要结构中包括电感，电感性能的好坏直接影响到压控振荡器的重要性能指标——相位噪声。例如：采用CMOS工艺制作的电感电容型振荡器(LC-TankVCO)，包括电感元件，电感元件为无源器件，形成在半导体芯片的版图的衬底上。由于压控振荡器集成在SoC芯片上，而在SoC芯片上除了VCO外，还集成了很多模块，因此，VCO在工作时，就会与SoC芯片上的其它模块之间产生互相串扰；又由于电感元件形成在CMOS工艺的衬底上的制作的，其衬底为低阻态，其电流的导通能力强，则衬底的损耗大，特别在高频下衬底的损耗较大。

综上所述，在不同模块衬底间互相串扰以及高频下衬底较大损耗的问题开始显现并制约着系统集成半导体芯片的发展。这些问题在CMOS工艺普遍采用的低阻衬底中被表现得更加突出，严重限制了半导体芯片的应用和发展。

发明内容

本发明所要解决的技术问题是，克服以上不足，提供一种集成压控振荡器的半导体芯片，以解决半导体芯片中不同模块衬底间互相串扰以及高频下衬底较大损耗的问题。

为了解决上述技术问题，本发明的技术方案是：一种集成压控振荡器的半导体芯片，所述压控振荡器，包括电感，所述电感形成在半导体芯片的衬底上，所述电感区域的下方形成高阻衬底隔离区。

进一步的，所述电感区域的周边设置有多个与地连接的n阱层。

进一步的，所述n阱层分布在所述高阻衬底隔离区的两侧。

本发明所要解决的另一技术问题是，提供一种集成压控振荡器的半导体芯片的制造方法，以实现集成压控振荡器的半导体芯片的制造。

一种集成压控振荡器的半导体芯片的制造方法，所述压控振荡器，包括电感，所述电感形成在半导体芯片的衬底上，利用衬底高阻化技术，在所述电感区域的下方形成高阻衬底隔离区。

进一步的，在所述电感区域的周边设置多个与地连接的n阱层。

进一步的，将所述n阱层分布在所述高阻衬底隔离区的两侧。

进一步的，所述衬底高阻化技术，采用质子注入方法实现。

进一步的，所述衬底高阻化技术，采用微机电方法实现。

进一步的，所述衬底高阻化技术，采用衬底高阻氧化方法实现。

与现有技术相比，本发明的优点在于：当半导体芯片的压控振荡器模块与其它模块一起工作时，其它模块产生的频率和相位噪声被电感区域下方的高阻衬底隔离区隔离并吸收，从而使半导体芯片的衬底上的其它模块不会对压控振荡器模块产生频率和相位的干扰；而压控振荡器模块产生的频率和相位噪声也会被电感区域下方的高阻衬底隔离区隔离并吸收，从而使压控振荡器模块工作时产生的频率和相位噪声对半导体芯片的衬底上的其它模块产生干扰。

此外，衬底的电感区域的下方形成高阻衬底隔离区后，则衬底的电阻值变大，其电流的导通能力变弱，此时，在使用半导体芯片时，衬底的损耗就会减小；特别是在高频下衬底的损耗减小较为突出。因此，本发明能够解决在高频下衬底较大损耗的问题。

综上所述，本发明集成压控振荡器的半导体芯片，能够解决半导体芯片中不同模块衬底间互相串扰以及高频下衬底较大损耗的问题。

附图说明

图1是本发明实施例的结构示意图；

图2-5是本发明实施例制造方法过程图。

图中所示：100、衬底，200、压控振荡器，201、电感，300、其它模块，400、衬底高阻化隔离区，500、n阱层。

具体实施方式

下面结合附图对本发明作详细描述：

请参考图1，本发明集成压控振荡器的半导体芯片，包括电感电容型压控振荡器200(LC-TankVCO)，所述压控振荡器200包括电感201，所述电感201形成在半导体芯片的衬底100上，所述电感201区域的下方形成高阻衬底隔离区400。

本发明集成压控振荡器的半导体芯片，当半导体芯片的压控振荡器200模块与其它模块300一起工作时，其它模块300产生的频率和相位噪声被电感201区域下方的高阻衬底隔离区400隔离并吸收，从而使半导体芯片的衬底100上的其它模块300不会对压控振荡器200模块产生频率和相位的干扰；而压控振荡器200模块产生的频率和相位噪声也会被电感201区域下方的高阻衬底隔离区400隔离并吸收，从而使压控振荡器模块200工作时产生的频率和相位噪声对半导体芯片的衬底100上的其它模块300产生干扰。

此外，衬底的电感区域的下方形成高阻衬底隔离区后，则衬底的电阻值变大，其电流的导通能力变弱，此时，在使用半导体芯片时，衬底的损耗就会减小；特别是在高频下衬底的损耗减小较为突出。因此，本发明能够解决在高频下衬底较大损耗的问题。

作为较佳的实施方式，所述电感201区域的周边设置有多个与地连接的n阱层500；所述n阱层500分布在所述高阻衬底隔离区400的两侧。n阱层500作为保护环，能够吸收电感201区域以外电路产生的频率噪声和相位噪声，使电感201区域尽可能地安静，以提高压控振荡器200的性能，避免其它模块300对压控振荡器200产生的频率和相位串扰。

综上所述，本发明集成压控振荡器的半导体芯片，能够解决半导体芯片中不同模块衬底间互相串扰以及高频下衬底较大损耗的问题。

请参考图2-5，本发明集成压控振荡器的半导体芯片的制造方法。

步骤1，请参考图2-3，在半导体芯片的衬底100上分别制作电感电容型的压控振荡器200，以及其它模块300，压控振荡器200的电感201形成在半导体芯片的衬底100上；

步骤2，请参考图4，利用衬底高阻化技术，在所述电感201区域的下方形成高阻衬底隔离区400；

步骤3，请参考图5，在所述电感201区域的周边设置多个与地连接的n阱层500；

步骤4，请参考图5，将所述n阱层500分布在所述高阻衬底隔离区400的两侧。

作为较佳的实施方式，所述衬底高阻化技术，采用质子注入方法实现，即采用质子注入技术。

作为较佳的实施方式，所述衬底高阻化技术，采用微机电方法实现，即采用微机电技术。

作为较佳的实施方式，所述衬底高阻化技术，采用衬底高阻氧化方法实现，即衬底高阻氧化技术。

本发明制造方法，用于制造集成压控振荡器的半导体芯片。

另外，本发明集成压控振荡器的半导体芯片，能够提高半导体芯片中压控振荡器的性能。

为了表明集成压控振荡器的半导体芯片能够提高压控振荡器的性能，我们以一种集成电感电容型压控振荡器的无线传感器网络芯片为例来说明。

压控振荡器为电感电容型的，即LC-tank结构的VCO，振荡频率为2.45GHz。

为了测试该LC-tankVCO的性能变化，我们通过频谱分析仪对该VCO的振荡频率和相噪声性能进行了测试。

衬底未高阻化之前，VCO的振荡频率为

$f_0=\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LC}}}$

其中，f0为振荡频率，L为VCO的电感值；C为VCO的电容值。

衬底高阻化后，即在电感区域下方增加高阻衬底隔离区后，衬底上就会产生寄生电容ΔC，此时VCO的振荡频率为

$f_0=\frac{1}{2\mathrm{\π}\sqrt{L(C+\mathrm{\ΔC})}}$

此时，f0在同的调谐电压下将会产生0.01GHz～0.03GHz的漂移，但对于2.45GHz的中心频率来说，这个漂移可以忽略不计，因此，增加的寄生电容ΔC对振荡频率的影响不大。

由于在CMOS工艺中，将衬底高阻化，形成在衬底上的电感的Q值就会定性的变大，原因是电感的Q值受到周边环境电路的影响。对于本实施例来说，Q值受到高阻衬底隔离区的影响而变大。由于相位噪声的公式为：

$N=\log \left(\frac{2\mathrm{kT}}{P_{\mathrm{sig}}}{\left(\frac{{\mathrm{\ω}}_0}{2\mathrm{Q\Δ\ω}}\right)}^2\right)$

其中，N为相位噪声，Psig为载波功率，ω0为载波频率，Δω为载波频偏，Q为电感的品质因子。值得注意的是，电感Q值的改善会对VCO相噪声在热噪声区域简洁地表征为Q2特性变化。由相位噪声的公式可知，品质因子Q变大了，则相位噪声就降低了。

为了进一步证明，采用衬底高阻化技术后，VCO的相位噪声降低了。我们对衬底未高阻化和衬底高阻化后的VCO的相位噪声进行了测试，如表1：

测试频率	衬底未高阻化的相位噪声	衬底高阻化的相位噪声
			100kHz	-120.2dBc/MHz	-124.2dBc/MHz
600kHz	-121.5dBc/MHz	-127.5dBc/MHz
			1MHz	-122dBc/MHz	-128dBc/MHz

表1

从表1中可以看出，衬底高阻化后，即在电感区域下方增加高阻衬底隔离区后，相位噪声降低了4～6dBc/MHz，从而提高了压控振荡器的性能。

因此，本发明集成压控振荡器的无线传感器网络芯片，能够降低VCO的相位噪声的性能，从而提高VCO的性能。

Claims (5)

1.一种集成压控振荡器的半导体芯片，所述压控振荡器，包括电感，所述电感形成在半导体芯片的衬底上，其特征在于，所述电感区域的下方的所述衬底中具有采用高阻化技术形成的高阻衬底隔离区；所述电感区域的周边设置有多个与地连接的n阱层，所述n阱层分布在所述高阻衬底隔离区的两侧，用于吸收电感区域以外电路产生的频率噪声和相位噪声；

当半导体芯片的压控振荡器模块与其它模块一起工作时，其它模块产生的频率和相位噪声被电感区域下方的高阻衬底隔离区隔离并吸收，同时电感以外其它电路的噪声被n阱吸收，从而使半导体芯片的衬底上的其它模块不会对压控振荡器模块产生频率和相位的干扰；而压控振荡器模块产生的频率和相位噪声也会被电感区域下方的高阻衬底隔离区隔离并吸收，从而不会使压控振荡器模块工作时产生的频率和相位噪声对半导体芯片的衬底上的其它模块产生干扰。

2.一种集成压控振荡器的半导体芯片的制造方法，所述压控振荡器，包括电感，所述电感形成在半导体芯片的衬底上，其特征在于，包括：首先，利用衬底高阻化技术，在所述电感区域的下方的所述衬底中形成高阻衬底隔离区；然后，在所述电感区域的周边设置多个与地连接的n阱层；其中，将所述n阱层分布在所述高阻衬底隔离区的两侧；当半导体芯片的压控振荡器模块与其它模块一起工作时，其它模块产生的频率和相位噪声被电感区域下方的高阻衬底隔离区隔离并吸收，同时电感以外其它电路的噪声被n阱吸收，从而使半导体芯片的衬底上的其它模块不会对压控振荡器模块产生频率和相位的干扰；而压控振荡器模块产生的频率和相位噪声也会被电感区域下方的高阻衬底隔离区隔离并吸收，从而不会使压控振荡器模块工作时产生的频率和相位噪声对半导体芯片的衬底上的其它模块产生干扰。

3.根据权利要求2所述的集成压控振荡器的半导体芯片的制造方法，其特征在于，所述衬底高阻化技术，采用质子注入方法实现。

4.根据权利要求2所述的集成压控振荡器的半导体芯片的制造方法，其特征在于，所述衬底高阻化技术，采用微机电方法实现。

5.根据权利要求2所述的集成压控振荡器的半导体芯片的制造方法，其特征在于，所述衬底高阻化技术，采用衬底高阻氧化方法实现。