CN101820249B - 八相位lc压控振荡电路、片上振荡器的设计方法 - Google Patents

Abstract

一种八相位LC振荡电路设计方法，采用四级谐振单元级联且第四级反馈回第一级，构成环形结构。电感L1、L2、L3、L4的两端分别产生了八相位的时钟输出，V_B为外部直流控制电压。八相位LC压控振荡器的核心部分是LC谐振单元的结构，M1和M3、M2和M4分别构成了两路差分支路，在两路差分支路之间用电感L1连接，两路差分信号的输出连接到电容C1和C2、C1n和C2n。一种片上振荡器的设计方法，在上述方法基础上对所述M1、M2、M3和M4，采用两层层叠式的晶体管结构；所述L仅采用一只。本技术方案电容和电感位置改变，降低制造成本；M1和M2、M3和M4分别构成了负跨导单元，使振荡器容易起振，在谐振状态下，相邻两个LC谐振单元之间提供45°的相位差，从而实现了八相位LC VCO。

Description

八相位LC压控振荡电路、片上振荡器的设计方法

技术领域

本发明属于电子电路设计技术领域，具体是一种适用于电路系统中的低成本低噪声八相位LC压控振荡电路、片上振荡器的设计方法。

背景技术

电压控制振荡器(VCO)作为信号源在电路系统中得到广泛应用。在无线通信系统中，VCO应用在频率合成器中产生本地振荡信号，对射频信号进行调制和解调。在光纤通信系统中，VCO是时钟恢复电路的核心电路，它的输出信号被用作数据判决和再生。

在射频调制解调和时钟恢复等电路中往往还需要振荡器能够提供不同正交相位的时钟，同时还要求时钟具有较好的相位噪声性能。

另一方面在光纤通信等系统中，随着系统速率的提升，现有工艺已不能满足超高速电路的设计要求，在系统方案中，往往采用半频或四分之一频率、但是多相位的时钟由此来降低电路工作频率，降低对工艺的要求，减小电路设计难度，给电路结构、工艺选择带来更多的自由度。

发明内容

为了解决现有技术中存在的上述问题，本发明的目的就是提供一种能够输出多相位时钟、相位噪声性能好、采用较少电感的LC压控振荡器设计方法，同时设计得到的振荡器还有大调谐范围、低电源电压、低功耗、高输出电压摆幅以及节省集成电路面积等优点。

一种八相位LC振荡电路设计方法，先设计LC谐振单元，再采用四级所述LC谐振单元级联，并把第四级反馈回第一级，最终构成环形结构，得到八相位LC振荡电路；

对于第1级LC谐振单元，采用两只P型晶体管M1、M2、两只N型晶体管M3、M4、一只电感L和四只可变电容；这些器件的连接方法是：

M1和M2的源端都连接电源电压VDD，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M1的栅端连接Vout2，而M2的栅端连接Vout1；

M3和M4的源端都连接到地电位GND，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M3的栅端连接Vout2，而M4的栅端连接Vout1；

L1的两端分别连接Vout1和Vout2；

可变电容分别是C1、C2、C1n和C2n，其中，

C1两端分别连接控制电压VB和Vout2，C1n两端分别连接VB和Vout1，C2两端分别连接VB和第2级LC谐振单元的Vout4，C2n两端分别连接VB和第2级LC谐振单元的Vout3；

C1和C2通过第一电阻R1连接控制电压VB，C1n和C2n通过第二电阻R2连接控制电压VB；所述第一电阻和第二电阻相同。

对于第2、3、4级LC谐振单元，结构设计与此相同；

一种按照上述方法的片上集成型压控振荡器设计方法，

先设计LC谐振单元，再采用四级所述LC谐振单元级联，并把第四级反馈回第一级，最终构成环形结构，得到八相位LC振荡电路；

对于第1级LC谐振单元，采用两只P型晶体管M1、M2、两只N型晶体管M3、M4、一只电感L和四只可变电容；这些器件的连接方法是：

M1和M2的源端都连接电源电压VDD，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M1的栅端连接Vout2，而M2的栅端连接Vout1；

M3和M4的源端都连接到地电位GND，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M3的栅端连接Vout2，而M4的栅端连接Vout1；

L1的两端分别连接Vout1和Vout2；

可变电容分别是C1、C2、C1n和C2n，其中，

C1两端分别连接控制电压VB和Vout2，C1n两端分别连接VB和Vout1，C2两端分别连接VB和第2级LC谐振单元的Vout4，C2n两端分别连接VB和第2级LC谐振单元的Vout3；各级LC谐振单元的连接方式依此类推；

C1和C2通过第一电阻R1连接控制电压VB，C1n和C2n通过第二电阻R2连接控制电压VB；所述第一电阻和第二电阻相同。

以第1级LC振荡单元为例，对于所述M1、M2、M3和M4，采用两层层叠式的晶体管结构，即M1和M3层叠、M2和M4层叠；所述L1仅采用一只，使电感数量减少一半，使芯片成本降低到一半；又由于电感的体积很大，这样，芯片的体积也缩小很多。

对于第2、3、4级LC谐振单元，结构设计与此相同；

本技术方案，采用四级谐振单元级联且第四级反馈回第一级，构成环形结构。参考图3，电感L1、L2、L3、L4的两端分别产生了八相位的时钟输出。八相位LC压控振荡器的核心部分是LC谐振单元的结构，该结构采用两层层叠式的晶体管结构，即M1和M3、M2和M4层叠，两层层叠式结构可以使电路在低电源电压下工作；M1和M3、M2和M4分别构成了两路差分支路，该发明在两路差分支路之间用电感L1连接，两路差分信号的输出连接到电容C1和C2、C1n和C2n。

本技术方案与现有技术相比，电容和电感位置改变，电容和电感也不是直接并联，电感数量由8个减少为4个，从而降低制造成本；M1和M2、M3和M4分别构成了负跨导单元，使振荡器容易起振，在谐振状态下，相邻两个LC谐振单元之间提供45°的相位差，从而实现了八相位LC VCO。

增加的电阻R1和R2实现了可变管和控制电压V_B之间的隔离，从而避免了C1和C2之间节点与C1n和C2n之间节点直接连接时产生虚地的现象。

有益效果：

A)本发明的八相位LC压控振荡器在两路差分支路之间用电感L1连接，两路差分信号的输出连接到电容C1和C2、C1n和C2n，本发明与过去的结构相比，电感与电容的的位置改变，电容和电感也不是直接并联，该方法的电感数量由8个减少为4个，减小了芯片面积，成本相应降低。

B)M1和M2、M3和M4分别构成了负跨导单元，使振荡器容易起振，采用LC选频与负跨导结构，同时单元电路中省略了通常的电流源，获得了较好的相位噪声性能。

C)该LC振荡器结合了环形方式，获得了多相位的时钟输出，同时也增大了调谐范围。

D)采用两层层叠式的晶体管结构，即M1和M3、M2和M4层叠，两层层叠式结构可以使电路在低电源电压下工作，降低了功耗。

E)采用两层层叠式的晶体管结构，输出电压摆幅增大。

附图说明：

图1是实施例中第1级LC谐振单元电路示意图；

图2是本发明的八相位LC压控振荡器结构框图，四级谐振单元内部只有一个电感，可变电容连接到谐振单元之间，该方案采用的电感数量减少为4个，减小了芯片面积；

图3是本发明的八相位LC压控振荡器电路图，采用两层层叠式的晶体管结构，输出电压摆幅较大，可以在低电源电压下工作，同时采用负跨导单元获得了较好的相位噪声性能。

具体实现方式：

下面结合附图与具体实施方式对本技术方案作进一步说明。

一种八相位LC振荡电路设计方法，

先设计LC谐振单元，再采用四级所述LC谐振单元级联，并把第四级反馈回第一级，最终构成环形结构，得到八相位LC振荡电路。

按照上述方法设计得到的片上集成型压控振荡器，包括四级级联的相同LC谐振单元，并且第四级反馈回第一级，构成环形结构，得到八相位LC振荡电路；

所述LC谐振单元包括两只P型晶体管M1、M2、两只N型晶体管M3、M4、一只电感L和四只可变电容；

M1和M2的源端都连接电源电压VDD，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M1的栅端连接Vout2，而M2的栅端连接Vout1；

M3和M4的源端都连接到地电位GND，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M3的栅端连接Vout2，而M4的栅端连接Vout1；

L1的两端分别连接Vout1和Vout2；

可变电容分别是C1、C2、C1n和C2n，其中，

C1两端分别连接控制电压VB和Vout2，C1n两端分别连接VB和Vout1，C2两端分别连接VB和第2级LC谐振单元的Vout4，C2n两端分别连接VB和第2级LC谐振单元的Vout3；

C1和C2通过第一电阻R1连接控制电压VB，C1n和C2n通过第二电阻R2连接控制电压VB；所述第一电阻和第二电阻相同。

对于第2、3、4级LC谐振单元，连接方式相同。

一种按照上述方法的片上集成型压控振荡器设计方法，是在上述方法的基础上，再对所述M1、M2、M3和M4，采用两层层叠式的晶体管结构，即M1和M3层叠、M2和M4层叠；所述L1仅采用一只。对于其它各级LC振荡单元的结构设计与此相同。

参考附图3，本发明采用四级谐振单元级联且第四级反馈回第一级，构成环形结构。电感L1、L2、L3、L4的两端分别产生了八相位的时钟输出，V_B为外部直流控制电压。八相位LC压控振荡器的核心部分是LC谐振单元的结构，该结构采用两层层叠式的晶体管结构，即M1和M3、M2和M4层叠，两层层叠式结构可以使电路在低电源电压下工作；M1和M3、M2和M4分别构成了两路差分支路，在两路差分支路之间用电感L1连接，两路差分信号的输出连接到电容C1和C2、C1n和C2n。

本方法设计的结构与过去的结构相比，电容和电感位置改变，电容和电感也不是直接并联，电感数量由8个减少为4个，从而制造成本相应降低。M1和M2、M3和M4分别构成了负跨导单元，使振荡器容易起振，在谐振状态下，相邻两个LC谐振单元之间提供45°的相位差，从而实现了八相位LC VCO。

本振荡器可以采用MOSFET、MESFET工艺来实现。

本技术方案具有较好的相位噪声性能和较低的功耗，在芯片中可用螺旋电感。易于与数字电路集成，在系统芯片(SOC)中有着较好的应用前景；而且环形压控振荡器可以获得大的调谐范围；可以通过调整振荡器的级数方便地获得不同相位的一系列时钟；由于本方案使用的电感数量减少了一半，占用较小的芯片面积，降低了成本。

Claims (2)

1.一种八相位LC振荡电路设计方法，其特征是先设计LC谐振单元，再采用四级所述LC谐振单元级联，并把第四级反馈回第一级，最终构成环形结构，得到八相位LC振荡电路；

对于第1级LC谐振单元，采用两只P型晶体管M1、M2、两只N型晶体管M3、M4、一只电感L和四只可变电容；这些器件的连接方法是：

M1和M2的源端都连接电源电压VDD，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M1的栅端连接Vout2，而M2的栅端连接Vout1；

M3和M4的源端都连接到地电位GND，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M3的栅端连接Vout2，而M4的栅端连接Vout1；

L的两端分别连接Vout1和Vout2；

可变电容分别是C1、C2、C1n和C2n，其中：

C1两端分别连接控制电压VB和Vout2，C1n两端分别连接VB和Vout1，C2两端分别连接VB和第2级LC谐振单元的Vout4，C2n两端分别连接VB和第2级LC谐振单元的Vout3；

对于第2、3、4级LC谐振单元，对于第2、3、4级LC谐振单元，结构设计与第1级LC谐振单元相同；

C1和C2通过第一电阻R1连接控制电压VB，C1n和C2n通过第二电阻R2连接控制电压VB；所述第一电阻和第二电阻相同。

2.一种片上集成型压控振荡器设计方法，其特征是先设计LC谐振单元，再采用四级所述LC谐振单元级联，并把第四级反馈回第一级，最终构成环形结构，得到八相位LC振荡电路；

对于第1级LC谐振单元，采用两只P型晶体管M1、M2、两只N型晶体管M3、M4、一只电感L和四只可变电容；这些器件的连接方法是：

M1和M2的源端都连接电源电压VDD，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M1的栅端连接Vout2，而M2的栅端连接Vout1；

M3和M4的源端都连接到地电位GND，它们的漏端分别连接到本LC谐振单元的输出端Vout1和Vout2，而且M3的栅端连接Vout2，而M4的栅端连接Vout1；

L的两端分别连接Vout1和Vout2；

可变电容分别是C1、C2、C1n和C2n，其中，

C1两端分别连接控制电压VB和Vout2，C1n两端分别连接VB和Vout1，C2两端分别连接VB和第2级LC谐振单元的Vout4，C2n两端分别连接VB和第2级LC谐振单元的Vout3；

对于所述M1、M2、M3和M4，采用两层层叠式的晶体管结构，即M1和M3层叠、M2和M4层叠；所述L仅采用一只；

对于第2、3、4级LC谐振单元，对于第2、3、4级LC谐振单元，结构设计与第1级LC谐振单元相同；

C1和C2通过第一电阻R1连接控制电压VB，C1n和C2n通过第二电阻R2连接控制电压VB；所述第一电阻和第二电阻相同。

Images