CN101056090A - 使用背靠背串联型mos变容管的低噪声数控lc振荡器 - Google Patents

Abstract

本发明属于无线通信系统收发机芯片设计技术领域，其特征在于：采用数字信号控制的新颖的背靠背串联型MOS变容管构成数控LC振荡器的主要变容部分，减小了从振荡器中的幅度噪声所转变而来的相位噪声，提高了振荡器对于来自电流源的噪声的抑制能力，从而最终减小了振荡器输出信号的相位噪声，相比于已有方法，本发明所提出的方法能够有效的提高片上CMOS振荡器的性能并且降低振荡器的功耗，从而有助于降低接收机的制造成本和功耗。

Description

使用背靠背串联型MOS变容管的低噪声数控LC振荡器

技术领域

本发明涉及一种新型的使用背靠背串联型MOS变容管的片上CMOS低噪声数控LC振荡器，特别适用于无线通信系统收发机CMOS集成芯片的设计。

背景技术

个人通信市场的迅速发展要求通信系统的个人手持终端日益向着低成本、低功耗、小型化、支持多种模式工作等方向发展，而要达到以上要求的唯一途径就是收发机芯片的集成化，实现所谓的片上系统(SOC：System On Chip)，即尽可能地将收发机的射频、模拟和数字模块集成在一个芯片上，同时尽可能地减少片外分立元件的数量。随着CMOS集成电路工艺尺寸的不断缩小，数字电路的集成化程度越来越高，而与此同时，芯片电源电压的不断降低给传统的射频和模拟电路设计带来了越来越大的挑战。

压控振荡器(VCO：Voltage Controlled Oscillator)通常应用在锁相环频率综合器中，是构成通信收发机射频前端的关键模块。传统的CMOS压控振荡器分为两种，一种是压控LC振荡器，它采用模拟电压控制的变容管与电感构成LC振荡回路，它的缺点是其性能容易随着电源电压的不断降低而变差，在构成片上系统时来自其它数字模块的衬底耦合噪声会显著恶化它的噪声性能，另外也不能直接用数字信号控制它的输出振荡频率，因此，传统的压控LC振荡器不能够适应当前系统集成和深亚微米工艺的要求；另一种压控振荡器是由反相器链组成的环形振荡器，其缺点是相位噪声和杂散较大，输出振荡频率精度较低，不能满足当前无线通信收发机的要求。另外，为了降低芯片成本，提高产品的市场竞争力，要求未来的收发机芯片尽可能地支持多种模式工作，比如能够同时支持TD-SCDMA和GSM两种系统的双模收发机芯片，同时支持802.11a/b/g的WLAN收发机芯片等，这样就对收发机的各个组成模块提出了更高的要求。对于压控振荡器来说，多种模式工作就要求它能够满足多种系统的噪声性能，具有更宽的频率调节范围和更灵活的电路结构，这些都给传统的压控振荡器设计带来了很大的挑战。

近年来，采用数字方法实现传统的射频模块的功能开始成为人们研究的热点，先后有一些研究机构提出了一类新颖的基于LC振荡回路的CMOS数控LC振荡器，它们利用输入数字信号来控制LC振荡回路的电容值，从而达到能够直接用数字信号控制振荡器输出频率的目的，因而被称作数控LC振荡器(DCO：Digital Controlled LC Oscillator)。这种数控LC振荡器的性能较好，对于电源电压的降低不敏感，利用它可以方便的构成易于片上集成的全数字锁相环，因而非常符合当前深亚微米工艺和系统集成化的发展趋势。美国TI公司所提出的数控LC振荡器采用了∑Δ调制技术来提高输出频率的精度并降低相位噪声；德国的Infineon公司采用了一个较大规模的MOS变容管矩阵来实现数控LC振荡器。但是，上述振荡器的共同缺点是当振荡器工作时处于大信号状态，使变容管工作在非线性状态，从而将振荡器的幅度噪声转化为相位噪声，增加了振荡器对于尾电流管噪声的敏感度，从而恶化了振荡器输出信号的相位噪声。为了满足无线通信收发机对振荡器相位噪声的苛刻要求，目前的数控LC振荡器往往需要消耗较大的功耗。

综上所述，传统的压控振荡器并不适合当前深亚微米工艺和系统集成化的发展趋势，并且在实现现代无线通讯收发机芯片时将会面临越来越多的困难；而已有的数控LC振荡器的相位噪声性能容易受到电路中幅度噪声的影响，功耗较大，并不能完全满足现代无线通信收发机高性能低功耗的要求。

发明内容

本发明的目的在于提供一种使用背靠背串联型MOS变容管的片上CMOS低噪声数控LC振荡器，该振荡器可以在大输出幅度下仍然保持良好的相位噪声特性，可以有效的减小电流源噪声以及其它幅度噪声对振荡器性能的影响，可以有效的降低功耗，因而可以适用于各种无线通信收发机系统芯片的设计中，并有助于得到更好的性能和更低的功耗。

使用背靠背串联型MOS变容管的低噪声数控LC振荡器，其特征在于，含有：第1耦合对管PM1和PM2，第2耦合对管NM1和NM2以及LC振荡回路，其中：

所述第1耦合对管中，PM1管和PM2管的源极相连后经过一个电流偏置的电流源连接到电源电压VDD；

所述第2耦合对管中，NM1管和NM2管的源极相连后接地；

在所述第1耦合对管和第2耦合对管之间，PM1管的漏极、PM2管的栅极、NM1管的漏极、NM2管的栅极彼此相连后，构成所述片上CMOS数控背靠背串联型低噪声LC振荡器的一个输出端outP；PM2管的漏极、PM1管的栅极、NM2管的漏极、NM1管的栅极彼此相连后，构成所述LC振荡器的另一个输出端outN；

所述LC振荡回路并联于所述低噪声LC振荡器的outP、outN两个输出端之间，由差分电感和变容控制电路并联构成，其中：

所述的变容控制电路由相互之间都并联于所述的outP、outN两端且各自带有接口电路的工艺-电压-温度校准模式背靠背串联型MOS变容管阵列、捕捉模式MOS电容阵列、整数部分的锁定模式MOS电容阵列以及分数部分的锁定模式MOS电容阵列组成，所述各个组成部分在各自的数字信号控制下分别改变各自的电容值，从而改变接入LC振荡回路的总电容值，并相应的改变输出振荡频率，其中：

所述工艺-电压-温度校准模式背靠背串联型MOS变容管阵列是一个在所述LC振荡器启动后首先要执行的工艺-电压-温度校准模式中所使用的电路结构，由接口电路和背靠背串联型MOS变容管阵列构成；所述接口电路的输入是一组二进制的工艺-电压-温度校准模式所使用的数字控制信号，用PVT[5:0]表示，由PVT0～PVT5共6个信号组成，该接口电路的输出是一组数字变容控制信号，用P[5:0]表示，由P0～P5共6个信号组成；P[5:0]与PVT[5:0]的关系为

P[5:0]＝PVT[5:0]，                        (1)

所述背靠背串联型MOS变容管阵列是由6个背靠背串联型MOS变容管并联而成的；所述背靠背串联型MOS变容管，由四个相同尺寸的PMOS管M1、M2、M3、M4及四个高阻值的CMOS片上电阻R1、R2、R3、R4组成，所述M1管、M2管、M3管、M4管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接电阻R1的一端，M3管、M4管各自的源极和漏极相连后接电阻R2的一端，电阻R1、R2的另一端相连后接数字变容控制信号，R3、R4的一端相连，另一端分别接所述数控LC振荡器的outP、outN端，M2管、M3管的栅极相连后接R3、R4的公共端，而M1管的栅极和M4管的栅极分别作为背靠背串联型MOS变容管的输出连接所述数控LC振荡器的outP、outN端；所述背靠背串联型MOS变容管的电容值由所述数字变容控制信号P[5:0]来控制的；

所述捕捉模式MOS电容阵列工作时振荡器执行捕捉模式，使输出振荡频率处于所要求的频道上；在该捕捉模式以及后面的锁定模式中，均采用了差分PMOS单元变容管对构成所述的捕捉模式MOS电容阵列以及锁定模式MOS电容阵列中的变容管，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管M1、M2组成，所述M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的outP、outN端；

所述捕捉模式MOS电容阵列由一个行接口电路、一个列接口电路和一个16×16的MOS电容矩阵构成，该捕捉模式电容阵列有8位锁定模式数字控制信号，用ACQ[7:0]表示，其中的高4位信号ACQ[7:4]通过所述列接口电路产生ACQ[7:4]所对应的温度计码，即列选信号C[15:0]和行选使能信号N[15:0]，所述的ACQ[7:4]与C[15:0]、N[15:0]的关系如下表所示：

        附表1ACQ[7:4]与C[15:0]、N[15:0]之间的对应关系

ACQ[7:4]	C[15:0]	N[15:0]
			0000	0000_0000_0000_0000	0000_0000_0000_0001
0001	0000_0000_0000_0001	0000_0000_0000_0010
			0010	0000_0000_0000_0011	0000_0000_0000_0100
0011	0000_0000_0000_0111	0000_0000_0000_1000
			0100	0000_0000_0000_1111	0000_0000_0001_0000

0101	0000_0000_0001_1111	0000_0000_0010_0000
			0110	0000_0000_0011_1111	0000_0000_0100_0000
0111	0000_0000_0111_1111	0000_0000_1000_0000
			1000	0000_0000_1111_1111	0000_0001_0000_0000
1001	0000_0001_1111_1111	0000_0010_0000_0000
			1010	0000_0011_1111_1111	0000_0100_0000_0000
1011	0000_0111_1111_1111	0000_1000_0000_0000
			1100	0000_1111_1111_1111	0001_0000_0000_0000
1101	0001_1111_1111_1111	0010_0000_0000_0000
			1110	0011_1111_1111_1111	0100_0000_0000_0000
1111	0111_1111_1111_1111	1000_0000_0000_0000

而低4位信号ACQ[3:0]通过行接口电路产生ACQ[3:0]所对应的温度计码，即行选信号R[15:0]。所述列选信号C[15:0]、行选使能信号N[15:0]以及行选信号R[15:0]分别送往所述的16×16的MOS电容矩阵的列和行；所述16×16MOS电容矩阵中的MOS电容单元由1个并联于所述outP、outN两端的差分PMOS单元变容管对及其解码电路组成，该解码电路的逻辑表达式为

CtrlA＝C+(N*R)，                               (2)

其中CtrlA是数字变容控制信号，所述解码电路的输出端与所述1个差分PMOS单元变容管对中各PMOS管的源极、漏极相连，该各PMOS管的衬底接电源VDD，而栅极分别接outP、outN两端；

所述整数部分的以及分数部分的锁定模式MOS电容阵列均采用差分PMOS单元变容管对，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管M1、M2组成，所述M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的outP、outN端；

所述整数部分的锁定模式MOS电容阵列由一个接口电路和一个差分PMOS单元变容管对阵列构成，该接口电路的输入为6位锁定模式数字控制信号的整数部分，用Lock_I[5:0]表示，接口电路的输出是各为32位的锁定模式整数部分变容控制信号I[31:0]；所述I[31:0]是Lock_I[5:0]的温度计码表示形式，用于控制差分PMOS变容管对阵列中的各相互并联的PMOS差分变容管对；

所述分数部分的锁定模式MOS电容阵列由一个数字∑Δ调制器和另一个差分PMOS变容管对阵列构成；所述数字∑Δ调制器的输入是一组8位的锁定模式数字控制信号的分数部分，用Lock_F[7:0]表示，该数字∑Δ调制器的输出是一串3位的高速率的整数∑Δ调制信号F[2:0]；所述F[2:0]信号控制所述的分数部分差分PMOS变容管对阵列中的PMOS变容管的源极和漏极的直流偏置电压，使得各个相互并联的差分PMOS单元变容管对分别在高、低两个电容状态之间高速翻转，从而使所述LC振荡回路输出信号的频率也随之高速地在几个频率之间跳转，这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，分数部分所对应的输出振荡频率也由此确定；所述F[2:0]与Lock_F[7:0]之间的关系由下述Z域传输函数确定：

$F\left(z\right)=\mathrm{Lock}\_F\left(z\right)\·\frac{z^{-1}(2-2.5z^{-1}+z^{-2})}{1-z^{-1}+0.5z^{-2}}+Q\left(z\right)\·\frac{{(1-z^{-1})}^3}{1-z^{-1}+0.5z^{-2}},---\left(3\right)$

其中Lock_F(z)为输入锁定模式数字控制信号的分数部分的z域表示，F(z)为∑Δ调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。

本发明所解决的技术问题是：针对现有CMOS压控振荡器及数控LC振荡器的不足，提出了一种新颖的使用背靠背串联型MOS变容管的片上CMOS低噪声数控LC振荡器，它结合了已有数控LC振荡器的优点并在此基础上进行了改进，其创新点主要是采用了新颖的背靠背串联型MOS变容管，从而使得该振荡器在可以在大输出幅度下仍然保持良好的相位噪声特性，可以有效的减小电流源噪声以及其它幅度噪声对振荡器性能的影响，可以有效的降低功耗，因而可以适用于各种无线通信收发机系统芯片的设计中，并有助于得到更好的性能和更低的功耗。电路仿真表明，本方案所提出的使用背靠背串联型MOS变容管的低噪声数控LC振荡器可以在其他条件均相同的前提下得到比目前已有的其他方法更低的相位噪声，从而有助于提高CMOS收发机的性能并降低收发机的功耗。

附图说明

图1显示了该CMOS数控背靠背串联型低噪声LC振荡器的典型整体结构。

图2显示了该变容控制电路的组成结构以及与图1的连接方式。

图3显示了该变容控制电路的工作方式。

图4显示了背靠背串联型MOS变容管阵列以及背靠背串联型MOS变容管单元电路结构：a.背靠背串联型MOS变容管阵列，b.背靠背串联型MOS变容管单元。

图5显示了MIM开关电容阵列以及所使用的MOS开关的电路结构：a.MIM开关电容阵列，b.MOS开关。

图6显示了差分PMOS单元变容管对工作时的变容管电容值-栅漏偏置电压曲线。

图7显示了LC振荡器工作时的输出频率-栅漏偏置电压曲线。

图8显示了本发明中使用的背靠背串联型MOS变容管的单端等效电路。

图9显示了本发明中使用的背靠背串联型MOS变容管单元工作时的变容管电容值-栅漏偏置电压曲线。

图10显示了捕捉模式MOS电容阵列的电路结构图。□：MOS电容单元。

图11显示了图10中所使用的MOS电容单元的电路结构图。

图12显示了整数部分的锁定模式MOS电容阵列的电路结构图。

图13显示了分数部分的锁定模式MOS电容阵列的电路结构图。

图14显示了该变容控制电路所采用的单级三阶前馈(FF3)结构数字∑Δ调制器的z域结构图。

图15比较了本发明所提出的方法和已有方法在其他条件均相同的情况下LC数控振荡器输出信号的相位噪声的单边功率谱密度。

具体实施方式

本发明中采用的新颖的背靠背串联型MOS变容管单元的电路结构如图4b所示，由两个差分PMOS单元变容管对以及四个高阻值的CMOS片上电阻组成。两个差分的PMOS单元变容管对的一个栅极连接在一起，另一个栅极分别接LC振荡器的outP和outN端，因此称其为背靠背串联型MOS变容管。这种变容管应用于模式1(PVT校准模式)中，取代了传统的MIM开关电容或差分PMOS变容管单元，改善了LC振荡器的相位噪声特性。

本发明的技术解决方案是：对于常用的压控LC振荡器的电路结构加以改进，通过输入数字信号离散地控制LC振荡回路的电容值，从而输出指定的振荡频率。在LC振荡回路中，振荡频率由下式决定：

$f_{\mathrm{out}}=\frac{1}{2\mathrm{\π}\sqrt{\mathrm{LC}}},---\left(1\right)$

其中f_out为LC振荡回路的振荡频率，L为回路电感值，C为回路电容值。由式(1)可见，如果能够按照输入的数字信号相对应地改变振荡回路中的电容值，就可以得到指定的输出振荡频率。数控LC振荡器的典型电路结构如图1所示，VDD为电源电压，由差分电感和变容控制电路组成LC振荡回路。变容控制电路在输入数字控制信号的作用下改变接入LC振荡回路的电容值，从而在outP与outN两端得到与控制信号相对应的差分输出振荡频率。CMOS耦合对管N M1-NM2、PM1-PM2用来提供维持LC回路振荡所需的负阻，图1中的电流源用来为电路提供直流偏置。图1中的负阻电路、电流源以及电流源偏置电路的设计与传统的压控LC振荡器相同。

变容控制电路的组成结构以及与整体电路的连接关系如图2所示，它由工艺-电压-温度校准模式背靠背串联型MOS变容管阵列、捕捉模式MOS电容阵列、整数部分的锁定模式MOS电容阵列、分数部分的锁定模式MOS电容阵列四部分组成，各部分均与图1中的outP和outN两端相连(各部分的具体连接方式见图4，图10，图12，图13)，各部分在各自的数字控制信号的作用下分别改变各自在outP和outN两端所并联的电容值，从而改变接入LC振荡回路的总电容值并改变输出振荡频率。为了达到较宽的频率调节范围和较细的频率调节精度，本发明采用了三模递进的工作方式来逐级得到数字控制信号所指定的振荡频率，其工作方式如图3所示，在数控LC振荡器启动后，它首先工作在模式1：PVT(工艺-电压-温度)校准模式，通过输入PVT校准模式数字控制信号改变背靠背串联型MOS变容管阵列的电容值，对振荡频率由于制造工艺、电源电压、环境温度等因素引起的波动进行校准，使振荡器工作在所要求的频率范围内。通常，模式1的调频范围在500MHz以上，调频精度在10MHz左右。然后，振荡器开始工作在模式2：ACQ捕捉模式，通过输入捕捉模式数字控制信号，使振荡器工作在所要求的频道上。通常，模式2的调频范围在100MHz左右，调频精度在400kHz左右。最后，振荡器开始工作在模式3：Lock锁定模式，通过输入锁定模式数字控制信号(包括整数部分与分数部分)，使振荡器工作在所要求的频率点上。通常，模式3的调频范围在10MHz左右，调频精度在1kHz以内。

模式1(PVT校准模式)的电路结构如图4所示，其电路由二进制权重的一组背靠背串联型MOS变容管阵列及其接口电路组成。接口电路的功能是根据输入的二进制数字控制信号PVT[5:0]产生一组高电平或低电平的变容控制信号P[5:0]，并且作为缓冲器，减小耦合到数字控制线上的外部噪声。背靠背串联型MOS变容管阵列由上述的新颖的背靠背串联型MOS变容管单元并联组成，其电路连接方式如图4a所示。与传统的使用MIM开关电容或差分PMOS变容管单元构成的PVT校准模式电容阵列相比，本发明中使用的新颖的背靠背串联型MOS变容管阵列可以使该振荡器在大输出幅度下仍然保持良好的相位噪声特性，可以有效的减小电流源噪声以及其它幅度噪声对振荡器性能的影响，可以有效的降低功耗，其原理如下所述。传统的采用MIM开关电容构成的开关电容阵列电路连接如图5所示，开关控制信号P[5:0]通过控制串联在MIM电容中间的一个MOS开关的开闭来改变接入到阵列中的电容值。这种结构的缺点是由于PVT校准模式需要调整的频率范围相对较大，所以需要较大的MIM电容，这样就会增大芯片的面积，增加了芯片的成本。同时，这种结构的电路还需要MOS开关，这样由MOS开关引入的翻转噪声和导通电阻热噪声都会大大恶化LC振荡器的相位噪声特性。因此，MIM开关电容并不能作为数控LC振荡器变容管阵列中所采用的理想变容管结构。数控LC振荡器变容管阵列中常用的差分PMOS变容管对的电容-电压曲线如图6所示，在低电容区和高电容区，电容-电压曲线比较平坦，数控LC振荡器就是根据输入数字控制信号将控制电压设置在这两个部分中间的某一个。当振荡器输出幅度较小时，可以看到PMOS变容管对的电容值能够保持在低电容值区，但当振荡器的输出幅度较大时，PMOS变容管对的电容值将随着输出振荡信号发生变化，进入到过渡区甚至高电容值区，这样的电容值变化会使振荡频率发生变化，从而引入较大的相位噪声。同时，如图7所示，当振荡器输出幅度较大时，频率-电压曲线的过渡区将会扩展，原本控制电压V1位于相对平缓的高频率区，由于这样的扩展而进入到过渡区，V1处频率-电压曲线斜率的增大，使振荡器对幅度噪声更加敏感。因此，使用常用的差分PMOS变容管对所构成的变容阵列，在振荡幅度较大的情况下，会产生较高的相位噪声，对电源电压波动更加敏感。本发明中将两个差分PMOS单元变容管对串联，构成新颖的背靠背串联型MOS变容管，其单端等效电路如图8所示。对其进行直流分析时，outP端以及CM端的偏置电压都等于共模电平VCM，从数字控制信号P[k]端看进去时，两个PMOS管M1与M2的源漏偏置电压均由P[k]决定，因此，M1与M2两端的直流压降V_GS ⁰相同，其电容变化遵循错误！未找到引用源。所示的变容管电容-电压曲线。当P[k]为低电平时，M1与M2同时工作在低电容区；当P[k]为高电平时，M1与M2同时工作在高电容区。这样就实现了数字信号P[k]对振荡器频率的直接控制。对其进行交流分析时，当直流偏置电阻的阻值R_B满足条件

$\frac{1}{2\mathrm{\&pi;}{f}_0{C}_M}<<R_B---\left(2\right)$

其中f0为回路振荡频率，CM为MOS变容管的电容时，从outP端看进去，R1端以及CM端都等效于开路。此时，M1与M2被看作串联关系。当谐振回路工作在大信号状态时，假设叠加在直流偏置电压上的交流振荡信号为

V(t)＝A₀cos(2πf₀t+φ₀)                              (3)

假设V1和V2分别为M1和M2两端的交流压降，其方向如错误！未找到引用源。所示，则变容管M1两端和M2两端的瞬时压降分别为

$V_{\mathrm{GS}1}=V_{\mathrm{GS}}^0+V_1$

$V_{\mathrm{GS}2}=V_{\mathrm{GS}}^0-V_2---\left(4\right)$

而且V1与V2满足：

V(t)＝V₁+V₂                                          (5)

当振荡信号V(t)大于零时，V1与V2都大于零，V_GS1大于直流偏置V_GS ⁰，V_GS2小于直流偏置V_GS ⁰；当振荡信号V(t)小于零时，V1与V2都小于零，V_GS1小于直流偏置V_GS ⁰，V_GS2大于直流偏置V_GS ⁰。可见，在大信号工作状态下，数控背靠背串联MOS变容管的瞬时压降V_GS1与的V_GS2变化方向始终相反，从而使两个MOS管的瞬时电容值的变化方向也相反。背靠背串联MOS变容管的总电容C_total为

$C_{\mathrm{total}}=\frac{C_{M1}\&CenterDot;C_{M2}}{C_{M1}+C_{M2}}---\left(6\right)$

其中，C_M1、C_M2分别为背靠背MOS管M1、M2的电容值。可见，C_total的值将总是由C_M1和C_M2中电容值较小的一个决定。而且，由于在串联状态下较小电容上的压降将占V(t)中的主要部分，因此，较大的电容受到的V(t)的影响会比较小。由于上述原因，将使得C_total在很大范围内对于V(t)的变化近似为常数，从而解决了大信号状态下MOS变容管非线性的问题。

仿真结果如附表2及图15所示，可以看到，与常用的采用差分PMOS变容管对阵列的振荡器相比，本发明中的振荡器能够得到更低的相位噪声。特别是在距离中心频率比较近的地方，闪烁噪声占相位噪声的主要部分，而本发明中的结构能够更好的抑制闪烁噪声，所以取得了更好的改善效果。

附表2本发明中的振荡器与采用差分PMOS变容管对阵列的振荡器仿真结果对比

振荡频率

100kHz处相位噪声(dBc/Hz)

改善值

1.2MHz处相位噪声(dBc/Hz)

改善值

(GHz)	本发明中的振荡器	采用差分PMOS变容管对的振荡器	(dBc/Hz)	本发明中的振荡器	采用差分PMOS变容管对的振荡器	(dBc/Hz)
							3.0	-108.9	-100.8	8.1	-130.8	-125.1	5.7
3.4	-107.5	-102.7	4.8	-129.4	-1265	2.9
							4.0	-104.2	-103.9	0.3	-126.5	-126.3	0.2

模式2为ACQ捕捉模式，其输入数字控制信号为8位二进制信号ACQ[7:0]。捕捉模式MOS电容矩阵的电路结构如图10所示。为了提高频率调节的精度，在模式2中采用了MOS电容组成数控电容矩阵。

在捕捉模式和后面的锁定模式中均采用了差分PMOS单元变容管对来构成基本变容单元，每一个差分PMOS单元变容管对由一对相同尺寸的PMOS管组成，其中M1和M2为PMOS单元变容管，该M1管、M2管的衬底相连后接电源电压VDD，M1管、M2管各自的源极和漏极相连后接数字变容控制信号，而M1管的栅极和M2管的栅极分别作为差分PMOS单元变容管对的输出连接振荡器的outP、outN端。

为了使振荡器具有较宽的频率调节范围，要求捕捉模式数字控制信号的位数较高(通常应该取8位以上)。在图10的例子中，捕捉模式控制信号ACQ设定为8位。为了在捕捉模式下得到较好的调频线性度，需要所控制的每个差分PMOS单元变容管对具有相同的权值，这样就需要256个差分PMOS变容管对以及256条电容控制线，这将给芯片版图的布局布线带来很大的困难。为了简化电路的复杂度，在本发明中，采用了图10所示的MOS电容矩阵，该矩阵由256个MOS电容单元以及它们的接口电路组成，其中256个MOS电容单元排列为一个16×16的MOS电容矩阵。接口电路的功能是根据输入的二进制数字控制信号ACQ[7:0]产生相应的MOS电容单元的控制信号C[15:0]、N[15:0]、R[15:0]，并且作为缓冲器，减小耦合到数字控制线上的外部噪声。假设输入的8位捕捉模式数字控制信号表示为ACQ[7:0]，其高4位信号ACQ[7:4]通过接口电路产生列选信号C[15:0]和行选使能信号N[15:0]，其低4位信号ACQ[3:0]通过另一个接口电路产生行选信号R[15:0]。MOS电容单元的结构如图11所示，它由1个一定尺寸的差分PMOS变容管对及其解码电路组成，解码电路的逻辑表达式为

CtrlA＝C+(N*R)，                                 (7)

其中C为列选信号，N为行选使能信号，R为行选信号，CtrlA为差分PMOS单元变容管对的数字变容控制信号，当CtrlA为高电平时，MOS电容单元中的差分PMOS变容管对工作在高电容区，当CtrlA为低电平时，变容管对工作在低电容区。这样，接口电路根据输入控制信号ACQ的具体值，产生相应的MOS电容矩阵控制信号C、N和R，在解码电路的作用下产生每个MOS电容单元各自的变容控制信号CtrlA，使每个MOS电容单元中的差分PMOS变容管对工作在高电容状态或者低电容状态。

假如捕捉模式数字控制信号ACQ[7:0]的取值为0010_0011，通过接口电路和解码器的作用，将使得MOS电容矩阵中的第1列和第2列共32个MOS电容单元，第3列的3个MOS电容单元工作在高电容状态，其余单元则工作在低电容状态，从而得到相应的输出振荡频率。MOS电容单元中的差分PMOS变容管对的两个栅极分别与数控振荡器的outP和outN相连。这样，就将一个含有256个变容管对和256条变容控制线的大规模MOS电容阵列化简为256个MOS电容单元组成的，仅含有32条电容控制线(其中C与N共用16条，R为16条)的MOS电容矩阵，从而简化了控制线的数目和电路复杂度。

所述锁定模式MOS电容阵列的整数部分和分数部分中，采用了与捕捉模式中相同的差分PMOS单元变容管对来构成基本变容单元。

在整数部分的锁定模式MOS电容阵列中，锁定模式控制信号的整数部分有6位，表示为Lock_I[5:0]，如附图12所示，该信号通过一个接口电路产生所要求的锁定模式整数部分控制信号I[31:0]，I[31:0]是Lock_I[5:0]的温度计码表示形式，控制图12中所示的差分PMOS单元变容管对阵列中相对应的MOS变容管对；

在所述分数部分的锁定模式MOS电容阵列中，采用了∑Δ调制的原理来提高频率调节的精度，如附图13所示，锁定模式控制信号的分数部分有8位，表示为Lock_F[7:0]，该信号通过一个数字∑Δ调制器，产生一串整数∑Δ调制信号F[2:0]，控制图13中所示的差分PMOS单元变容管对阵列中相对应的MOS变容管对，使得各个差分PMOS变容管对分别在高低两个电容状态之间高速翻转，从而使LC振荡回路输出信号的频率也随之高速地在几个频率之间跳转，由∑Δ调制的基本原理可知(可参考文献B.Miller and B.Conley，“A multiplemodulator fractional divider(一种多极调制分数分频器)，”IEEE Trans.Instrum.Meas.，vol.40，pp.578-593，June 1991以及文献R.Staszewski，et al.“A first multigigahertz digitallycontrolled oscillator for wireless applications(应用于无线通信的首个GHz数控振荡器)，”IEEE Trans.MTT，Vol.51，No.11，Nov.2003，pp.2154-2164.)，这样产生的振荡信号在一段时间内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，该振荡周期具有很高的精度。由于振荡信号的周期和频率之间具有如下关系：

$f=\frac{1}{T},---\left(8\right)$

其中f为振荡频率，T为振荡周期。这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，而分数部分所对应的输出振荡频率也由此确定。

这样，通过采用高速∑Δ调制技术，利用过采样和噪声整形的原理，我们就可以得到所指定的高精度的输出振荡频率，其调频精度可以小于1kHz，同时其相位噪声和杂散也非常低。图13中，所有差分PMOS单元变容管均为制造工艺所能提供的最小尺寸，差分PMOS单元变容管的两个栅极分别与数控振荡器中的outP和outN相连。

图13中采用了具有低杂散性能的单级三阶前馈结构(FF3：3^rd-order FeedForward)的数字∑Δ调制器，其z域结构如图14所示，根据其z域结构，可以很容易的用累加器、移位器、加法器、寄存器和数字量化器构成这种数字∑Δ调制器，其具体结构可以不唯一，但是z域模型是相同的，因此在这里省略其具体电路结构图，由图14即可充分表示这种调制器的结构。单级三阶前馈(FF3)结构调制器的z域传输函数为

$F\left(z\right)=\mathrm{Lock}\_F\left(z\right)\&CenterDot;\frac{z^{-1}(2-2.5z^{-1}+z^{-2})}{1-z^{-1}+0.5z^{-2}}+Q\left(z\right)\&CenterDot;\frac{{(1-z^{-1})}^3}{1-z^{-1}+0.5z^{-2}}---\left(9\right)$

其中Lock_F(z)为输入锁定模式数字控制信号(分数部分)的z域表示，F(z)为∑Δ调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。

综上所述，相比于已有的技术方案，本发明所提出的使用背靠背串联型MOS变容管的片上CMOS低噪声数控LC振荡器，可以在不牺牲其他性能的前提下得到比目前已有的其他方法更低的相位噪声，因而可以更灵活的适用于各种无线通信收发机系统芯片的设计中，并有助于得到更高的性能和更低的功耗，该方案非常符合目前无线通信接收机芯片高性能、低成本和低功耗的发展趋势。

Claims (1)

1.使用背靠背串联型MOS变容管的低噪声数控LC振荡器，其特征在于，含有：集成在一个数模混合电路中的第1耦合对管(PM1)和(PM2)，第2耦合对管(NM1)和(NM2)以及LC振荡回路，其中：

所述第1耦合对管中，(PM1)管和(PM2)管的源极相连后经过一个电流偏置的电流源连接到电源电压(VDD)；

所述第2耦合对管中，(NM1)管和(NM2)管的源极相连后接地；

在所述第1耦合对管和第2耦合对管之间，(PM1)管的漏极、(PM2)管的栅极、(NM1)管的漏极、(NM2)管的栅极彼此相连后，构成所述片上CMOS数控背靠背串联型低噪声LC振荡器的一个输出端(outP)；(PM2)管的漏极、(PM1)管的栅极、(NM2)管的漏极、(NM1)管的栅极彼此相连后，构成所述LC振荡器的另一个输出端(outN)；

所述LC振荡回路并联于所述低噪声LC振荡器的(outP)、(outN)两个输出端之间，由差分电感和变容控制电路并联构成，其中：

所述的变容控制电路由相互之间都并联于所述的(outP)、(outN)两端且各自带有接口电路的工艺-电压-温度校准模式背靠背串联型MOS变容管阵列、捕捉模式MOS电容阵列、整数部分的锁定模式MOS电容阵列以及分数部分的锁定模式MOS电容阵列组成，所述各个组成部分在各自的数字信号控制下分别改变各自的电容值，从而改变接入LC振荡回路的总电容值，并相应的改变输出振荡频率，其中：

所述工艺-电压-温度校准模式背靠背串联型MOS变容管阵列是一个在所述LC振荡器启动后首先要执行的工艺-电压-温度校准模式中所使用的电路结构，由接口电路和背靠背串联型MOS变容管阵列构成；所述接口电路的输入是一组二进制的工艺-电压-温度校准模式所使用的数字控制信号，用PVT[5:0]表示，由PVT0～PVT5共6个信号组成，该接口电路的输出是一组数字变容控制信号，用P[5:0]表示，由P0～P5共6个信号组成；P[5:0]与PVT[5:0]的关系为

P[5:0]＝ PVT[5:0]，                                        (1)

所述背靠背串联型MOS变容管阵列是由6个背靠背串联型MOS变容管并联而成的；所述背靠背串联型MOS变容管，由四个相同尺寸的PMOS管(M1)、(M2)、(M3)、(M4)及四个高阻值的CMOS片上电阻(R1)、(R2)、(R3)、(R4)组成，所述(M1)管、(M2)管、(M3)管、(M4)管的衬底相连后接电源电压(VDD)，(M1)管、(M2)管各自的源极和漏极相连后接电阻(R1)的一端，(M3)管、(M4)管各自的源极和漏极相连后接电阻(R2)的一端，电阻(R1)、(R2)的另一端相连后接数字变容控制信号，(R3)、(R4)的一端相连，另一端分别接所述数控LC振荡器的(outP)、(outN)端，(M2)管、(M3)管的栅极相连后接(R3)、(R4)的公共端，而(M1)管的栅极和(M4)管的栅极分别作为背靠背串联型MOS变容管的输出连接所述数控LC振荡器的(outP)、(outN)端；所述背靠背串联型MOS变容管的电容值由所述数字变容控制信号P[5:0]来控制的；

所述捕捉模式MOS电容阵列工作时振荡器执行捕捉模式，使输出振荡频率处于所要求的频道上；在该捕捉模式以及后面的锁定模式中，均采用了差分PMOS单元变容管对构成所述的捕捉模式MOS电容阵列以及锁定模式MOS电容阵列中的变容管，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管(M1)、(M2)组成，所述(M1)管、(M2)管的衬底相连后接电源电压(VDD)，(M1)管、(M2)管各自的源极和漏极相连后接数字变容控制信号，而(M1)管的栅极和(M2)管的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的(outP)、(outN)端；

所述捕捉模式MOS电容阵列由一个行接口电路、一个列接口电路和一个16×16的MOS电容矩阵构成，该捕捉模式电容阵列有8位锁定模式数字控制信号，用ACQ[7:0]表示，其中的高4位信号ACQ[7:4]通过所述列接口电路产生ACQ[7:4]所对应的温度计码，即列选信号C[15:0]和行选使能信号N[15:0]，而低4位信号ACQ[3:0]通过行接口电路产生ACQ[3:0]所对应的温度计码，即行选信号R[15:0]；所述列选信号C[15:0]、行选使能信号N[15:0]以及行选信号R[15:0]分别送往所述的16×16的MOS电容矩阵的列和行；所述16×16MOS电容矩阵中的MOS电容单元由1个并联于所述(outP)、(outN)两端的差分PMOS单元变容管对及其解码电路组成，该解码电路的逻辑表达式为

CtrlA＝ C+(N*R)，                                    (2)

其中CtrlA是数字变容控制信号，所述解码电路的输出端与所述1个差分PMOS单元变容管对中各PMOS管的源极、漏极相连，该各PMOS管的衬底接电源(VDD)，而栅极分别接(outP)、(outN)两端；

所述整数部分的以及分数部分的锁定模式MOS电容阵列均采用差分PMOS单元变容管对，所述差分PMOS单元变容管对，由两个相同尺寸的PMOS管(M1)、(M2)组成，所述(M1)管、(M2)管的衬底相连后接电源电压(VDD)，(M1)管、(M2)管各自的源极和漏极相连后接数字变容控制信号，而(M1)管的栅极和(M2)管的栅极分别作为差分PMOS单元变容管对的输出连接所述数控LC振荡器的(outP)、(outN)端；

所述整数部分的锁定模式MOS电容阵列由一个接口电路和一个差分PMOS单元变容管对阵列构成，该接口电路的输入为6位锁定模式数字控制信号的整数部分，用Lock_I[5:0]表示，接口电路的输出是各为32位的锁定模式整数部分变容控制信号I[31:0]；所述I[31:0]是Lock_I[5:0]的温度计码表示形式，用于控制差分PMOS变容管对阵列中的各相互并联的PMOS差分变容管对；

所述分数部分的锁定模式MOS电容阵列由一个数字∑Δ调制器和另一个差分PMOS变容管对阵列构成；所述数字∑Δ调制器的输入是一组8位的锁定模式数字控制信号的分数部分，用Lock_F[7:0]表示，该数字∑Δ调制器的输出是一串3位的高速率的整数∑Δ调制信号F[2:0]；所述F[2:0]信号控制所述的分数部分差分PMOS变容管对阵列中的PMOS变容管的源极和漏极的直流偏置电压，使得各个相互并联的差分PMOS单元变容管对分别在高、低两个电容状态之间高速翻转，从而使所述LC振荡回路输出信号的频率也随之高速地在几个频率之间跳转，这样产生的振荡信号在所设定的时间段内的平均周期就等于锁定模式数字控制信号的分数部分所指定的输出振荡周期，分数部分所对应的输出振荡频率也由此确定；所述F[2:0]与Lock_F[7:0]之间的关系由下述Z域传输函数确定：

$F\left(z\right)=\mathrm{Lock}\_F\left(z\right)\&CenterDot;\frac{z^{-1}(2-2.5z^{-1}+z^{-2})}{1-z^{-1}+0.5z^{-2}}+Q\left(z\right)\&CenterDot;\frac{{(1-z^{-1})}^3}{1-z^{-1}+0.5z^{-2}},---\left(3\right)$

其中Lock_F(z)为输入锁定模式数字控制信号的分数部分的z域表示，F(z)为∑Δ调制器输出控制信号的z域表示，Q(z)为量化器产生的量化噪声的z域表示。

Images