CN102479748A - 一种半导体器件的形成方法 - Google Patents

Abstract

一种半导体器件的形成方法，包括步骤：提供一半导体衬底，在所述半导体衬底上形成层间介电层；在所述层间介电层上形成第一光刻胶层并图形化，形成开口图形；以第一光刻胶层为掩膜，沿开口图形刻蚀至半导体衬底，形成开口；去除第一光刻胶层；在所述层间介电层上形成超低k介电层，并填充满开口；平坦化超低k介电层至露出层间介电层；在所述超低k介电层上形成第二光刻胶层，并形成沟槽或通孔图形；以第二光刻胶层为掩膜刻蚀超低k介电层，形成沟槽或通孔。本发明的半导体器件形成方法，可以减少在刻蚀、去光阻过程中对超低k介电层的损伤，从而减小超低k介电层k值发生漂移及电容发生大幅变化，提高半导体器件的稳定性和可靠性。

Description

一种半导体器件的形成方法

技术领域

本发明涉及半导体制造工艺，特别是一种半导体器件的形成方法。

背景技术

随着半导体器件不断向高密度、高集成化以及高性能方向发展，半导体技术也不断向深微米方向发展，对制造工艺和材料提出了更高的要求。

目前在半导体制造工艺中，为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。而用于金属布线之间连接的通常为导电插塞。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为导电插塞。现有导电插塞通过通孔工艺或双镶嵌工艺形成。

在现有形成铜布线或导电插塞的过程中，通过刻蚀介电层形成沟槽或通孔，然后于沟槽或通孔中填充导电物质。然而，当特征尺寸达到32纳米及以下的工艺的时候，在制作铜布线或导电插塞时，为防止RC效应，须使用超低介电常数(Ultra low k)的介电材料作为介电层(所述超低k为介电常数小于等于2.5)。

现有在形成导电插塞时采用超低k介电层的过程如图1至4所示：

参考图1，提供半导体衬底1，所述半导体衬底1上形成有如晶体管、电容器、金属布线层等结构；在半导体衬底1上形成刻蚀阻挡层2；在刻蚀阻挡层2上形成超低k介电层3；在超低k介电层3上形成抗反射层4(BARC)；在抗反射层4上涂覆光刻胶层5；经过曝光显影工艺，在光刻胶层5上定义出通孔的图案。

如图2所示，以光刻胶层5为掩膜，沿通孔的图案刻蚀超低k介电层3至露出刻蚀阻挡层2，形成沟槽或通孔。

如图3所示，去除光刻胶层和抗反射层；在超低k介电层3上形成金属层7，且所述金属层7填充满通孔内。

如图4所示，采用化学机械研磨法平坦化金属层至露出超低k介电层3，形成导电插塞。

现有技术在超低k介电层中形成金属布线或导电插塞时，超低k介电层的介电常数k值发生漂移，超低k介电层电容发生变化(如超低k介电层的电容可比低k介电层电容高出40％)，从而导致半导体器件的稳定性和可靠性问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，防止在制作金属布线层或导电插塞时，超低k介电层的介电常数k值发生漂移，导致半导体器件的稳定性和可靠性问题。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括步骤：提供半导体衬底，所述半导体衬底上形成有层间介电层；在所述层间介电层上形成第一光刻胶层；对第一光刻胶层进行图形化处理，形成开口图形；以第一光刻胶层为掩膜，沿开口图形刻蚀层间介电层至露出半导体衬底，形成开口；去除第一光刻胶层；在层间介电层上形成超低k介电层，并将超低k介电层填充满开口；平坦化所述超低k介电层至露出层间介电层；在层间介电层和超低k介电层上形成第二光刻胶层，经过光刻工艺，在第二光刻胶层上定义出沟槽图形或通孔图形，所述沟槽图形或通孔图形的位置对应层间介电层；以第二光刻胶层为掩膜，沿沟槽图形或通孔图形刻蚀层间介电至露出半导体衬底，形成沟槽或通孔，所述沟槽或通孔与超低k介电层之间由层间介电层间隔。

优选的，所述超低k介电层的介电常数为小于等于2.5。

优选的，所述超低k介电层的材料为SiOCH。

优选的，所述层间介电层的介电常数为2.7～3.0。

优选的，所述层间介电层的材料为黑钻石。

优选的，所述沟槽或通孔与超低k介电层之间由层间介电层间隔宽度为2～10纳米。

优选的，在形成沟槽或通孔后，还包括：向沟槽或通孔内填充满导电物质。

优选的，所述导电物质为铜或铝或钨。

优选的，平坦化所述超低k介电层的方法为化学机械研磨法。

与现有技术相比，本发明具有以下优点：

本发明先形成层间介电层，然后将无需形成沟槽或通孔的部分去除，并填充入超低k介电层，接着再刻蚀层间介电层，形成沟槽或通孔，所述沟槽或通孔的侧壁与超低k介电层之间有层间介电层间隔，非接触。刻蚀沟槽或通孔是在层间介电层中形成，对超低k介电层不会产生任何损伤，避免了刻蚀离子对超低k介电层的介电常数的影响，有效防止了超低k介电层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

附图说明

图1至图4为现有技术形成包含超低k介电层的半导体器件的示意图；

图5为本发明形成包含超低k介电层的半导体器件的具体实施方式流程图；

图6至图10为本发明形成包含超低k介电层的半导体器件的第一实施例示意图；

图11至图16为在本发明形成包含超低k介电层的半导体器件的第二实施例示意图。

具体实施方式

在32纳米及以下的工艺，制作金属布线层或导电插时，采用超低k介电材料作为介电层过程中，发明人发现由于超低k介电层是多孔材料，因此在刻蚀形成通孔或沟槽的过程中，刻蚀离子会进入超低k介电层中。由于刻蚀离子的进入，导致超低k介电层的介电常数k值发生偏高，超低k介电层电容发生变化(如超低k介电层的电容可比低k介电层电容高出40％)，从而导致超低k介电层的绝缘效果变差，后续形成的半导体器件的稳定性和可靠性问题。

发明人针对上述技术问题，经过对原因的分析，不断研究发现先形成层间介电层，然后将无需形成沟槽或通孔的部分去除，并填充入超低k介电层，接着再刻蚀层间介电层，形成沟槽或通孔，所述沟槽或通孔的侧壁与超低k介电层之间有层间介电层间隔，非接触。刻蚀沟槽或通孔是在层间介电层中形成，对超低k介电层不会产生任何损伤，避免了刻蚀离子对超低k介电层的介电常数的影响，有效防止了超低k介电层的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

图5为本发明形成包含超低k介电层的半导体器件的具体实施方式流程图。步骤S501：提供半导体衬底，所述半导体衬底上形成有层间介电层。执行步骤S502：在所述层间介电层上形成第一光刻胶层，并对第一光刻胶层进行图形化处理，形成开口图形。执行步骤S503：以第一光刻胶层为掩膜，沿开口图形刻蚀层间介电层至露出半导体衬底，形成开口。执行步骤S504去除第一光刻胶层。执行步骤S505：在所述层间介电层上形成超低k介电层，并将超低k介电层填充满开口。执行步骤S506：平坦化所述超低k介电层至露出层间介电层。执行步骤S507：在层间介电层和超低k介电层上形成第二光刻胶层，经过光刻工艺，在第二光刻胶层上定义出沟槽图形或通孔图形，所述沟槽图形或通孔图形的位置对应层间介电层。执行步骤S508：以第二光刻胶层为掩膜，沿沟槽图形或通孔图形刻蚀层间介电至露出半导体衬底，形成沟槽或通孔，所述沟槽或通孔与超低k介电层之间由层间介电层间隔。在所述沟槽或通孔中沉积金属层，平坦化金属层，形成导电插塞。

下面结合附图对本发明的具体实施方式做详细的说明。

第一实施例

图6至图11为本发明形成包含超低k介电层的半导体器件的第一实施例示意图(以形成金属布线层为例)。如图6所示，提供半导体衬底1，所述半导体衬底1上形成有如晶体管、电容器、金属布线层等结构；在半导体衬底1上形成刻蚀阻挡层2，所述刻蚀阻挡层2作为刻蚀停止层，以防止刻蚀过程中刻蚀气体或液体损伤到下面的膜层；在刻蚀阻挡层2上沉积层间介电层8；在所述层间介电层8表面形成第一抗反射层4，用以后续曝光工艺中保护下面的膜层；在第一抗反射层4上旋涂第一光刻胶层5，对第一光刻胶层5进行曝光及显影处理，形成开口图形。

本实施例中，所述层间介电层8一般选用低k(k值为2.7～3.0)介电层，如利用化学气相沉积方法形成的掺氟的氧化硅(FSG)，掺碳的氧化硅(CDO)，未掺杂的氧化硅(USG)层，或者采用旋涂的方式(SOD)利用液态的胶状氧化硅材料形成的氧化硅层。本实施例中选用的是化学气相沉积方法制成的黑钻石(BD：Black Diamond)材料。

本实施例中，为了与低k值的层间介电层8更好的匹配，刻蚀阻挡层2一般选用含氧、氮的碳硅化合物材料；优选含氮的碳硅化合物。

如图7所示，以第一光刻胶层5为掩膜，沿开口图形用干法刻蚀第一抗反射层4及层间介电层8至露出刻蚀阻挡层2，形成开口，所述开口以外保留的层间介电层8用以后续形成金属布线用的沟槽；用灰化法去除第一光刻胶层5，然后用湿法蚀刻去除残留的第一光刻胶层5和第一抗反射层4。

如图8所示，用化学气相沉积法在所述层间介电层8上沉积超低k介电层3，并填充满开口；用化学机械抛光(CMP)方法平坦化超低k介电层3至露出层间介电层8。

本实施例中，超低k介电层3的材料为SiOCH，所述SiOCH的原子间间隔较为稀疏。

如图9所示，在所述层间介电层8和超低k介电层3上形成第二抗反射层9；在第二抗反射层9上旋涂第二光刻胶层10，对所述第二光刻胶层10进行图形化，定义出沟槽图形；然后以第二光刻胶层10为掩膜，沿沟槽图形用干法刻蚀法刻蚀层间介电层8至露出刻蚀阻挡层2，形成沟槽。

本实施例中，所形成的沟槽与超低k介电层3之间由层间介电层8间隔，其宽度为2～10纳米，优选10纳米。

本实施例中，先形成层间介电层8，然后将无需形成金属布线沟槽的部分去除，并填充入超低k介电层3，接着再刻蚀层间介电层8，形成沟槽，所述沟槽侧壁与超低k介电层之间有层间介电层8间隔，非接触。刻蚀沟槽是在层间介电层8中形成，对超低k介电层3不会产生任何损伤，避免了刻蚀离子对超低k介电层3的介电常数的影响，有效防止了超低k介电层3的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

如图10所示，用灰化法去除第二光刻胶层10，然后用湿法蚀刻去除残留第二光刻胶层10和第二抗反射层9。

继续参考图10，在所述超低k介电层上用溅射法形成金属层，所述金属层填充满沟槽；然后用化学机械抛光金属层至超低k介电层3，形成金属布线层7。

本实施例中，所述金属布线层7的材料如为铜时，在形成金属布线层7之前，在沟槽底部还应用物理气相沉积法形成一层铜籽晶层，使金属布线层7围绕其生长。

第二实施例

图11至图16为在本发明形成包含超低k介电层的半导体器件第二实施例示意图(以形成双镶嵌结构的导电插塞为例)。如图11所示，提供半导体衬底1，所述半导体衬底1上形成有如晶体管、电容器、金属布线层等结构；用化学气相沉积法在半导体衬底1上形成刻蚀阻挡层2；在阻挡层2上沉积一层间介电层8；在所述层间介电层8表面依次形成第一抗反射层4第一光刻胶层5，对第一光刻胶层5进行曝光及显影处理，形成开口图形。

本实施例中，所述层间介电层8的介电常数(k)为2.7～3.0，优选材料为黑钻石(BD，Black Diamond)。

如图12所示，以第一光刻胶层5为掩膜，沿开口图形用干法刻蚀法刻蚀第一抗反射层4及层间介电层8至露出刻蚀阻挡层2，形成开口，所述开口以外保留的层间介电层8用以后续形成双镶嵌结构；去除第一光刻胶层5和第一抗反射层4。

如图13所示，用化学气相沉积法在所述层间介电层8上沉积超低k介电层3，并填充满层间介电层8上的开口；用化学机械抛光(CMP)方法平坦化超低k介电层3至露出层间介电层8。

本实施例中，超低k介电层3的材料为SiOCH，所述SiOCH的原子间间隔较为稀疏。

如图14所示，在所述层间介电层8和超低k介电层3上形成第二抗反射层9；在第二抗反射层9上旋涂第二光刻胶层10，对第二光刻胶层10进行图形化，定义出通孔图形；然后以第二光刻胶层10为掩膜，沿通孔图形用干法刻蚀法刻蚀层间介电层8至刻蚀阻挡层2，形成通孔。

本实施例中，所形成的通孔与超低k介电层3之间由层间介电层8间隔，其宽度为2～10纳米，优选10纳米。

本实施例中，先形成层间介电层8，然后将无需形成双镶嵌结构的部分去除，并填充入超低k介电层3，接着再刻蚀层间介电层8，形成双镶嵌结构中的通孔及沟槽，所述沟槽及通孔的侧壁与超低k介电层3之间有层间介电层8间隔，非接触。刻蚀沟槽或通孔是在层间介电层8中形成，对超低k介电层3不会产生任何损伤，避免了刻蚀离子对超低k介电层3的介电常数的影响，有效防止了超低k介电层3的k值漂移及电容的大幅变化，保证半导体器件的稳定性和可靠性。

如图15所示，去除第二光刻胶层10和第二抗反射层9；在层间介电层8、超低k介电层3及通孔内形成第三光刻胶层(未示出)，经过光刻技术在第三光刻胶层上定义出沟槽图形；以所述第三光刻胶层为掩膜，沿沟槽图形刻蚀层间介电层8和超低k介电层3，形成沟槽，所述通孔与沟槽构成双镶嵌结构。

如图16所示，用化学气相沉积法在所述超低k介电层上形成金属层7，所述金属层填充满双镶嵌结构；然后用化学机械抛光金属层至露出超低k介电层形成导电插塞。

本实施例中，所述金属层的材料为铝或铜或钨。在填充金属层之间，在通孔与沟槽的侧壁及底部形成扩散阻挡层，防止双镶嵌结构中的金属扩散至层间介电层8及超低k介电层3中。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种半导体器件的形成方法，其特征在于，包括步骤：

提供半导体衬底，所述半导体衬底上形成有层间介电层；

在所述层间介电层上形成第一光刻胶层；

对第一光刻胶层进行图形化处理，形成开口图形；

以第一光刻胶层为掩膜，沿开口图形刻蚀层间介电层至露出半导体衬底，形成开口；

去除第一光刻胶层；

在层间介电层上形成超低k介电层，并将超低k介电层填充满开口；

平坦化所述超低k介电层至露出层间介电层；

在层间介电层和超低k介电层上形成第二光刻胶层，经过光刻工艺，在第二光刻胶层上定义出沟槽图形或通孔图形，所述沟槽图形或通孔图形的位置对应层间介电层；

以第二光刻胶层为掩膜，沿沟槽图形或通孔图形刻蚀层间介电层至露出半导体衬底，形成沟槽或通孔，所述沟槽或通孔与超低k介电层之间由层间介电层间隔。

2.根据权利要求1所述的形成方法，其特征在于：所述超低k介电层的介电常数为小于等于2.5。

3.根据权利要求2所述的形成方法，其特征在于：所述超低k介电层的材料为SiOCH。

4.根据权利要求1所述的形成方法，其特征在于：所述层间介电层的介电常数为2.7～3.0。

5.根据权利要求4所述的形成方法，其特征在于：所述层间介电层的材料为黑钻石。

6.根据权利要求1所述的形成方法，其特征在于：所述沟槽或通孔与超低k介电层之间由层间介电层间隔宽度为2～10纳米。

7.根据权利要求1所述的形成方法，其特征在于：在形成沟槽或通孔后，还包括：向沟槽或通孔内填充满导电物质。

8.根据权利要求7所述的形成方法，其特征在于：所述导电物质为铜或铝或钨。

9.根据权利要求1所述的形成方法，其特征在于：平坦化所述超低k介电层的方法为化学机械研磨法。

Images