CN102479687B - 提高后层曝光工艺宽容度的方法 - Google Patents

提高后层曝光工艺宽容度的方法 Download PDF

Info

Publication number
CN102479687B
CN102479687B CN201010554141.XA CN201010554141A CN102479687B CN 102479687 B CN102479687 B CN 102479687B CN 201010554141 A CN201010554141 A CN 201010554141A CN 102479687 B CN102479687 B CN 102479687B
Authority
CN
China
Prior art keywords
layer
exposure
pattern
height
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010554141.XA
Other languages
English (en)
Other versions
CN102479687A (zh
Inventor
武咏琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010554141.XA priority Critical patent/CN102479687B/zh
Publication of CN102479687A publication Critical patent/CN102479687A/zh
Application granted granted Critical
Publication of CN102479687B publication Critical patent/CN102479687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种提高后层曝光工艺宽容度的方法,通过预先在测试晶片上进行前层光刻和后层的光阻胶层涂布,并在此基础上进行高低点探测,发现影响后层、以及后层的下一层曝光的高低点位置,然后在后层曝光的光罩上删除或者增加冗余图案进行该处高低点的弥补,或者在前层和后层曝光的光罩上都进行删除或者增加冗余图案进行该处高低点的弥补。采用本发明的方法,大大提高了后层曝光的工艺宽容度。

Description

提高后层曝光工艺宽容度的方法
技术领域
本发明涉及半导体器件制造技术,特别涉及一种提高后层曝光工艺宽容度的方法。
背景技术
目前,随着半导体技术的发展,半导体器件的运行速度越来越快,芯片电路的集成度越来越高,从而使得半导体器件的各项特征尺寸参数逐渐变小,对于65纳米或更高精度的技术代而言,对曝光的要求也越来越高。当半导体器件的特征尺寸缩小到一定程度,晶片上半导体器件图案的疏密就不可能忽略,焦深在图案稀疏的地方和图案密集的地方相差很大,但是曝光机台在对晶片上的一个曝光单元(shot)曝光时,只能综合考虑曝光单元上各个位置上的焦深,选择在共同的焦深值范围内进行曝光,如果有的地方图案特别稀疏,或者图案特别密集,就会导致该地方的焦深超出公共焦深范围,或者公共焦深值很小,这样的结果就会严重缩减了曝光的工艺宽容度。其中,一个晶片包括多个曝光单元,每个曝光单元之间的图案是重复的,即将晶片划分为若干个具有周期性结构的曝光单元。所述焦深,就是焦点周围的一个范围,在这个范围内图像连续地保持清晰,这个范围被称作焦深(DOF),如果曝光焦深超出这个清晰的范围,曝光的质量就会变差,无法曝光出清楚的图案。
现有技术中一般直接在产品晶片上进行曝光,常常会出现曝光质量很差的图案,因此这种问题一直有待于解决。
发明内容
有鉴于此,本发明解决的技术问题是:如何增加后层曝光的工艺宽容度。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明提供了一种提高后层曝光工艺宽容度的方法,该方法包括:
在测试晶片上形成前层图案;
涂布后层光阻胶层,所述光阻胶层覆盖前层图案表面;
将所述涂布有后层光阻胶层的测试晶片进行高低点探测;
当测试晶片上不存在高低点时,在产品晶片上进行前层和后层的曝光;
当测试晶片上存在高低点时,判断所述高低点是否在后层曝光的焦深范围内;如果是,则在对后层曝光的光罩上的相应高低点位置删除或者增加冗余图案;在产品晶片上直接进行前层的曝光之后,再在产品晶片上利用后层的所述删除或者增加了冗余图案的光罩进行后层的曝光;
如果否,则在对前层曝光的光罩上的相应高低点位置删除或者增加冗余图案,且在对后层曝光的光罩上的相应高低点位置删除或者增加冗余图案;在产品晶片上利用前层的所述删除或者增加了冗余图案的光罩进行前层的曝光之后,再在产品晶片上利用后层的所述删除或者增加了冗余图案的光罩进行后层的曝光。
所述高低点以及高低点是否在后层曝光的焦深范围内,通过高低感应器探测得到。
所述冗余图案具有预定设计规则。
由上述的技术方案可见,本发明通过预先在测试晶片上进行前层光刻和后层的光阻胶层涂布,并在此基础上进行高低点探测,发现影响后层、以及后层的下一层曝光的高低点位置,然后在后层曝光的光罩上删除或者增加冗余图案进行该处高低点的弥补,或者在前层和后层曝光的光罩上都进行删除或者增加冗余图案进行该处高低点的弥补。这样改变了的光罩已经使得整体图案均匀化,利用改变了的光罩在进行前层和后层的曝光时,就可以得到后层以及后层的下一层很好的曝光宽容度。
附图说明
图1a为晶片上图案均匀的扫描图;
图1b为晶片上图案出现低点时的扫描图;
图2为本发明提高后层曝光工艺宽容度的方法流程示意图;
图3为在低点位置增加冗余图案的示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
经过研究表明,如果晶片上的图案疏密比较均匀,则曝光时的焦深值就比较大,也就是说曝光的工艺宽容度比较高。
本发明以前层有源区(AA)和后层多晶硅层的曝光为例进行说明,以提高后层在曝光时的工艺宽容度。这里前层与后层是相对比而言的,而且在工艺上是位于前后的两道工序。前层为先曝光的层,经过光刻之后,得到前层图案,以所述光刻后的光阻胶层为掩膜进行刻蚀,得到的是前层结构,例如有源区;同样,后层为后曝光的层,后层经过光刻之后,得到后层图案,以所述光刻后的光阻胶层为掩膜进行刻蚀,得到的是后层结构,例如多晶硅层。
需要说明的是,本发明的前层图案,指的是在晶片比较平坦的前提下光刻形成的,因此前层的曝光就不存在工艺宽容度低的问题,但是在形成前层图案之后,就会出现工艺上所需要的各种图案,根据具体的应用不同,一种情况是前层光刻之后的图案在整个曝光单元内比较均匀;一种情况是在整个曝光单元内出现图案稀疏的地方和图案密集的地方。图1a和图1b通过高低感应器(leveling sensor)探测得到,所述高低感应器用于探测晶片上图案的均匀程度,相应能够探测到晶片上的超出曝光机台焦深的低点。该高低感应器是本领域技术人员所熟知的,可以通过气流感应,也可以通过液体等感应。图1a为晶片上图案均匀的扫描图;图1b为晶片上图案出现低点时的扫描图。从图1a可以看出,晶片上颜色均匀,没有出现高点或者低点;从图1b可以看出,晶片的每个曝光单元上的相同位置出现一个低点(黑点所示),该低点意味着此处图案与曝光单元的其他位置相比,特别稀疏,或者不存在图案,焦深超出公共范围,这也就意味着如果在这种情况下,即前层图案不均匀的情况下,直接曝光后层的话,此时后层曝光时该低点的焦深很可能超出公共范围,因此无法很好地曝光,得到质量较好的后层图案。
本发明提高后层曝光工艺宽容度的方法,流程示意图如图2所示,该方法包括以下步骤:
步骤21、在测试晶片上形成前层图案。其中,测试晶片虽然测试结构与产品晶片相同,但在测试之后被废弃。相比于测试晶片,产品晶片为其上已经分布了器件的晶片,最终可以经过多道工序成为成品。
本发明实施例中前层为有源区,经过光刻之后,测试晶片表面出现有源区的图案,根据具体应用的不同,前层图案,即有源区的图案的个数和位置都是不同的,分布于曝光单元的区域内。
步骤22、涂布后层光阻胶层,所述光阻胶层覆盖前层图案表面。
具体地,涂布的后层光阻胶层的厚度根据后层的具体结构不同会有所不同。本发明实施例中后层为多晶硅层。
步骤23、将所述涂布有后层光阻胶层的测试晶片进行高低点探测;当晶片上不存在高低点时,则认为前层图案分布均匀,后层曝光具有平坦的晶片表面,可以执行步骤231、在产品晶片上直接进行前层和后层的曝光;
当测试晶片上存在高低点时,则执行步骤24、判断所述高低点是否在后层曝光的焦深范围内。对于如何判断所述高低点是否在后层曝光的焦深范围内,可以通过高低感应器得到的扫描图得知;
如果是,说明虽然测试晶片上前层图案不均匀,但还在后层曝光可以接受的范围内,但是当形成后层图案后,图案的不均匀性进一步加剧,如果在该后层的基础上,继续进行下一层的曝光时,就会出现下一层的曝光工艺宽容度不高的问题,为提高下一层的曝光工艺宽容度,只要在后层曝光的光罩上将图案密度作稍微的调整即可,就是将后层图案均匀化,则执行步骤25、在对后层曝光的光罩上的相应高低点位置删除或者增加冗余图案(dummy pattern);然后可以执行步骤251、在产品晶片上直接进行前层的曝光之后,再在产品晶片上利用后层的所述删除或者增加了冗余图案的光罩进行后层的曝光;
如果否,说明后层曝光已经不在可以接受的范围内,而且如果在该后层的基础上,继续进行下一层的曝光时,下一层的曝光工艺宽容度一定不高,则执行步骤26、不但在对前层曝光的光罩上的相应高低点位置删除或者增加冗余图案,而且在对后层曝光的光罩上的相应高低点位置删除或者增加冗余图案。在对前层曝光的光罩上的相应高低点位置删除或者增加冗余图案,是为了提高后层曝光的工艺宽容度,在对后层曝光的光罩上的相应高低点位置删除或者增加冗余图案是为了提高后层的下一层的曝光工艺宽容度。然后可以执行步骤261、在产品晶片上利用前层的所述删除或者增加了冗余图案的光罩进行前层的曝光之后,再在产品晶片上利用后层的所述删除或者增加了冗余图案的光罩进行后层的曝光。
其中,高低感应器探测到的高点对应删除该处的冗余图案,高低感应器探测到的低点对应增加该处的冗余图案。另外,如果高点位置是正常电路图案,那么就必须修改最初设计电路的图案,在不影响电路功能的基础上使整体图案均匀化,这种方案一般比较复杂,所以优选为删除该处的冗余图案。其中,在光罩上增加的冗余图案,是经过计算机通过一定的设计规则得到的,增加的冗余图案的疏密程度,以及如何排列,都可以通过计算机的程序计算得到合适的结果。而且,冗余图案被增加到半导体器件上,没有功能作用,不会影响器件的正常工作。因为每层的电路图形不同,所以通过计算机程序计算得到的每层的冗余图案也是不同的,所以为区分上述步骤25和26中的冗余图案,将步骤25中的冗余图案称为第一冗余图案,将步骤26中前层光罩上增加的冗余图案称为第二冗余图案,将步骤26中后层光罩上增加的冗余图案称为第三冗余图案。图3为在低点位置增加冗余图案的示意图。如图3所示,线条较粗的图案为未增加冗余图案前的正常图案,假设不存在其中线条较细的冗余图案则意味着在与那些线条较细的冗余图案的对应位置根本不存在图案,所以这些位置就出现与周围正常图案相比的低点,因此就需要在这些位置按照一定的设计规则增加冗余图案,弥补这些低点,使整体图案均匀化。
通过在光罩上增加或者删除冗余图案,能够使得曝光时晶片具有较为平坦的表面,使曝光时的焦深增大,从而使曝光的工艺宽容度大大增加。进一步地,当曝光的工艺宽容度大大增加了,曝光出的图案质量就会比较好,如果不经过本发明的方法,直接在产品晶片上进行曝光,一旦出现曝光质量不好的图案就需要重新进行曝光,浪费了生产时间,降低了生产效率。
本发明只是以前层的有源区和后层的多晶硅层的制作为例进行说明,需要说明的是,本发明中的前层和后层还适合于多种情况,例如在后段工艺中同一互连金属层上的沟槽和连接孔的曝光,等等。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (3)

1.一种提高后层曝光工艺宽容度的方法,该方法包括:
在测试晶片上形成前层图案;
涂布后层光阻胶层,所述光阻胶层覆盖前层图案表面;
将所述涂布有后层光阻胶层的测试晶片进行高低点探测;其中,高点为图案密集的地方,低点为图案稀疏的地方;
当测试晶片上不存在高低点时,在产品晶片上进行前层和后层的曝光;
当测试晶片上存在高低点时,判断所述高低点是否在后层曝光的焦深范围内;如果是,则在对后层曝光的光罩上的相应高低点位置删除或者增加冗余图案;在产品晶片上直接进行前层的曝光之后,再在产品晶片上利用后层的所述删除或者增加了冗余图案的光罩进行后层的曝光;
如果否,则在对前层曝光的光罩上的相应高低点位置删除或者增加冗余图案,且在对后层曝光的光罩上的相应高低点位置删除或者增加冗余图案;在产品晶片上利用前层的所述删除或者增加了冗余图案的光罩进行前层的曝光之后,再在产品晶片上利用后层的所述删除或者增加了冗余图案的光罩进行后层的曝光。
2.如权利要求1所述的方法,其特征在于,所述高低点以及高低点是否在后层曝光的焦深范围内,通过高低感应器探测得到。
3.如权利要求2所述的方法,其特征在于,所述冗余图案具有预定设计规则。
CN201010554141.XA 2010-11-22 2010-11-22 提高后层曝光工艺宽容度的方法 Active CN102479687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010554141.XA CN102479687B (zh) 2010-11-22 2010-11-22 提高后层曝光工艺宽容度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010554141.XA CN102479687B (zh) 2010-11-22 2010-11-22 提高后层曝光工艺宽容度的方法

Publications (2)

Publication Number Publication Date
CN102479687A CN102479687A (zh) 2012-05-30
CN102479687B true CN102479687B (zh) 2014-07-16

Family

ID=46092272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010554141.XA Active CN102479687B (zh) 2010-11-22 2010-11-22 提高后层曝光工艺宽容度的方法

Country Status (1)

Country Link
CN (1) CN102479687B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105204859B (zh) * 2015-09-24 2018-09-25 广州视睿电子科技有限公司 动画管理方法及其系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423170A (zh) * 2001-12-05 2003-06-11 旺宏电子股份有限公司 转移图形的方法
CN101295129A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 光学近距修正的方法
CN101458446A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 光学临近修正、光掩模版制作及图形化方法
CN101458442A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 布局、光掩模版的制作及图形化方法
CN101644888A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 曝光方法、掩模版和掩模版设计方法
CN101789386A (zh) * 2009-01-24 2010-07-28 南亚科技股份有限公司 晶片对准的方法
CN102385263A (zh) * 2010-08-25 2012-03-21 中芯国际集成电路制造(上海)有限公司 对前层图形进行对准的方法以及该方法适用的光罩

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749972B2 (en) * 2002-01-15 2004-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Optical proximity correction common process window maximization over varying feature pitch
JP3746497B2 (ja) * 2003-06-24 2006-02-15 松下電器産業株式会社 フォトマスク
CN100561350C (zh) * 2006-07-10 2009-11-18 中芯国际集成电路制造(上海)有限公司 光学近似修正的方法及其光掩膜图案

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423170A (zh) * 2001-12-05 2003-06-11 旺宏电子股份有限公司 转移图形的方法
CN101295129A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 光学近距修正的方法
CN101458446A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 光学临近修正、光掩模版制作及图形化方法
CN101458442A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 布局、光掩模版的制作及图形化方法
CN101644888A (zh) * 2008-08-04 2010-02-10 中芯国际集成电路制造(北京)有限公司 曝光方法、掩模版和掩模版设计方法
CN101789386A (zh) * 2009-01-24 2010-07-28 南亚科技股份有限公司 晶片对准的方法
CN102385263A (zh) * 2010-08-25 2012-03-21 中芯国际集成电路制造(上海)有限公司 对前层图形进行对准的方法以及该方法适用的光罩

Also Published As

Publication number Publication date
CN102479687A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
US10514612B2 (en) Method and system for overlay control
CN101311825B (zh) 修正光学邻近效应的方法
US8122386B2 (en) Dummy pattern placement apparatus, method and program and semiconductor device
JP2013125906A (ja) フレアマップ計算方法、フレアマップ算出プログラムおよび半導体装置の製造方法
US7855035B2 (en) Exposure mask, manufacturing method of electronic device, and checking method of exposure mask
US9323882B2 (en) Metrology pattern layout and method of use thereof
US20160071261A1 (en) Pattern analysis method of a semiconductor device
CN100594424C (zh) 图形尺寸校正装置及方法、光掩模以及试验用光掩模
CN101661219A (zh) 一种修正掩膜版图形的方法和装置
US20100129740A1 (en) Method for Collecting Optical Proximity Correction Parameter
CN101393569A (zh) 建立测量程式的方法及系统、测量方法
CN102944983A (zh) 改善待测图案之关键尺寸量测的方法
CN102479687B (zh) 提高后层曝光工艺宽容度的方法
US20090202923A1 (en) Photomask manufacturing method, photomask manufacturing apparatus and photomask
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
US7550237B2 (en) Systems and methods for determining width/space limits for mask layout
JP2011044554A (ja) 露光制御装置および半導体デバイスの製造方法
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
JP2013062433A (ja) パターン生成方法、パターン形成方法およびパターン生成プログラム
US11686998B2 (en) Method for manufacturing a semiconductor device
US8042068B2 (en) Method for processing optical proximity correction
CN100590532C (zh) 光刻的曝光方法及曝光系统
TW201504768A (zh) 基板上的圖案化方法
CN104701140B (zh) 双重曝光的图案拆分方法以及系统
JP2006100619A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121128

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121128

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant