CN102467461A - 存储器仿真方法、装置以及模型产生器 - Google Patents
存储器仿真方法、装置以及模型产生器 Download PDFInfo
- Publication number
- CN102467461A CN102467461A CN2010105359135A CN201010535913A CN102467461A CN 102467461 A CN102467461 A CN 102467461A CN 2010105359135 A CN2010105359135 A CN 2010105359135A CN 201010535913 A CN201010535913 A CN 201010535913A CN 102467461 A CN102467461 A CN 102467461A
- Authority
- CN
- China
- Prior art keywords
- memory
- access
- array
- time
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种存储器仿真方法、装置以及模型产生器。该存储器仿真方法包括:提供一存储器模型,其中该存储器模型至少包括一阵列单元,该阵列单元包括一阵列宣告模块与一计算模块;通过阵列宣告模块在一存储装置中定义一虚拟阵列,以仿真一物理存储器;接收一存取指示,且对于该虚拟阵列执行相应存取指示的一存取操作,依据一事务层级进行存取操作;以及通过计算模块依据该存取指示,估测在存取指示下相应存取操作的一存取时间或一延迟时间。本发明可以减少仿真存储器功能的复杂度,进而提升整体虚拟平台的模拟效能。
Description
技术领域
本发明涉及一种存储器仿真方法,特别是涉及一种以事务层级(transaction level)进行数据传输并可以准确地估测出一物理存储器执行一存取操作时的一存取时间及一延迟时间的存储器仿真方法、装置以及模型产生器。
背景技术
在全球市场的竞争下,消费类电子产品的生命周期逐渐缩短,新产品也因使用者的需求,不断地创新,这也使得系统芯片设计的复杂度大幅提高。为取得市场先机,电子产品的设计者采取减短存储器的存取时间,来提升系统整体效能,设计更快速、更可靠的软硬件集成系统。
发明内容
本发明提供一种存储器仿真方法,包括提供一存储器模型,其中该存储器模型至少包括一阵列单元,该阵列单元包括一阵列宣告模块与一计算模块;通过该阵列宣告模块在一存储装置中定义一虚拟阵列,其中该虚拟阵列用于仿真一物理存储器;接收一存取指示,且对于该虚拟阵列执行相应该存取指示的一存取操作,其中依据一事务层级(transaction level)方式,进行该存取操作;以及通过该计算模块依据该存取指示,估测在该存取指示下相应该存取操作的一存取时间或一延迟时间。
本发明上述方法可以通过程序代码方式收录在实体媒体中。当程序代码被机器加载且执行时,机器变成用于实行本发明的装置。
本发明还提供了一种模型产生器,包括一估测产生器。估测产生器根据一存储器参数,产生一存储器模型。存储器模型包括一阵列单元。存储器参数与存储器模型欲仿真的一物理存储器的参数有关。阵列单元包括一阵列宣告模块以及一计算模块。阵列宣告模块可定义出一虚拟阵列,并可以根据一存取指示,对虚拟阵列执行相应于存取指示的一存取操作。阵列单元以一事务层级方式,对虚拟阵列执行存取操作。计算模块依据存取指示,估测在存取指示下相应于该存取操作的一存取时间以及一延迟时间。
本发明各实施例可以产生如下的有益效果:依据一事务层级(transaction level)方式,对存储装置里的虚拟阵列进行数据传输,从而可以减少仿真存储器功能的复杂度,进而提升整体虚拟平台的模拟效能。
为让本发明的特征和优点能更加清楚易懂,下文特举出优选实施例,并配合所附附图,作详细说明如下:
附图说明
图1为本发明的存储器模型的实施例。
图2及图3为本发明的存储器模型的其它实施例。
图4为本发明的模型产生器的实施例。
图5为本发明的存储器仿真方法的实施例。
【主要元件符号说明】
100、200、300、401:存储器模型;
110、210、310、403:阵列单元;
230、330、405:存储器控制器;
101、201:机器; 111:阵列宣告模块;
113:计算模块; 103:存储装置;
231:缓存宣告模块; 233:控制模块;
350、407:接口单元; 303:总线;
400:模型产生器; 410:估测产生器;
430:控制产生器; 450:接口产生器;
470:数据库。
具体实施方式
在系统虚拟平台建立初期,针对欲使用的存储器种类,建立高阶存储器模型,以达到快速、准确的系统仿真与分析,并且在进行大量数据存取时,分析及设计出有效率的存储器存取机制。
图1为本发明的存储器模型的实施例。存储器模型100被一机器101加载以执行一存储器仿真方法。在本实施例中,存储器模型100可以仿真一物理存储器的一存取操作,并准确地估测出该存取操作所需的时间。本发明并不限定欲模拟的物理存储器的种类。举例而言,存储器模型100可以仿真SRAM、DRAM、EDO DRAM、SDRAM、DDR、DDR2、DDR3…等。
在本实施例中,存储器模型100包括一阵列单元110。阵列单元110具有阵列宣告模块111以及计算模块113。阵列宣告模块111可以在机器101的存储装置103中,定义一虚拟阵列,并可以根据存取指示I1,对虚拟阵列执行相应于存取指示I1的一存取操作。在本实施例中,依据一事务层级(transaction level)方式,对存储装置103里的虚拟阵列进行数据传输。因此,可以减少仿真存储器功能的复杂度,进而提升整体虚拟平台的模拟效能。
计算模块113依据存取指示I1,估测在存取指示I1下相应于该存取操作的一存取时间以及一延迟时间。本发明并不限定存取指示I1所告知的信息。在一实施例中,存储器模型100通过存取指示I1,至少可以得知存取位址、操作模式、存取顺序、存取要求的时间点以及多次存取要求是否重叠。因此,计算模块113根据存取指示I1所告知的信息,便可以精确地估测出欲模拟的物理存储器的实际延迟时间。
在一实施例中,阵列宣告模块111可以根据存取指示I1,调整虚拟阵列的大小。另外,阵列宣告模块111也可以根据存取指示I1,得知虚拟阵列的使用状况(如bank的使用状况),并将得知结果存储在虚拟阵列中。
在一实施例中,计算模块113至少包括一估算函数。计算模块113依据估算函数,估测在存取指示I1下该物理存储器的存取时间或延迟时间。在一实施例中,估算函数具有多个时间参数。该种时间参数也可以由存取指示I1进行调整。本发明并不限定时间参数的种类。在一实施例中,时间参数可以为CAL、tRCD、tRP、tRFC、tWR、tREF、tRC、tRR、tRAS等。
在本实施例中,计算模块113考虑所有会影响物理存储器存取时间的延迟因素,如时间参数、操作模式、欲仿真的物理存储器的种类、更新(refresh)时间、bank的使用状态、存取地址、存取顺序以及多次存取要求重叠。因此,计算模块113可以精确地估测出欲模拟的物理存储器的实际延迟时间。
此外,为了准确估测出存储器存取所需的时间,在本实施例中,将详细记录当时的虚拟阵列的状态,包含每个bank最近一次被存取的时间、目前开启的bank及row、寻址模式、各种存储器时序参数、多个存取要求所造成的延迟、以及上次存储器存取是写作或读取。通过这些记录结果,便可以使得计算模块113准确估测出物理存储器存取时所需的存取时间及延迟时间。在其它实施例中,只要是会影响物理存储器的存取时间及延迟时间的因素,均会被记录并考虑。
在本实施例中,存储器模型100可以提供参数设定功能,如:存储器配置调整功能、操作模式调整功能、以及相关时序参数设定功能。因此,只要通过存取指示I1,便可以仿真存储器的不同速度等级,提供使用弹性并估测物理存储器的操作时间。
图2为本发明的存储器模型的另一实施例。在本实施例中,存储器模型200还包括一存储器控制器230。存储器控制器230以事务层级方式,与阵列单元210进行数据传输。也就是说,当存储器控制器230对阵列单元210下达一存取指令时,阵列单元210可以立即将相对应数据提供给存储器控制器230,或是立即将相对应数据写入虚拟阵列中。
在本实施例中,存储器控制器230具语言程序,如C、C++、SystemC。另外,当存储器控制器230提供一存取指示给阵列单元210时,阵列单元210将一并告知当一物理存储器执行相应于存取指示的一存取操作时所需的一存取时间以及一延迟时间。存储器控制器230会根据阵列单元210所告知的时间(存取时间与延迟时间的总合),等待一段时间,再输出一存取结果。
由于阵列单元210与阵列单元110相似,故不再赘述。在本实施例中,存储器控制器230包括,一缓存宣告模块231以及一控制模块233,但并非用于限制本发明。只要是能够控制阵列单元210的架构,均可以作为存储器控制器230。
缓存宣告模块231可以在机器201的一存储装置中,定义至少一缓存器。在一实施例中,缓存宣告模块231定义至少一先进先出缓冲器(FIFO),其中先进先出缓冲器的数量及深度(depth)由存储器产生器所决定。在另一实施例中,缓存宣告模块231可以根据存取指示I1,调整缓存器的数量及深度。
控制模块233可以根据缓存器所存储的数据(如存取指示I1),提供一存取信息给阵列单元210,并可以立即得到相对应数据以及所欲仿真的物理存储器的一存取时间及一延迟时间。控制模块233等待一段时间(即存取时间与延迟时间的总合)后,输出相对应数据。
在进行存储器仿真时,存储器控制器230的操作频率及操作模式也会影响存储器的存取时间。因此,在本实施例中,阵列单元210的估算函数也会考虑存储器控制器230的操作频率及操作模式所造成的延迟。另外,估算函数也会考虑多个存取要求同时产生时,所造成的延迟时间。
图3为本发明的存储器模型的另一实施例。在本实施例中,存储器模型300还包括一接口单元350,作为存储器控制器330与一总线303进行数据传输时的接口(interface)。由于图3的阵列单元310及存储器控制器330与图2的阵列单元210及存储器控制器230相似,故不再赘述。
在本实施例中,接口单元350通过总线303接收存取指示I1,并将接收到的存取指示I1提供给存储器控制器330,或是将控制模块330所得知的相对应数据,输出至总线303。本发明并不限定接口单元350的种类。在一些实施例中,接口单元350与TLM、AXI、AHB、OCP等传输协议有关。在一实施例中,存储器控制器330与接口单元350均具有语言程序,如C、C++、SystemC。
在图3中,存储器模型300具有存储器控制器330以及接口单元350,故可以达到快速建立系统仿真平台,并可以进行系统架构分析及探索的用处。另外,在存储器模型300中,为事务层级方式,在阵列单元310、存储器控制器330以及接口单元350之间进行信息传输。
本发明并不限定存储器模型的产生方法。在一实施例中,存储器模型由一模型产生器所产生。图4为本发明的模型产生器的实施例。在本实施例中,模型产生器400包括一估测产生器410、一控制产生器430以及一接口产生器450。
估测产生器410根据存储器参数I2,产生存储器模型401的阵列单元403。存储器参数I2与存储器模型401欲仿真的一物理存储器的参数有关。举例而言,若存储器模型401欲仿真动态随机存取存储器(DRAM)时,则存储器参数I2与DRAM的存储器参数(如时间参数、操作模式)有关。在本实施例中,模型产生器400通过存储器参数I2可知,欲模拟的一物理存储器的种类、该物理存储器的时间参数、操作模式或更新时间。
在一实施例中,模型产生器400还包括一数据库470。在本实施例中,数据库470具有多个时间参数(time parameter)、多个时间函数(timingequation template),但并非用于限制本发明。估测产生器410根据存储器参数I2,由数据库470中,提取出相对应的时间参数及时间函数,再根据提取后的结果,产生阵列单元403。
如果想使记忆模型401具有一存储器控制器405时,可以通过执行控制产生器430,用于根据存储器参数I2,产生存储器控制器405。在一实施例中,数据库470具有许多模型样板(model template)。因此,控制产生器430可以由数据库470中,提取出一模型样板,以作为存储器控制器405。在一实施例中,数据库470的模型样板均具有C语言程序,如C++、SystemC。
同样地,如果想要使记忆模型401具有一接口单元时,可以执行接口产生器450,用于根据存储器参数I2,产生接口单元407。在一实施例中,数据库470具有许多接口样板。因此,接口产生器450可以由数据库470中,提取出一接口样板,以作为接口单元407。在本实施例中,数据库470的接口样板均以事务层级方式进行数据传输。
本发明并不限定存储器参数I2所告知的信息。在一实施例中,存储器参数I2告知欲模拟的物理存储器的种类(如DRAM、FLASE等)、时间参数(如CAL、tRCD、tRP、tRFC、tWR、tREF、tRC、tRR、tRAS等)、存储容量(如bank、column、row的数量以及位长度bit-width)。上述的公开并非用于限制本发明。只要是与物理存储器有关的参数,均可以作为存储器参数I2。
图5为本发明的存储器仿真方法的实施例。首先,提供一存储器模型(步骤S510)。在本实施例中,存储器模型至少包括一阵列单元。阵列单元包括一阵列宣告模块与一计算模块。
通过该阵列宣告模块在一存储装置中定义一虚拟阵列(步骤S530)。在本实施例中,该虚拟阵列用于仿真一物理存储器。
接收一存取指示,且对于该虚拟阵列执行相应该存取指示的一存取操作(步骤S550)。在本实施例中,依据一事务层级(transaction level)方式,进行该存取操作。另外,依据该存取指示,也可以调整该虚拟阵列的大小。
通过该计算模块依据该存取指示,估测在该存取指示下相应该存取操作的一存取时间或一延迟时间(步骤S530)。在本实施例中,该延迟时间与该存取指示与该存储器参数有关。
在其它实施例中,通过该存取指示可知,存取位址、操作模式、存取顺序、存取要求的时间点以及多次存取要求是否重叠。因此,步骤S570可以精确地估测出欲模拟的物理存储器的实际延迟时间。
在一实施例中,该计算模块具有至少一估算函数,且该计算模块依据该估算函数估测在该存取指示下相应该存取操作的该存取时间或该延迟时间,其中,该估算函数依据至少一存储器参数产生。
本发明并不限定存储器参数的种类。在一实施例中,存储器参数包括时间参数(如CAL、tRCD、tRP、tRFC、tWR、tREF、tRC、tRR、tRAS等)、该物理存储器的种类(DRAM、FLASE等)、存储容量(即bank、row、column的数量)。
本发明并不限定步骤S510的存储器模型的产生方式。在一实施例中,可以通过图4的模型产生器400所产生。在另一实施例中,模型产生器400依据存储器参数(如物理存储器的种类),由多个时间样板中选择其中之一,且依据选定的该时间样板产生该估算函数。
在本实施例中,估算函数具有多个时间参数。该种时间参数由该存储器参数所决定,或是被该存取指示所调整。另外,为了准确估测出存储器存取所需的时间,在其它实施例中,将详细记录当时的存储器状态,包含每个bank最近一次被存取的时间、目前开启的bank及row、寻址模式、各种存储器时序参数、多个存取要求所造成的延迟、以及上次存储器存取是写作或读取。通过这些记录结果,便可以准确估测出物理存储器存取时所需的存取时间及延迟时间。
本发明的方法,或特定形态或其部份,可以以程序代码的形态包含于实体媒体,如软盘、光盘片、硬盘、或是任何其它机器可以读取(如计算机可以读取)存储媒体,其中,当程序代码被机器,如计算机加载且执行时,此机器变成用于参与本发明的装置。本发明的方法与装置也可以以程序代码型态通过一些传送媒体,如电线或电缆、光纤、或是任何传输型态进行传送,其中,当程序代码被机器,如计算机接收、加载且执行时,此机器变成用于参与本发明的装置。当在一般用途处理器实现时,程序代码结合处理器提供一操作类似于应用特定逻辑电路的独特装置。
虽然本发明已以实施例公开如上,但是上述公开并非用于限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,也可以作些修正与改进,因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (17)
1.一种存储器仿真方法,其特征在于,包括:
提供一存储器模型,其中该存储器模型至少包括一阵列单元,该阵列单元包括一阵列宣告模块与一计算模块;
通过该阵列宣告模块在一存储装置中定义一虚拟阵列,其中该虚拟阵列用于仿真一物理存储器;
接收一存取指示,且对于该虚拟阵列执行相应该存取指示的一存取操作,其中依据一事务层级方式,进行该存取操作;以及
依据该存取指示,估测在该存取指示下相应该存取操作的一存取时间或一延迟时间。
2.根据权利要求1所述的存储器仿真方法,通过该计算模块依据该存取指示,估测在该存取指示下相应该存取操作的一存取时间或一延迟时间,该计算模块具有至少一估算函数,且该计算模块依据该估算函数估测在该存储器存取条件下相应该存取操作的该存取时间或该延迟时间,其中,该估算函数依据至少一存储器参数产生。
3.根据权利要求2所述的存储器仿真方法,其特征在于,该估算函数由一模型产生器产生,其中该模型产生器依据该存储器参数从多个时间样板中选择其中之一,且依据选定的该时间样板产生该估算函数。
4.根据权利要求2所述的存储器仿真方法,其特征在于,该存储器参数包括该物理存储器的种类、存储容量。
5.根据权利要求1所述的存储器仿真方法,其特征在于,依据该存取指示至少可以得知,该物理存储器的操作模式、使用状态、更新时间、多次存取操作要求及多次存取操作的顺序。
6.根据权利要求3所述的存储器仿真方法,其特征在于,该估算函数具有多个时间参数,该等时间参数由该存储器参数所决定。
7.根据权利要求5所述的存储器仿真方法,其特征在于,依据该存取指示,调整该等时间参数。
8.根据权利要求3所述的存储器仿真方法,其特征在于,该延迟时间与该存取指示与该存储器参数有关。
9.根据权利要求3所述的存储器仿真方法,其特征在于,该存储器模型还包括一存储器控制器,该存储器控制器根据该存取指示,以该事务层级方式,与该阵列单元进行数据传输。
10.根据权利要求9所述的存储器仿真方法,其特征在于,该产生器依据该存储器参数,产生该存储器控制器,该存储器控制器具有一缓存宣告模块以及一控制模块;
该缓存宣告模块用于在该存储装置中,定义至少一缓存器,该缓存器的数量及深度由该缓存宣告模块所决定;
该控制模块用于根据该缓存器所存储的数据,以该事务层级方式,与该阵列单元进行数据传输。
11.根据权利要求9所述的存储器仿真方法,其特征在于,该存储器模型还包括一接口单元,该接口单元提供该存取指示给该存储器控制器,用于与该阵列单元进行数据传输。
12.根据权利要求11所述的存储器仿真方法,其特征在于,该接口单元及该存储器控制器包括一C语言程序。
13.一种存储器仿真装置,其特征在于,经由计算机加载该仿真装置执行:
一第一程序模块,用于提供一存储器模型,其中该存储器模型至少包括一阵列单元,该阵列单元包括一阵列宣告模块与一计算模块;
一第二程序模块,用于通过该阵列宣告模块在一存储装置中定义一虚拟阵列,其中该虚拟阵列用于仿真一物理存储器;
一第三程序模块,用于接收一存取指示,且对于该虚拟阵列执行相应该存取指示的一存取操作,其中依据一事务层级方式,进行该存取操作;以及
一第四程序模块,用于通过该计算模块依据该存取指示,估测在存取指示下相应该存取操作的一存取时间或一延迟时间。
14.一种模型产生器,其特征在于,包括:
一估测产生器,根据一存储器参数,产生一存储器模型,该存储器模型包括一阵列单元,该存储器参数与该存储器模型欲仿真的一物理存储器的参数有关,该阵列单元包括一阵列宣告模块以及一计算模块,该阵列宣告模块可以定义出一虚拟阵列,并可以根据一存取指示,对该虚拟阵列执行相应于该存取指示的一存取操作,该阵列单元以一事务层级方式,对该虚拟阵列进行该存取操作,该计算模块依据该存取指示,估测在该存取指示下相应于该存取操作的一存取时间以及一延迟时间。
15.根据权利要求14所述的模型产生器,其特征在于,还包括:
一数据库,具有多个时间参数以及多个时间函数,该估测产生器根据该存储器参数,从该数据库中,提取出相对应的时间参数及时间函数,再根据提取后的结果,产生该阵列单元。
16.根据权利要求14所述的模型产生器,其特征在于,还包括:
一控制产生器,根据该存储器参数,在该存储器模型中,产生一存储器控制器,该存储器控制器具有一缓存宣告模块以及一控制模块;
其中,该缓存宣告模块定义出至少一缓存器,该缓存器的数量及深度(depth)由该缓存宣告模块所决定;
该控制模块根据该缓存器所存储的数据,以该事务层级方式,与该阵列单元进行数据传输。
17.根据权利要求16所述的模型产生器,其特征在于,还包括:
一接口产生器,根据该存储器参数,在该存储器模型中,产生一接口单元,该接口单元通过一外部总线,接收该存取指示,并将接收到的该存取指示提供给该存储器控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105359135A CN102467461A (zh) | 2010-11-01 | 2010-11-01 | 存储器仿真方法、装置以及模型产生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010105359135A CN102467461A (zh) | 2010-11-01 | 2010-11-01 | 存储器仿真方法、装置以及模型产生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102467461A true CN102467461A (zh) | 2012-05-23 |
Family
ID=46071119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105359135A Pending CN102467461A (zh) | 2010-11-01 | 2010-11-01 | 存储器仿真方法、装置以及模型产生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102467461A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104750535A (zh) * | 2013-12-26 | 2015-07-01 | 珠海全志科技股份有限公司 | NAND Flash仿真控制器及控制调试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6053948A (en) * | 1995-06-07 | 2000-04-25 | Synopsys, Inc. | Method and apparatus using a memory model |
CN1447224A (zh) * | 2002-03-21 | 2003-10-08 | 惠普公司 | 计算机应用程序中优化存储器使用的方法 |
CN101091165A (zh) * | 2005-01-18 | 2007-12-19 | 国际商业机器公司 | 提供虚拟存储子系统内虚拟存储分配的自动性能优化的方法、装置和程序存储设备 |
CN101689154A (zh) * | 2007-06-27 | 2010-03-31 | 微软公司 | 利用事务存储器硬件来加速虚拟化和仿真 |
-
2010
- 2010-11-01 CN CN2010105359135A patent/CN102467461A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6053948A (en) * | 1995-06-07 | 2000-04-25 | Synopsys, Inc. | Method and apparatus using a memory model |
CN1447224A (zh) * | 2002-03-21 | 2003-10-08 | 惠普公司 | 计算机应用程序中优化存储器使用的方法 |
CN101091165A (zh) * | 2005-01-18 | 2007-12-19 | 国际商业机器公司 | 提供虚拟存储子系统内虚拟存储分配的自动性能优化的方法、装置和程序存储设备 |
CN101689154A (zh) * | 2007-06-27 | 2010-03-31 | 微软公司 | 利用事务存储器硬件来加速虚拟化和仿真 |
Non-Patent Citations (2)
Title |
---|
DAVID WANG ET AL: "DRAMsim: A Memory System Simulator", 《ACM SIGARCH COMPUTER ARCHITECTURE NEWS》 * |
STEVEN J.E WILTON ET AL.: "CACTI:An Enhanced Cache Access and Cycle Time Model", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104750535A (zh) * | 2013-12-26 | 2015-07-01 | 珠海全志科技股份有限公司 | NAND Flash仿真控制器及控制调试方法 |
CN104750535B (zh) * | 2013-12-26 | 2018-08-07 | 珠海全志科技股份有限公司 | NAND Flash仿真控制器及控制调试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103999056B (zh) | 管理工作负载存储器分配的方法、设备和系统 | |
US20150206574A1 (en) | Relocating infrequently-accessed dynamic random access memory (dram) data to non-volatile storage | |
CN104205052B (zh) | 用场可编程门阵列仿真被测器件的方法和系统 | |
TWI418987B (zh) | 藉由細微間隔之預充電管理使記憶體處理量增加之技術 | |
US9298243B2 (en) | Selection of an operating point of a memory physical layer interface and a memory controller based on memory bandwidth utilization | |
CN109189619A (zh) | I2c总线兼容性测试方法、系统、存储介质及设备 | |
US20230376645A1 (en) | Faster Coverage Convergence with Automatic Test Parameter Tuning in Constrained Random Verification | |
CN104375895A (zh) | 用于多种存储器间的数据存储调度方法以及装置 | |
CN105654993A (zh) | 用于ddr3 sdram控制器的功能验证方法及平台 | |
US8700380B2 (en) | Method for generating performance evaluation model | |
Jung et al. | Power modelling of 3D-stacked memories with TLM2. 0 based virtual platforms | |
US9021289B2 (en) | Method and system for power estimation based on a number of signal changes | |
US8340952B2 (en) | Power estimation method and device therefor | |
US20120089385A1 (en) | Memory modeling methods and model generators | |
CN102467461A (zh) | 存储器仿真方法、装置以及模型产生器 | |
CN105487953B (zh) | 一种总线性能分析方法和装置 | |
CN107451318A (zh) | 用于处理器的功率估算器件、功率估算系统及相关方法 | |
US20140325468A1 (en) | Storage medium, and generation apparatus for generating transactions for performance evaluation | |
Steiner et al. | DRAMSys4. 0: An open-source simulation framework for in-depth DRAM Analyses | |
CN113516368A (zh) | 城市和社区不确定性风险的预测方法、装置、设备及介质 | |
Min et al. | Realizing cycle accurate processor memory simulation via interface abstraction | |
US9268898B1 (en) | Estimating power consumption of a circuit design | |
CN111782136B (zh) | 面向多应用程序的自适应闪存固态盘通道分配方法及装置 | |
US11520531B1 (en) | Systems and methods for intercycle gap refresh and backpressure management | |
US20220283719A1 (en) | Visualizing memory bandwidth utilization using memory bandwidth stack |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120523 |